CN109923479B - 使用带电粒子多束波光刻系统制造独特芯片 - Google Patents

Abstract

使用无掩模光刻曝光系统制造电子器件的方法，无掩模光刻曝光系统使用无掩模图案写入器，其中生成用于控制无掩模图案写入器曝光晶片以用于创建电子器件的束波控制数据。基于设计版图数据和选择数据生成束波控制数据，设计版图数据定义适用于要从晶片制造的电子器件的多个结构(例如，过孔)，选择数据定义设计版图数据的哪些结构适用于要从晶片制造的每个电子器件，选择数据定义用于电子器件的不同子集的结构的不同集合。根据束波控制数据对晶片的曝光导致针对电子器件的不同子集曝光具有结构的不同集合的图案。

Description

使用带电粒子多束波光刻系统制造独特芯片

技术领域

本发明涉及一种制造方法，即制造诸如半导体芯片的电子器件的方法。更具体地，本发明涉及使用带电粒子多束波光刻机来制造独特芯片，其中芯片的独特性由芯片上的结构(诸如过孔结构)限定。因此，本发明同样涉及使用这种新的制造方法生产的独特芯片，以及所谓的“代工厂”，即应用这种新方法的制造设施，以及适用于执行改进的制造方法的无掩模光刻曝光系统。本发明进一步涉及用于产生束波控制数据的计算机实现的方法，束波控制数据用于控制无掩模图案写入器以曝光用于创建电子器件的晶片。本发明还涉及一种用于生成在束波控制数据的生成中使用的选择数据的计算机实现的方法。本发明进一步涉及与计算机实现的方法有关的数据处理系统、计算机程序产品和计算机可读存储介质。

背景技术

在半导体工业中，光刻系统用于创建，即制造这种电子器件，通常是在硅晶片上形成的集成电路的形式，通常称为半导体芯片。作为制造过程的一部分，光刻利用可重复使用的光学掩模将表示期望的电路结构的图案的图像投影到硅晶片上。重复使用掩模以在硅晶片的不同部分上和后续晶片上对相同的电路结构成像，从而导致利用每个晶片制造的一系列相同的芯片，每个芯片具有相同的电路设计。

在当今，与数据安全性、可追溯性以及防伪有关的各种技术产生了对于具有独特电路或代码的独特芯片或用于芯片多样化的其它独特硬件特征的日益增长的需求。这种独特芯片是已知的，并且经常以要求芯片真正独特的模糊的方式实现安全相关的操作。已知的独特芯片通常在芯片的制造之后实现，例如通过使用基于掩模的光刻制造一系列相同的芯片，然后在制造之后破坏芯片中的某些连接，或者通过在检查和控制某些特征之后评估芯片的独特性。在该过程中使用的掩模生产成本高，并且针对每个单个芯片制造独特的掩模显然太昂贵，因此基于掩模的光刻被认为不适合制造独特的芯片。

因此，已经建议利用无掩模光刻来创建独特的芯片。对于无掩模光刻，不使用掩模，而是将表示电路设计的所需图案以数据文件(例如，包含要传输到目标(例如，晶片)的电路设计版图的GDSII或OASIS文件)的形式输入到无掩模光刻系统，以通过无掩模光刻系统曝光。

在WO 2010/134026中以本发明的申请人的名义公开了无掩模光刻和数据输入系统。WO 2010/134026通过引用整体并入本文。所公开的无掩模系统使用诸如电子束波的带电粒子束波直接将图案写到晶片上。因为用于曝光每个芯片的期望的图案被表示为数据而不是掩模，所以可以利用这种系统来制造独特的芯片。通过对要创建的每个独特的电子器件使用不同的GDSII输入文件，可以使输入到曝光系统的图案数据(表示要创建的独特的电子器件或芯片)独特。

WO 2011/117253和WO 2011/051301(均转让给本发明的申请人并且通过引用整体并入本文)公开了可以使用带电粒子光刻系统创建的电子器件或芯片的各种示例。

然而，一种创建安全的(至少是独特的)器件的直接方法(即使用已知的无掩模曝光系统)，可以不是最优化的但至少适于安全地生产独特的电子器件。不利地，与此相关的GDSII或OASIS文件的处理通常在光刻系统的操作者的操作之外执行。此外，可以在更长的时间段内使用和存储所处理的GSDII/OASIS文件。根据本发明的基础和实际部分的见解，为安全起见，最小化用于创建独特电子器件或芯片的独特过孔设计数据的曝光和曝光时间是合乎需要的，因为电子器件或芯片的独特性通常用于数据安全性、可追溯性和防伪应用。

发明内容

本发明通过在不同芯片中实现不同结构来提供用于制造独特电子电路的解决方案，其中可以最小化在创建芯片时使用的特定结构的共用曝光。这种结构的非限制性示例是金属层之间的连接(也称为过孔)、金属层和栅极之间的连接(例如，在接触层中)、本地互连层中的连接、以及晶体管或二极管的某些部分的P或N注入。使得芯片独特的一种方法是通过在不同的芯片中实现不同的结构。例如，对于每个芯片，过孔的数目和过孔的位置可以是不同的。由过孔产生的不同路径导致相同的数据输入被呈现给芯片，从而为每个芯片产生不同的数据输出。至此，对于电子器件的版图中的特定部分，可以提供选择数据以定义在芯片中启用哪些过孔，从而在芯片中产生个性化区域。

从中进行选择以使芯片或一批芯片个性化的所有可能结构可以是通用设计版图数据(例如，GDSII或OASIS文件)的一部分。可选结构的位置可以作为位置元数据被提供。通过基于位置元数据和选择数据针对电子器件的不同子集实现结构的不同集合，可以使特定部分个性化。可以靠近无掩模光刻曝光系统或在无掩模光刻曝光系统内在后处理阶段进行结构的选择，从而最小化用于个性化电子器件的特定结构的共用曝光。

在使用无掩模光刻工艺来形成诸如金属层之间的连接的非共用结构的情况下，这些可以通过合并两个导电过孔以形成双过孔来形成。

根据本发明的一个方面，提出了一种使用无掩模光刻曝光系统制造电子器件的方法。无掩模光刻曝光系统可以使用无掩模图案写入器。该方法可以包括生成用于控制无掩模图案写入器曝光晶片以用于创建电子器件的束波控制数据。可以基于设计版图数据生成束波控制数据，设计版图数据定义用于要从晶片制造的电子器件的多个结构。可以进一步基于选择数据生成束波控制数据，选择数据定义设计版图数据的哪些结构适用于要从晶片制造的每个电子器件，选择数据定义用于电子器件的不同子集的结构的不同集合。根据束波控制数据对晶片的曝光可以导致针对电子器件的不同子集曝光具有结构的不同集合的图案。

根据本发明的一个方面，提出了一种用于生成束波控制数据的计算机实现的方法。束波控制数据可以用于控制无掩模图案写入器曝光晶片以用于使用无掩模光刻曝光系统来创建电子器件，无掩模光刻曝光系统使用无掩模图案写入器，使得根据束波控制数据对晶片的曝光导致针对电子器件的不同子集曝光具有结构的不同集合的图案。方法可以包括接收设计版图数据，设计版图数据定义用于要从晶片制造的电子器件的多个结构。方法可以进一步包括接收选择数据，选择数据定义设计版图数据的哪些结构适用于要从晶片制造的每个电子器件。选择数据可以定义用于电子器件的不同子集的结构的不同集合。方法可以进一步包括基于所接收的设计版图数据和所接收的选择数据来生成束波控制数据。

无掩模图案写入器可以是基于光栅扫描的无掩模图案写入器，在这种情况下，束波控制数据可以采用图案位图数据的形式。无掩模图案写入器可以是基于矢量扫描的无掩模图案写入器，在这种情况下，可以以适合于矢量扫描的方式格式化束波控制数据。

电子器件可以通过启用结构的不同集合来个性化或使其独特，例如通过在每个电子器件中创建不同的过孔。

有利地，方法使得能够将电子器件的个性化区域的创建保持在无掩模光刻曝光系统的操作内，并且使个性化区域的设计数据的共用曝光时间最小化。有利的副作用是所需的处理功率和存储器可能保持较低，因为设计版图数据可以重复用于创建多个芯片，其中利用创建独特芯片的已知的方法需要用于每个独特芯片的设计版图数据，因此需要用于制造的每个独特芯片设计的容量和处理时间。

在实施例中，设计版图数据可以包括共用设计版图数据，其定义适用于所有电子器件的结构。设计版图数据可以进一步包括非共用设计版图数据，其定义适用于某些电子器件的结构，所述结构的所述不同集合能够根据选择数据从适用于某些所述电子器件的结构中选择。因此，结构可以位于电子器件的共用部分和个性化区域中。

在实施例中，选择数据可以针对每个电子器件指定束波控制数据是包括还是不包括定义在设计版图数据中所定义的一个或多个结构的数据。

选择数据可以使用单个位来指定设计版图数据中定义的结构中的各个结构要包括或不包括在束波控制数据中。有利地，这最小化了选择数据的大小。

束波控制数据可以包括表示在设计版图数据中定义的结构的所选子集的位图数据，并且可以不包括表示在设计版图数据中定义的结构中的非选择结构的位图数据。

结构的所选子集可以包括指示用于在选择数据中进行选择的结构，并且结构中的非选择结构可以包括未指示用于在选择数据中进行选择的结构。

每个区域可以产生一次束波控制数据。

在实施例中，设计版图数据仅包括定义能够根据选择数据选择的结构的设计版图数据。在这种情况下，光学光刻可以与无掩模光刻相结合应用，其中电子器件的共用部分是使用光刻创建的。然后如上所述创建电子器件的个性化区域。

在实施例中，方法可以进一步包括经由第一网络路径接收设计版图数据，以及经由与第一网络路径分离的第二网络路径接收选择数据。这使得能够从不同的源提供设计版图数据和选择数据。通常，将从无掩模光刻曝光系统外部的源接收(例如从代工厂的制造部分内的黑盒装置接收)选择数据。

作为设计版图数据(例如以GDSII或OASIS数据文件的形式)，通常涉及大量数据，而选择数据可以采取相对小的文件的形式，第一网络路径可以具有比第二网络路径更高的数据传输带宽。例如，第一网络路径是基于光纤网络连接。例如，第二网络路径是基于cat 6以太网网络连接。

在实施例中，生成束波控制数据的步骤还可以基于位置元数据。位置元数据可以指定在设计版图数据中定义的结构的位置。因此，位置元数据标识设计版图中的结构的位置，而选择数据标识哪些结构要被包括在用于创建电子器件的束波控制数据中。有利地，与设计版图数据相比，选择数据和位置元数据的大小通常较小，使得能够使用相对低宽带和低成本的网络连接(例如，基于cat 6以太网)将位置元数据和选择数据提供给无掩模光刻曝光系统。

在实施例中，可以基于位置元数据和选择数据两者来选择要包括在束波控制数据中的在设计版图数据中定义的一个或多个结构。

设计版图数据可以包括位置元数据。因此，可以在无掩模光刻曝光系统中与设计版图数据一起接收位置元数据。位置元数据可以被嵌入有设计版图数据或作为单独的文件被接收。

备选地，可以与设计版图数据单独地接收位置元数据。因此，位置元数据可以经由不同的网络路线被接收和/或被寻址到无掩模光刻曝光系统的不同子系统。可以与选择数据一起接收位置元数据。

可以以加密形式接收选择数据，以在创建独特电子器件的过程中在代工厂内提供额外的数据安全性。

可以对束波控制数据进行加密，以在创建独特电子器件的过程中在代工厂内提供额外的数据安全性。

在实施例中，方法可以进一步包括基于位置元数据和选择数据生成擦除掩模数据。束波控制数据的生成可以包括将擦除掩模数据与设计版图数据或设计版图数据的导数合并，以从设计版图数据删除非选择的结构。

在实施例中，电子器件可以是半导体芯片。无掩模图案写入器可以是带电粒子多束波光刻机或电子束机器。

根据本发明的一个方面，提出了使用上述方法中的一种或多种方法创建的诸如半导体芯片的电子器件。

在实施例中，电子器件可以是真正独特的半导体芯片，其不同于(例如，功能上不同于)使用本发明的方法的任何其它半导体芯片。

在实施例中，结构包括以下项中的至少一项：金属层之间的连接，也称为过孔；金属层与接触层中的栅极之间的连接；本地互连层中的连接；晶体管或二极管的某些部分的P或N注入。

根据本发明的一个方面，提出了被配置为执行上述方法中的一种或多种方法的无掩模光刻曝光系统。

在实施例中，无掩模光刻曝光系统可以包括黑盒装置，黑盒装置被配置为生成选择数据，选择数据定义设计版图数据的哪些结构适用于要从晶片制造的每个电子器件，选择数据定义用于电子器件的不同子集的结构的不同集合。

黑盒可以由第三方拥有，例如IP块所有者或者所制造的芯片的所有者、或密钥管理基础架构所有者。有利地，黑盒可以靠近光刻机操作位于代工厂内，从而最小化选择数据的公开曝光。这与已知的芯片制造解决方案形成对比，其中针对个性化芯片的黑盒通常位于代工厂外部并且用于在创建之后个性化芯片。

根据本发明的一个方面，提出了包括如上所述的无掩模光刻曝光系统的半导体制造设备。

根据本发明的一个方面，提出了包括光栅化器并且使用无掩模图案写入器(诸如带电粒子多束波光刻机或电子束机器)的光刻子系统。光栅化器可以被配置为生成用于控制无掩模图案写入器曝光晶片以用于创建电子器件的束波控制数据。可以基于设计版图数据生成束波控制数据，设计版图数据定义用于要从晶片制造的电子器件的多个过孔结构。可以进一步基于选择数据生成束波控制数据，选择数据定义设计版图数据的哪些结构适用于要从晶片制造的每个电子器件，选择数据定义用于电子器件的不同子集的结构的不同集合。根据束波控制数据对晶片的曝光可以导致针对电子器件的不同子集曝光具有过孔结构的不同集合的图案。

在实施例中，光栅化器可以被配置为接收从设计版图数据生成的光刻子系统特定格式(例如，基于OASIS文件格式)的图案矢量数据。光栅化器可以进一步被配置为接收选择数据。光栅化器可以进一步被配置为接收位置元数据，位置元数据指定在设计版图数据中定义并且能够根据所述选择数据选择的结构中的每个结构的位置。光栅化器可以进一步被配置为处理图案矢量数据、共用过孔元数据以及独特过孔元数据，以获得束波控制数据。

根据本发明的一个方面，提出了可以使用上述光刻子系统创建的电子器件。

在实施例中，电子器件可以是与任何其它创建的半导体芯片不同的真正独特的半导体芯片。

根据本发明的一个方面，提出了可以包括半导体芯片的电子器件。半导体芯片可以包括形成在半导体芯片的三个或更多个层中的多个结构。半导体芯片可以是半导体芯片的集合的构件，半导体芯片的集合中的每个半导体芯片具有共用结构的集合和非共用结构的集合，共用结构的集合存在于半导体芯片的集合中的所有半导体芯片中，非共用结构的集合仅存在于半导体集合中的子集中。非共用结构可以至少形成在层的第一层上，所述层具有在第一层上方的层的第二层并且具有在第一层下方层的第三层。

根据本发明的一个方面，提出了可以包括半导体芯片的电子器件。半导体芯片可以包括形成在半导体芯片的多个层中的多个结构。半导体芯片可以是半导体芯片的集合的构件，半导体芯片的集合中的每个半导体芯片具有共用结构的集合和非共用结构的集合，共用结构的集合存在于所述集合的所有所述半导体芯片中，非共用结构的集合仅存在于所述集合的所述半导体芯片的子集中。非共用结构可以包括以下项中的至少一项：多个层的金属层之间的连接；多个层的金属层与接触层中的栅极之间的连接；多个层的本地互连层中的连接；以及多个层中的一个层的晶体管或二极管的P或N掺杂扩散区域。

在实施例中，半导体芯片的共用结构和非共用结构可以是互连的，以形成电子电路。

在实施例中，电子器件可以包括用于接收刺激的至少一个输入端子以及用于输出响应的至少一个输出端子。电子电路可以形成连接到至少一个输入端子和至少一个输出端子的刺激-响应电路。刺激-响应电路可以适于基于施加到至少一个输入端子的刺激在至少一个输出端子处生成响应，刺激和响应具有预定关系。

根据本发明的一个方面，提出了一种数据处理系统，包括处理器，所述处理器被配置为执行用于生成上述实施例中的一个或多个实施例的束波控制数据的方法。

根据本发明的一个方面，提出了一种在计算机可读非瞬态存储介质上实现的计算机程序产品，包括指令，当由计算机执行计算机程序产品时，所述指令使得计算机执行用于生成上述实施例中的一个或多个实施例的束波控制数据的方法。

根据本发明的一个方面，提出了一种计算机可读非瞬态存储介质，包括指令，当由计算机执行时，所述指令使得计算机执行用于生成上述实施例中的一个或多个实施例的束波控制数据的方法。

根据本发明的一个方面，提出了一种用于生成选择数据的计算机实现的方法。选择数据可以定义适用于要从晶片制造的电子器件的设计版图数据的结构。方法可以包括通过定义设计版图数据的哪些结构适用于要从晶片制造的每个电子器件来生成选择数据，使得选择数据针对电子器件的不同子集定义结构的不同集合。

在实施例中，选择数据的生成可以进一步包括在由设计版图数据定义的电子器件的设计版图内定义结构中的每个结构的位置。

在实施例中，方法可以进一步包括加密选择数据。

根据本发明的一个方面，提出了一种数据处理系统，包括处理器，所述处理器被配置为执行用于生成上述实施例中的一个或多个实施例的选择数据的方法。

根据本发明的一个方面，提出了一种在计算机可读非瞬态存储介质上实现的计算机程序产品，包括指令，当由计算机执行计算机程序产品时，所述指令使得计算机执行用于生成上述实施例中的一个或多个实施例的选择数据的方法。

根据本发明的一个方面，提出了一种计算机可读非瞬态存储介质，包括指令，当由计算机执行时，所述指令使得计算机执行用于生成上述实施例中的一个或多个实施例的选择数据的方法。

在以下描述和权利要求中进一步定义本发明的各个方面和实施例。

在下文中，将更详细地描述本发明的实施例。然而，应该理解的是，这些实施例不应被解释为限制本发明的保护范围。

附图说明

现在将仅通过示例的方式参考所附示意图描述实施例，其中对应的附图标记指示对应的部分，并且其中：

图1示出了本发明的示例性实施例的简化独特芯片和具有多个独特芯片的晶片；

图2示出了根据本发明的示例性实施例的电子器件制造中涉及的系统的示意图；

图3示出了本发明的示例性实施例的图案位图数据的创建的功能流程图；

图4表示根据本发明的示例性实施例的由设计版图数据和过孔位置元数据定义的区域；

图5表示根据本发明的示例性实施例的选择数据；

图6示出了根据本发明的示例性实施例的使用擦除位图创建图案位图数据的功能流程图；

图7示出了根据本发明的示例性实施例的创建过孔的过程；

图8示出了带电粒子多束波光刻系统的示例性实施例的简化示意图；

图9是示出了示例性无掩模光刻系统的概念图；

图10A示出了本发明的示例性实施例的金属层之间的两个合并过孔的侧视图；

图10B示出了本发明的示例性实施例的金属层之间的两个合并过孔的俯视图；

图11A示出了金属层之间的两个过孔的侧视图；以及

图11B示出了金属层之间的两个过孔的俯视图。

附图仅用于说明目的，并不用作权利要求所规定的范围或保护的限制。

具体实施方式

在以下示例中参考半导体芯片，但是应该理解，本发明不限于芯片，并且更普遍地应用于具有个性化(例如，独特的)特征的电子器件的创建。电子器件可以是只读存储器(ROM)。例如，可以使用本发明创建具有个性化ROM负载的批量芯片。这些批次通常是(例如，从一个或少于一个晶片创建的)小批量。

由带电粒子多束波光刻执行的过程也被称为电子束曝光。电子束曝光方法是无掩模曝光方法。在电子束曝光期间用于对诸如晶片的目标进行写入的电子束也被称为束波。

独特芯片被设计为相对于其它芯片是独特的。这并不排除可以使用本发明制造多于一个独特芯片的可能性，例如，创建在原有的独特芯片损坏的情况下使用的备用独特芯片，或由于任何其它原因创建批量的相同芯片。功能上不同于任何其它半导体芯片的独特半导体芯片可以被称为真正独特的芯片。在芯片上创建视觉可读的独特ID也可以被视为创建独特的芯片。可以通过在不同晶片上重复创建芯片来制作独特芯片的副本，或者单个晶片可以包括独特芯片的一个或多个副本。

图1示出了包含共用部分101和个性化区域102的示例性简化独特芯片100。可以在晶片24上创建的其它芯片中复制共用部分101，导致多个芯片具有同样相同的部分。个性化区域102可以与在晶片24上创建的其它芯片不同。这在图1的顶部示出，其中示出的晶片24包含独特芯片100和39个其它独特芯片，每个独特芯片具有不同的个性化区域。组合的共用部分101和个性化区域102可以形成独特芯片100。

可以通过选择和写入特定结构来实现个性化区域102，例如在图1的中间部分中通过黑点示出的过孔。其它独特芯片可以具有不同的结构，例如导致在电子电路的层内或层之间的不同互连的实现的过孔。

作为特定过孔的替代或补充，可以选择和写入金属层之间的其它连接，(例如，在接触层中的)金属层和栅极之间的连接，本地互连层中的连接，和/或晶体管或二极管的扩散区域(例如，P或N掺杂区域)的存在或不存在或结构，以实现个性化区域102。

可以使用光刻来创建共用部分101，但是优选地使用带电粒子多束波光刻来创建共用部分101。通常使用带电粒子多束波光刻来创建个性化区域。

图2示出了本发明的示例性实施例的半导体制造设备1000，其包括制造独特半导体芯片所涉及的系统和过程。如果在图2中使用的附图标记指代过程或操作，则这些附图标记还可以指执行过程或操作的计算单元。所示的每个过程和操作可以由专用单元执行。备选地，一个计算单元可以执行图2中所示的多个过程或操作。例如，计算单元是包括用于运行专用任务或用于在操作系统下运行程序的一个或多个处理器和存储器的计算机系统。

半导体制造设备1000可以包括生产设置部分1002和制造部分1003。可以不对两个部分1002和1003进行划分或者可以进行另一个划分。制造部分1003可以包括一个或多个光刻子系统1070，每个光刻子系统1070使用无掩模图案写入器1073。在这个示例中，无掩模光刻曝光系统是带电粒子多束波光刻系统，并且无掩模图案写入器1073是带电粒子多束波光刻机或电子束机器。

在图2的左侧，示出了标准IC设计流程1001，其通常导致掩模订单数据、设计版图数据和/或晶片订单数据的创建，共同地描绘为输出2000。设计版图数据通常以GDSII或OASIS数据格式生成。标准IC设计流程在本领域中是已知的，并且通常包括系统/全IC设计阶段1010、电路设计VHL/Verilog阶段1011、逻辑验证阶段1012、布局和布线(P&R)阶段1013、物理仿真阶段1014和/或设计规则检查(DRC)阶段1015。

包括附加组件和IP库的工艺设计套件1030可以以从功能IP块存储装置1031向标准IC设计流程1001中的各个步骤提供逻辑、单元或芯片版图设计的可重复使用的单元的形式的构建块，如从功能IP块存储装置1031到标准IC设计流程1001的步骤1011、1012、1013、1014和1015的箭头所示。工艺设计套件1030通常位于代工厂1000的生产设置部分1002内，因为它可能涉及从IP块设计器1005向芯片制造商许可的功能IP块。

所创建的设计版图数据通常包括定义版图结构的共用设计版图部分，版图结构可能包括适用于要创建的所有芯片的过孔结构。此外，设计版图数据可以包括非共用设计版图部分，其定义诸如适用于某些电子器件的过孔结构的结构，从该电子器件中可选择结构的不同集合以使得芯片独特。观察设计版图数据、共用设计版图部分与非共用设计版图部分之间的区别优选地不明显。为了能够从非共用设计版图部分中选择结构集合，可以与设计版图数据一起生成位置元数据。

在以下示例中，可选择结构是过孔结构，并且位置元数据被称为过孔位置元数据。

过孔位置元数据可以为每个可选择的过孔提供在设计版图内的位置。过孔位置元数据可以存储在设计版图数据内，但是优选地作为单独的数据文件被提供。

可以经由流片和签出过程1016将设计流程1001的输出2000提供给带电粒子多束波光刻系统。更具体地，输出2000可以输入到生产设置1002的准备部分1020，其中可以执行光学邻近校正(OPC)操作1021、数据准备(PEC，压裂)操作1022、选配方案/处理程序(PP)生成操作1023和/或订单和生产计划操作1024。通过验证步骤1040，可以将这些操作中的每个操作的输出传送到制造部分1003。

如果无掩模光刻曝光之前要对晶片执行光刻曝光，则可以将光学邻近校正(OPC)1021应用于GDSII设计版图数据，从而得到校正的GDSII数据2010，其可以与掩模订单数据一起输入到掩模车间1081。这可以导致掩模集合2011可以输入到掩模版堆叠器1082，掩模版(掩模)2012可以从掩模版堆叠器1082输入到CMOS晶片流1080。晶片订单数据可用于在需要时使晶片1083输入到CMOS晶片流1080。光刻曝光本身未在图2中示出。得到的曝光晶片示出为晶片2013。注意，如果没有执行光刻曝光，则晶片2013可以是未曝光的晶片。

数据准备单元1022可以将描绘为2007的GDSII设计版图数据预处理为预处理的设计版图数据2008。预处理的设计版图数据2008可以包括特定于光刻子系统1070的数据。GDSII数据2007的这个离线预处理可以包括诸如平坦化、接近校正、抗蚀剂加热校正和/或智能边界的绘制的步骤。图案矢量数据2008可以存储在制造执行系统(MES)1050的掩模版存储装置1051中。

选配方案/PP生成1023可以生成用于创建过程作业(PJ)的指令。PP和相关的程序可以存储在MES 1050的选配方案/PP数据库1052中。可以将PP 2005从MES 1050发送到光刻子系统1070的机器控制1072，以指示机器控制1072基于PP创建PJ。附加命令可以包括终止和取消指令。

例如，经由订单和生产计划1024，可以提供具有制造特定信息的MES 1050的制造数据库1053。从这里可以向PJ输入生成器1054馈送信息。PJ输入生成器1054可以将PJ输入提供给机器控制1072，其中可以生成PJ 2006用于控制光刻子系统1070的部分，特别是光栅化器1071和图案流化器(无掩模图案写入器)1073。

可以使用PP来控制光刻子系统1070的操作，其可以包括要执行的一系列动作。机器控制1072可以加载PP，并且可以如选配方案/PP生成1023所请求的那样调度和执行PP。PP可以扮演(例如，在SEMI E40标准中所定义的)选配方案的角色。虽然SEMI标准规定了关于如何处理选配方案的许多要求，但是标准可能是矛盾的，因此优选避免选配方案。相反，可编辑和未格式化的PP可以以所谓的二进制大对象(BLOB)的形式使用。

PP可以是指令集合、设置和/或参数的预先计划和可重复使用的部分，其可以确定晶片的处理环境并且可以在运行或处理循环之间经历变化。PP可以由光刻工具设计者设计或者可以通过工具生成。

可以由用户将PP上载到光刻系统。PP可用于创建PJ。PJ可以指定由光刻子系统1070施加到晶片或晶片集合的处理。PJ可以定义在处理指定的晶片集合时使用哪个PP，并且可以包括来自PP(以及可选地来自用户)的参数。PJ可以是由用户或主机系统启动的系统活动。

PP不仅可以用于控制晶片的处理，而且可以用于服务动作、校准功能、光刻元件测试、修改元件设置、更新和/或升级软件。优选地，除了在PP中规定的内容之外不发生子系统行为，除了某些允许的附加类别，诸如在模块或子系统上电期间的自动初始化、子系统的周期性和无条件行为，只要那些不影响PJ执行以及对意外断电、紧急或EMO激活的响应。

PP可以分为几个步骤。大多数步骤通常包括命令并标识要执行命令的子系统。步骤还可以包括在执行命令时使用的参数以及参数约束。PP还可以包括调度参数以指示何时要执行步骤，例如，以并行、顺序或同步执行。

为了执行PJ的命令步骤，机器控制1072可以将PJ中指示的命令发送到PJ的相关步骤中指示的子系统。机器控制1072可以监视定时并且可以从子系统接收结果。

预处理的设计版图数据2008通常以工具输入数据格式存储在掩模版存储装置1051中，工具输入数据格式是矢量格式并且包括剂量信息。可以将预处理的设计版图数据2008从掩模版存储装置1051提供到光刻子系统1070的光栅化器1071，其中它可以被处理成束波控制数据(诸如，图案位图数据2009)，以用于控制无掩模图案写入器1073曝光用于创建芯片的晶片。预处理设计版图数据2008可以包括所有可能的结构(在这个示例中是过孔结构)，从中可以选择用于创建独特的芯片。可以基于来自安全的代工厂黑盒装置1060中的输入进行选择，装置1060可以生成选择数据，选择数据定义设局版图数据中的哪些过孔结构适用于要从晶片制造的每个晶片，选择数据定义用于芯片的不同子集的过孔结构的不同集合。

可以将如图2中的2004所示的选择数据从黑盒装置1060提供到PJ输入生成器1054。优选地，选择数据2004被加密。PJ输入生成器1054可以将选择数据2004发送到机器控制1072，在机器控制1072可以生成指示光栅化器1071基于选择数据2004生成图案位图数据2009的PJ 2006。

备选地，黑盒装置1060可以被配置为将选择数据2004直接地提供给光刻子系统1070，以用于将选择数据2004提供给光栅化器1071，而不涉及PJ输入生成器1054。

当预处理的设计版图数据2008不包括过孔位置元数据，并且因此不能从预处理的设计版图数据2008导出可选择的过孔的位置时，光栅化器还可以接收过孔位置元数据2003，通常与选择数据一起但可能作为单独的文件。

可以在准备部分1020中将过孔位置元数据2003与GDSII设计版图数据一起接收。从那里可以将过孔位置元数据2003(例如，经由选配方案/PP发生器1023或经由订单和生产计划1024)提供给黑盒装置1060。后一种情况在图2中示出，其中过孔位置元数据2003经由制造数据库2003遵循从订单和生产计划1024到黑盒装置1060的路径。

黑盒1060可以遵循与上述选择数据相同的路径(例如，经由PJ输入发生器1054或直接到光刻子系统1070)将过孔位置元数据2003提供给光刻子系统1070。

黑盒装置1060可以被配置为仅将过孔位置元数据2003的子集(例如，仅包括根据所提供的选择数据2004要启用的过孔的位置信息)提供给光刻子系统1070。

黑盒装置1060可以包括ID/密钥管理器1061以及选择数据生成器1062，它们在创建选择数据2004时协作。ID/密钥管理器1061可以从制造数据库1053接收产品ID/序列号信息2001，并且可以从可能位于无掩模光刻曝光系统外部的密钥管理器服务1006接收批量ID/密钥对2002。产品ID/序列号信息2001以及批量ID/密钥对2002可以用于控制选择数据2004的生成。此外，产品ID/序列号信息2001可以用于通过创建过程跟踪芯片，以使芯片能够在创建后与其ID/序列号匹配。备选地或附加地，产品ID/序列号信息2001可以用于通过未示出但本身已知的工艺在芯片中或芯片上包括ID/序列号。

根据图案位图数据2009曝光晶片2013可导致针对芯片的不同子集曝光具有过孔结构的不同集合的图案。在图2中，这被描绘为曝光的晶片2014。可以根据标准CMOS晶片流1080进一步处理曝光的晶片2014，通常包括检查、蚀刻、沉积CMP和/或切片步骤。得到的切片芯片1007可以是(例如，在终端用户设备1008中)被用于数据安全性、可追溯性和/或防伪应用的独特芯片。箭头2015描绘了向终端用户设备1008提供独特芯片。

过程程序(PP)和过程作业(PJ)可以基于SEMI标准，例如，SEMI E30：“制造设备通信和控制的通用模型(GEM)”；SEMI E40：“处理管理标准”；SEMI E42：“选配方案管理标准：概念、行为和消息服务”；和/或SEMI E139：“选配方案和参数管理规范(RaP)”。

图3示出了使用实线光栅化的数据路径的示例性功能流程图，可以在从GDSII设计版图数据2007生成图案位图数据2009时遵循这一点。图3的功能流程可以用在图2的无掩模光刻曝光系统中。在图3中，功能流程图分为四个部分：3010用于指示基础数据输出/输入的数据格式；3020示出了包括数据输出/输入(平行四边形)和功能元件(矩形)的处理流程；3030用于指示在上覆功能元件上执行的处理步骤；以及3040用于指示通常执行处理步骤(例如，每个设计一次3041，每个晶片一次3042或每个区域一次3043)的频率；罗马数字I、II和III指示何时可以将过孔位置元数据和/或选择数据提供给数据路径。

过程的输入可以是GDSII设计版图数据2007，或者是任何其它合适格式(例如，OASIS数据格式)的设计版图。GDSII设计版图数据2007可以包括结构(例如，过孔结构)，从中选择过孔结构的集合以使芯片独特。

数据准备单元1022可以预处理GDSII文件2007，通常作为离线预处理操作。预处理操作通常包括平坦化、接近校正、抗蚀剂加热校正和/或智能边界操作的绘制中的一个或多个操作，共同描绘为3031。数据准备1022的输出可以是通常为包括剂量信息(描绘为3011)的矢量格式的预处理的设计版图数据2008。预处理设计版图数据2008的格式还称为工具输入数据格式。数据准备1022通常通过箭头3041描绘的每个设计执行一次，但是每个晶片可执行一次或每个区域可执行一次。

数据准备单元1022处的预处理优选地不曝光特定或独特的芯片设计，即选择数据2004优选地在数据路径中的这个阶段处不可用，有利地允许数据准备单元1022和代工厂的生产设置部分1002位于不太安全的环境中。

如上所述，出于安全原因，期望最小化特定或独特芯片设计部分的曝光和曝光时间。安全方面很重要，因为芯片的独特性通常用于数据安全性、可追溯性和/或防伪应用。虚线块内的过程(即，从软件处理1071A到图案写入器1073处的硬件处理)通常在能够实现更安全的操作环境的光刻子系统1070内执行。此外，通过仅在软件处理1071A处或之后提供选择数据2004，可以最小化在代工厂的制造部分1003内使用芯片的独特特征的时间量。

通常每个区域提供并使用一次选择数据2004。罗马数字III指示在这个阶段将选择数据2004提供给数据路径。备选地但不太优选，可以每个晶片一次提供和使用选择数据2004。罗马数字II指示在这个阶段将选择数据2004提供给数据路径。

可以将位置元数据2003与选择数据2004一起提供给光刻子系统1070，如图2所示。备选地，如罗马数字I所示，如果选择数据嵌入有GDSII设计版图数据，则每个设计可以提供一次位置元数据。

可以将预处理的GDSII设计版图数据2008输入到光栅化器1071，光栅化器1071可以包括如图3所示的软件处理部分1071A和流式传输部分1071B。取决于如罗马数字II所描绘的每个晶片使用一次选择数据2004还是如罗马数字III所描绘的每个区域使用一次选择数据2004，软件处理部分1071A或流式传输部分1071B可以将选择数据2004与过孔位置元数据2003一起使用，以使得过孔结构的特定集合由预处理的设计版图数据中的选择数据2004定义，从而准备创建独特的芯片。

可以在软件处理部分1071A处执行预处理设计版图数据2008的在线处理，以光栅化矢量数据来生成图案系统流(PSS)数据3021。PSS数据3021可以被格式化为被描绘为3012的4位灰度位图数据。

可以执行光栅化。可以在这个阶段实现独特芯片设计部分，如罗马数字II所示。然后流式传输部分1071B可以处理PSS数据3021以生成图案位图数据2009。由流式传输部分1071B执行的过程可以包括涉及用于光束位置校准的X和/或Y方向上的全部或部分像素移位的校正，位图数据上的区域大小调整和/或区域位置调整。这些过程共同描述为3032。作为入口点II的替代，可以在这个阶段实现独特的设计部分，如罗马数字III所示。可以将图案位图数据2009流式传输到用于晶片的曝光的图案写入器1073。图案位图数据2009的这个流式传输被描绘为3022。

可以在流式传输阶段1071B执行光栅化，其可以涉及在硬件中执行的实时处理。可以在矢量格式PSS格式数据3021上进行光束位置校准、区域大小调整、和/或区域位置调整(共同描绘为3032)的校正，然后光栅化可以将其转换为图案位图数据。当对矢量数据进行校正时，可以进行全像素移位、X和Y方向上的部分像素移位和/或子像素移位。

无掩模图案写入器1073的控制通常涉及由图案位图数据控制的消隐器。图案位图数据2009还可以称为消隐格式数据。

图4和图5涉及示例性场景，其中每个区域生成一次束波控制数据(诸如，图像位图数据)。图4示出了由设计版图数据和位置元数据2003(例如，过孔位置元数据)定义的区域103的示例性实施例。结合图4，图5表示选择数据2004。在这个示例中，设计版图数据定义区域内的四个独特芯片，每个芯片具有共用部分101和要个性化的区域102，共用部分101在所有四个芯片中可以相同，在从设计版图数据中定义的可选择的结构选择不同结构(例如，过孔)的集合之后，要个性化的区域102在每个芯片中可以是不同的。

在这个示例中，罗马数字I、II和III指示何时可以将相应的数据提供给图3的数据路径。

过孔位置元数据2003可以包含可选择过孔的列表以及设计版图内的每个可选择的过孔的坐标。在这个示例中，过孔从Via1到ViaN编号，N是任何正索引号。应当理解，可以替代地使用过孔的任何其它标识，或者可以使用文件内的X、Y坐标的位置(例如，将行号计数)而完全省略过孔的标识，作为过孔的标识。在这个示例中，每个过孔的坐标表示为X、Y位置。应当理解，可以替代地使用任何其它协调系统或设计版图内的位置的指示。类似于图4的示例，可以利用位置元数据标识代替过孔结构的任何其它结构。

除了结构的位置之外，位置元数据还可以包括关于结构的附加信息(诸如，结构的宽度和/或高度)。例如，可以通过仅包含多个结构共有的元数据一次来优化位置元数据。

选择数据2004可以包含区域列表，并且针对每个区域n个位指示过孔Via1……ViaN中的每个过孔是否要启用(位值“1”)或禁用(位值“0”)的过孔。在此，位位置对应于过孔位置元数据2003中的过孔的索引。可以使用多个位来代替单个位，以指示选择数据中的选择的和/或非选择的过孔。在这个示例中，区域被从Field1到FieldM编号，M是任何正索引编号。应当理解，可以替代地使用区域的任何其它标识，或者可以使用文件内的区域位的每个集合的位置(例如，将行号计数)而完全省略区域的标识，作为区域的标识。

光栅化器1071可以接收选择数据2004或与将要在晶片上曝光的区域相关的选择数据的子集。选择数据2004可以用于启用和禁用由过孔位置元数据2003定义的设计版图内的位置处的对应的过孔。

图6呈现根据本发明的示例性实施例的在图案位图数据2009的创建中涉及的数据路径的一部分中的数据流。数据显示为平行四边形并且处理步骤显示为矩形框。

在左侧的数据流的开始处，预处理的设计版图数据2008可以已经被光栅化器1071(例如图2中所示的或优选地是光刻子系统1070的一部分的任何其它处理单元)处理成中间的每像素4位灰度级位图3021B或任何其它合适的位图格式。这个中间的4bpp灰度级位图3021B可以包括所有结构(例如，过孔)，从中进行选择以创建独特芯片。可选地，中间4bpp灰度级位图采用压缩格式3021A并且在解压缩步骤3035中解压缩。ZIP压缩或任何其它合适的压缩格式可以用作压缩格式。

可以将在右上角上的位置元数据2003(例如，过孔位置元数据)和选择数据2004输入到用于擦除位图3023A的创建的擦除位图创建过程3033。擦除位图通常采用允许其用作擦除中间4bpp灰度级位图中的过孔的掩模的形式。擦除位图3023A可以以压缩格式被中间存储，并且可以在用于合并操作3034之前可能实时地解压缩。

在合并操作3034中，可以(例如，使用OR运算)合并中间4bpp灰度级位图和擦除位图，导致选择数据中定义的以及在擦除位图中反映的非选择的过孔要从中间4bpp灰度位图删除。至此，例如，在中间4bpp灰度级位图中定义过孔的位被赋予用于非选择的过孔的二进制零值。

如处理步骤3032A所示，可以处理针对图案流化器校正的所得到的4bpp灰度位图3021C，并且可以执行B/W抖动操作。处理步骤3032A可以类似于图3的操作3032。这可以导致用于控制无掩模图案写入器(诸如，图3的无掩模图案写入器1073)的图案位图数据2009。

过程3033、3034、3035和3032A可以由光栅化器1071或任何其它处理单元(优选地是光刻子系统1070的一部分)执行。可以实时执行过程3032A、3034和/或3035。通常，图6中所示的处理步骤中的一个或多个处理步骤在RAM存储器和擦除位图3023A中执行，中间4bpp灰度级位图3021B和/或4bpp灰度位图3021C或其部分仅在将数据处理到图案位图数据2009期间存储在RAM存储器中。为了提高处理性能，优选地，合并操作3034以及还可能解压缩操作3035以硬件(例如，以FPGA或ASIC)实现。

在示例性实施例中，中间4bpp灰度位图3021B可以定义晶片的区域(例如，覆盖晶片的2μm乘33mm的区域)的条带。中间4bpp灰度位图3021B的每个4位像素可以覆盖5.4nm乘5.4nm的区域。擦除位图3023A可以是覆盖晶片上的一个条带或扫描线(例如，覆盖2μm乘330mm的区域)的1bpp位图。在这个示例中，擦除位图3023A的每个1位像素可以覆盖43.2nm乘43.2nm的区域。因此，擦除位图可以具有比中间4bpp灰度位图更低的分辨率，导致合并操作3034擦除中间4bpp灰度位图中的更大区域。

在另一示例性实施例中，中间多级灰度位图(诸如，4bpp灰度位图3021B)可以定义晶片的区域(例如，覆盖晶片的2μm乘33mm的区域)的条带。中间4bpp灰度位图3021B的每个4位像素可以覆盖5.4nm乘5.4nm的区域。擦除位图3023A可以是覆盖晶片上的一个条带(例如，覆盖2μm乘330mm的区域)的4bpp稀疏位图。在这个示例中，擦除位图3023A的每个4位像素可以覆盖5.4nm乘5.4nm的区域。因此，擦除位图可以具有与中间4bpp灰度位图相同的分辨率，使得合并操作3034擦除由擦除位图3023A定义的精确位置处的像素。

可选地，尤其当处于稀疏位图格式时，擦除位图数据3023A可以以压缩格式存储在RAM中并在执行合并操作3034时即时解压缩。

在图6的示例中，指示要删除的过孔的擦除位图3023A与产生位图3021C的中间位图3021B合并，其中过孔被删除。可以对矢量格式数据文件执行类似的擦除操作，而不是对位图格式的数据进行操作。代替中间4bpp灰度级位图3021B，基于矢量的数据文件包括所有可选择的结构(例如，过孔)，然后可以将该数据文件与定义要删除或禁用的结构的基于矢量的擦除数据文件合并。这这个替换示例中，合并操作的结果通常将是基于矢量的数据格式，其可以在一个或多个步骤中被转换为图案位图数据2009，以用于控制无掩模图案写入器。

擦除位图和擦除矢量数据可以共同被称为擦除掩模数据。

图7示出了根据本发明的示例性实施例的创建独特芯片的过程。在创建独特芯片的六个阶段(A)-(F)处示出了晶片的横截面侧视图。在每个阶段，所示的晶片包括多个层201-206。在阶段(A)-(F)之间，相同的图案指示相同的层。在这个示例中，使用带电粒子多束波光刻来创建芯片的共用部分101和芯片的个性化区域102。

在过程(A)开始处，晶片可以包括五层：底部金属层201、隔离层202(例如SiO2)、底层203和204(例如SOC+SiARC HM)以及顶部电子束抗蚀剂层206(例如KrF抗蚀剂)。

可以在由顶部箭头描绘的图案位图数据2009的控制下使用电子束曝光来曝光顶层206，随后进行显影步骤，其中由电子束定义的结构从抗蚀剂层206移除。显影步骤的结果在阶段(B)示出。在蚀刻和剥离步骤中，可以将这些结构蚀刻到SOC底层204和SiARC底层203，并且可以移除抗蚀剂。结果示出为阶段(C)。随后可以将结构蚀刻到隔离层202中，并且可以剥离底层203、204，结果示出为阶段(D)。

接下来，可以将导电层207施加到用于芯片的相同部分和独特部分两者的经蚀刻和剥离的隔离层上，其结果示出为阶段(E)。例如，可以使用具有钨的化学气相沉积(CVD-W)。化学机械平坦化(CMP)可以移除在阶段(F)中导致的多余的导电材料，其中晶片可以具有底部金属层201，并且在顶部包括隔离材料和导电材料。可以通过这种导电材料创建过孔。

在图7的示例中，可以在单个层(即，从底部开始的第二层)中创建过孔。可以改变过程以在不同层处创建导电材料，用于在不同层和/或多个层处创建过孔，可以为多个层处的过孔创建导电材料。可以改变过程以在金属层与(例如，接触层中的)栅极之间创建连接，以创建本地互连层中的连接。过程还可以或附加地改变扩散区域(例如，P或N掺杂区域)的形成或结构，或者启用或禁用晶体管或二极管的某些部分的P或N注入。

使用芯片的个性化部分的示例描述了上述图7的实施例，芯片包括使用无掩模光刻形成的导电过孔的独特布置。通过合并使用无掩模光刻工艺产生的相邻导电过孔可以进一步改善独特芯片的结构，以有效地形成更大的单个过孔，如图10A(侧视图)和10B(俯视图)中所示的示例所示。如图11A(侧视图)和11B(俯视图)中所示的，在使用基于掩模的光刻的常规方法中，多个圆形过孔217d、217e可以被用于在两个金属层211c、211d之间形成电连接。由于常规光刻中使用的光学系统的限制，在实现中难以将这些过孔合并成单个较大的椭圆形过孔。使用无掩模带电粒子光刻系统不存在这些约束，并且可以(例如，通过将两个过孔217a、217b暴露在一起使它们合并来)产生连接金属层211a、211b的更大的椭圆形单个过孔217c。这使得能够在两个金属层之间进行更可靠的连接，这可以传导更多电流，并且在独特芯片中产生进一步的改进。

图8示出了带电粒子多束波光刻机1的示例性实施例的简化示意图，其可以用于实现无掩模图案写入器1073。这种光刻机适当地包括：生成多个束波的束波生成器；将所述束波图案化成调制的束波的束波调制器；以及用于将所述束波投影到目标的表面上的束波投影仪。例如目标是晶片。束波发生器通常包括源和至少一个孔径阵列。束波调制器通常是具有消隐偏转器阵列和光束止挡阵列的束波消隐器。束波投影仪通常包括扫描偏转器和投影透镜系统。

光刻机1可以包括用于产生均匀的、膨胀的电子束4的电子源3。光束能量优选地保持在大约1至10keV的相对低的范围内。为了实现这一点，加速电压优选地低，电子源优选地相对于接地电位的目标保持在约-1至-10kV之间，但是也可以使用其它设置。

来自电子源3的电子束4可以穿过双八极，然后穿过用于准直电子束4的准直透镜5。可以理解，准直透镜5可以是任何类型的准直光学系统。随后，电子束4可以照射在分束器上，其在一个合适的实施例中是孔径阵列6A。孔径阵列6A可以阻挡部分光束并且可以允许多个子光束20穿过孔径阵列6A。孔径阵列优选地包括具有过孔的板。因此，可以产生多个平行电子子光束20。

第二孔径阵列6B可以从每个子光束产生多个束波7。束波也称为电子束。系统可以生成大量束波7，优选地大约10000至1000000个束波，但是当然可以使用更多或更少的束波。注意，也可以使用其它已知的方式来生成经准直的束波。这允许子光束的操纵，特别是当束波的数目增加到5000或更多时，其证明对系统操作是有益的。例如，这种操纵通过聚光透镜、准直器或将子光束会聚到(例如，在投影透镜的平面中的)光轴的透镜结构来执行。

聚光透镜阵列21(或聚光透镜阵列的集合)可以包括在创建孔径阵列6A的子光束后面，用于将子光束20朝向光束止挡阵列10中的对应的开口聚焦。第二孔径阵列6B可以从子光束20生成束波7。优选地包括创建孔径阵列6B的束波与束波消隐器阵列9结合。例如，两者可以组装在一起以形成子组件。在图8中，孔径阵列6B从每个束波20产生三个束波7，其在对应的开口处撞击光束止挡阵列10，使得三个束波穿过末端模块22中的投影透镜系统投影到目标上。在实践中，对于末端模块22中的每个投影透镜系统，可以通过孔径阵列6B产生更大数目的束波。在一个实施例中，尽管每个子光束的束波的数目可以增加到200或更多，可以从每个子光束生成49个束波(以7x7阵列布置)并且被引导穿过单个投影透镜系统。

从光束4通过子光束20的中间阶段逐步生成束波7具有以下优点：可以利用相对有限数目的子光束20并且在相对远离目标的位置处执行主要光学操作。一种这样的操作是子光束会聚到对应于投影透镜系统中的一个投影透镜系统的点。优选地，操作与会聚点之间的距离大于会聚点与目标之间的距离。最合适的是，与静电投影透镜结合使用。这个会聚操作使系统能够满足减小光斑尺寸、增加电流和减小点扩展的要求，从而在先进的节点处进行可靠的带电粒子束光刻，特别是在临界尺寸小于90nm的节点处。

接下来，束波7可以穿过调制器阵列9。这个调制器阵列9可以包括具有多个消隐器的束波消隐器阵列，其每个消隐器能够偏转一个或多个电子束波7。更具体地，消隐器可以是设置有第一和第二电极的静电偏转器，第二电极是接地电极或共用电极。束波消隐器阵列9构成具有光束止挡阵列10的调制装置。在束波控制数据的基础上，调制装置8可以向电子束波7添加图案。可以通过存在于末端模块22内的部件将图案投影到目标24上。

在这个实施例中，光束止挡阵列10包括用于允许束波穿过的孔径阵列。光束止挡阵列在其基本形式中可以包括设置有过孔的基板，通常是圆孔，但是也可以使用其它形状。在一个实施例中，光束止挡阵列8的衬底可以由具有规则间隔的过孔阵列的硅晶片形成，并且可以涂覆有金属表面层以防止表面带电。在一个实施例中，金属可以是不形成天然氧化物表皮的类型(诸如，CrMo)。

在一个实施例中，光束止挡阵列10的通道可以与束波消隐器阵列9中的孔对准。束波消隐器阵列9和束波停止阵列10通常一起操作以阻挡束波7或让束波7穿过。如果束波消隐器阵列9偏转束波，它将不会穿过束波停止阵列10中的对应的孔径，而是将被束波消隐器阵列10的衬底阻挡。但是如果束波消隐器阵列9没有偏转束波，然后它将穿过束波停止阵列10中对应的孔径，然后将其作为光斑投影在目标24的目标表面13上。

光刻机1还可以包括用于将束波控制数据(例如，以图案位图数据2009的形式)提供到束波消隐器阵列9的数据路径。可以使用光纤传输束波控制数据。来自每个光纤端的调制的光束可以投影在束波消隐器阵列9上的光敏元件上。每个光束可以保持图案数据的一部分，用于控制耦合到光敏元件的一个或多个调制器。

随后，电子束7可以进入末端模块。在下文中，术语“束波”指的是调制束波。这种调制束波有效地包括时间顺序部分。这些顺序部分中的一些可以具有较低的强度并且优选地具有零强度——即，在光束止挡处止挡的部分。一些部分可以具有零强度，以便允许束波定位到用于后续扫描周期的起始位置。

端部模块22优选地构造为可插入的、可更换的单元，其包括各种部件。在这个实施例中，端部模块可以包括：光束止挡阵列10、扫描偏转器阵列11、以及投影透镜装置12，但是并非所有这些都需要包括在端部模块中并且它们可以不同地布置。

在穿过束波停止阵列10之后，调制的束波7可以穿过扫描偏转器阵列11，扫描偏转器阵列11提供在X和/或Y方向上的每个束波7的偏转，基本上垂直于未偏转的束波7的方向。在这个实施例中，偏转器阵列11可以是扫描静电偏转器，使得能够施加相对小的驱动电压。

接下来，束波可以穿过投影透镜装置12并且可以投影到目标平面中的目标(通常是晶片)的目标表面24上。对于光刻应用，目标通常包括具有带电粒子敏感层或抗蚀剂层的晶片。例如，投影透镜装置12可以聚焦束波，导致直径大约10至30纳米的几何光斑尺寸。例如，这种设计中的投影透镜装置12提供大约100至500倍的缩小率。在这个优选的实施例中，投影透镜装置12有利地靠近目标表面定位。

在一些实施例中，光束保护器可以位于目标表面24与聚焦投影透镜装置12之间。光束保护器可以是具有所需的孔径的箔或板，用于在它们可以到达光刻机中的任何敏感元件之前，吸收从晶片释放的抗蚀剂颗粒。备选地或附加地，扫描偏转阵列9可以设置在投影透镜装置12与目标表面24之间。

粗略地说，投影透镜装置12将束波7聚焦到目标表面24。由此，它进一步确保单个像素的光斑尺寸是正确的。扫描偏转器11可以使束波7在目标表面23之上偏转。由此，需要确保目标表面24上的像素的位置在微观尺度上是正确的。特别地，扫描偏转器11的操作需要确保像素很好地适合像素的网格，像素的网格最终构成目标表面24上的图案。应当理解，目标表面上的像素的宏观尺度定位通过位于目标24下方的晶片定位系统适当地启用。

这种高质量的投影可能与获得提供可再现结果的光刻机有关。通常，目标表面24包括位于衬底的顶部的抗蚀剂膜。可以通过施加带电粒子(即，电子)的束波来化学改性抗蚀剂膜的部分。结果，膜的照射部分可以或多或少地溶解在显影剂中，从而在晶片上产生抗蚀剂图案。随后可以将晶片上的抗蚀剂图案(即，通过半导体制造领域中已知的实现、蚀刻和/或沉积步骤)转移到下面的层。显然，如果照射不均匀，则抗蚀剂可能不会以均匀的方式显影，导致图案中的错误。而且，许多这种光刻机使用多个束波。不应由偏转步骤引起照射差异。

图9示出了示例性带电粒子光刻系统1A的概念图，其分为三个高级子系统：晶片定位系统25、电子光学柱20、以及数据路径30。晶片定位系统25在x方向上移动电子光学柱20下方的晶片24。晶片定位系统25可以具有来自数据路径子系统30的同步信号，以使晶片与由电子光学柱20生成的电子束波对准。电子光学柱20可以包括如图8中所示的带电粒子多束波光刻机1。还可以使用图案位图数据2009经由数据路径子系统30来控制束波消隐器阵列9的切换。可以根据图3来实现数据路径子系统30。

如以上示例中所示，无掩模图案写入器可以在图案位图数据的控制下将光栅扫描施加到晶片。备选地，无掩模图案写入器可以将矢量扫描施加到晶片。矢量扫描通常与光栅扫描的不同之处在于它不会顺序地遍历晶片的每个位置；相反，它完成了曝光一个本地区域并且飞到下一个区域。利用矢量扫描，在后续曝光恢复之前通常需要光束建立时间。光栅扫描通常不需要此建立时间。用于矢量扫描的图案位图数据和控制数据通常可以称为束波控制数据。

本发明的一个或多个实施例可以实现用于与计算机系统一起使用的计算机程序产品。程序产品的程序可以定义(包括本文描述的方法)实施例的功能，并且可以包含在各种计算机可读存储介质上。计算机可读存储介质可以是非瞬态存储介质。说明性计算机可读存储介质包括但不限于：(i)不可写存储介质(例如，计算机内的只读存储器设备，例如通过CD-ROM驱动器、ROM芯片或任何类型的固态非易失性半导体存储器可读取的CD-ROM磁盘)，其上可以永久存储信息；以及(ii)可写存储介质(例如，硬盘驱动器或任何类型的固态随机存取半导体存储器、闪存)，其上可以存储可变信息。

Claims (23)

1.一种使用无掩模光刻曝光系统制造电子器件的方法，所述无掩模光刻曝光系统使用无掩模图案写入器，所述方法包括：

生成用于控制所述无掩模图案写入器曝光晶片以用于创建所述电子器件的束波控制数据，其中所述束波控制数据基于以下项生成：

设计版图数据，定义用于要从所述晶片制造的所述电子器件的多个结构；

选择数据，定义所述设计版图数据的所述结构中的哪些结构适用于要从所述晶片制造的每个电子器件，所述选择数据定义用于所述电子器件的不同子集的所述结构的不同集合；以及

位置元数据，指定在所述设计版图数据中定义的所述结构的位置，

所述方法进一步包括基于所述位置元数据和所述选择数据生成擦除掩模数据，

其中所述束波控制数据的生成包括将所述擦除掩模数据与所述设计版图数据或所述设计版图数据的导数合并，以由此从所述设计版图数据删除非选择的结构，所述非选择的结构基于所述选择数据来确定，

其中根据所述束波控制数据对所述晶片的曝光导致针对所述电子器件的不同子集曝光具有所述结构的不同集合的图案。

2.根据权利要求1所述的方法，其中所述设计版图数据包括：

共用设计版图数据，定义适用于所有所述电子器件的结构；以及

非共用设计版图数据，定义适用于某些所述电子器件的结构，所述结构的所述不同集合能够根据所述选择数据从适用于某些所述电子器件的结构中选择。

3.根据权利要求1或2所述的方法，其中所述擦除掩模数据为位图格式。

4.根据权利要求3所述的方法，其中与所述擦除掩模数据合并的所述设计版图数据或所述设计版图数据的导数是多级灰度级位图。

5.根据权利要求4所述的方法，其中所述多级灰度级位图是4bpp 灰度级位图。

6.根据权利要求4或5所述的方法，其中所述擦除掩模数据与所述设计版图数据或所述设计版图数据的导数的合并在所述多级灰度级位图中产生擦除过孔。

7.根据权利要求6所述的方法，其中所述多级灰度级位图与所述位图格式的所述擦除掩模数据的合并使用OR运算进行，导致所述选择数据中定义的以及所述擦除掩模数据中反映的非选择的过孔从所述多级灰度级位图被删除。

8.根据权利要求4-5和7中的任一项所述的方法，其中所述擦除掩模数据具有比所述多级灰度级位图更低的分辨率，导致所述合并擦除所述多级灰度级位图中的更大区域。

9.根据权利要求4-5和7中的任一项所述的方法，其中所述擦除掩模数据是1bpp位图。

10.根据权利要求9所述的方法，其中所述擦除掩模数据覆盖所述晶片上的一个条带或扫描线。

11.根据权利要求4-5和7中的任一项所述的方法，其中所述多级灰度级位图是4bpp灰度级位图，并且其中所述擦除掩模数据是4bpp稀疏位图，导致所述合并擦除由擦除位图定义的准确位置处的像素。

12.根据权利要求11所述的方法，其中所述多级灰度级位图定义晶片的区域的条带，并且其中所述4bpp稀疏位图覆盖所述晶片上的一个条带。

13.根据权利要求1-2、4-5、7、10和12中的任一项所述的方法，其中所述电子器件是半导体芯片，并且其中所述无掩模图案写入器是带电粒子多束波光刻机。

14.根据权利要求1-2、4-5、7、10和12中的任一项所述的方法，其中所述结构包括以下项中的至少一项：

金属层之间的连接，也称为过孔；

金属层与接触层中的栅极之间的连接；

本地互连层中的连接；

晶体管或二极管的某些部分的P或N注入。

15.根据权利要求2所述的方法，其中非共用结构形成在所述电子器件的半导体芯片的一个层上。

16.根据权利要求15所述的方法，其中所述非共用结构是过孔。

17.一种使用根据权利要求1-16中的任一项所述的制造电子器件的方法创建的电子器件。

18.根据权利要求17所述的方法制造的所述电子器件，其中所述电子器件是与任何其它所创建的半导体芯片不同的真正独特的半导体芯片。

19.一种无掩模光刻曝光系统，被配置执行根据权利要求1-16中的任一项所述的制造电子器件的方法。

20.根据权利要求19所述的无掩模光刻曝光系统，包括被配置为生成所述选择数据的黑盒装置，所述选择数据定义所述设计版图数据的所述结构中的哪些结构适用于要从所述晶片制造的每个电子器件，所述选择数据定义用于所述电子器件的不同子集的所述结构的不同集合。

21.一种半导体制造设备，包括根据权利要求19或20所述的无掩模光刻曝光系统。

22.一种用于生成束波控制数据的计算机实现的方法，所述束波控制数据用于控制无掩模图案写入器曝光晶片以用于使用无掩模光刻曝光系统创建电子器件，所述无掩模光刻曝光系统使用无掩模图案写入器，使得根据所述束波控制数据对所述晶片的曝光导致针对所述电子器件的不同子集曝光具有结构的不同集合的图案，所述方法包括：

接收设计版图数据，所述设计版图数据定义用于要从所述晶片制造的所述电子器件的多个结构；

接收选择数据，所述选择数据定义所述设计版图数据的所述结构中的哪些结构适用于要从所述晶片制造的每个电子器件，所述选择数据定义用于所述电子器件的不同子集的所述结构的不同集合；

接收位置元数据，所述位置元数据指定在所述设计版图数据中定义的所述结构的位置；

基于所述位置元数据和所述选择数据生成擦除掩模数据；以及

通过将所述擦除掩模数据与所述设计版图数据或所述设计版图数据的导数合并以由此从所述设计版图数据删除非选择的结构，来生成所述束波控制数据。

23.一种数据处理系统，包括处理器，所述处理器被配置为执行用于生成束波控制数据的计算机实现的方法，所述束波控制数据用于控制无掩模图案写入器曝光晶片以用于使用无掩模光刻曝光系统创建电子器件，所述无掩模光刻曝光系统使用无掩模图案写入器，使得根据所述束波控制数据对所述晶片的曝光导致针对所述电子器件的不同子集曝光具有结构的不同集合的图案，所述方法包括：

接收设计版图数据，所述设计版图数据定义用于要从所述晶片制造的所述电子器件的多个结构；

接收选择数据，所述选择数据定义所述设计版图数据的所述结构中的哪些结构适用于要从所述晶片制造的每个电子器件，所述选择数据定义用于所述电子器件的不同子集的所述结构的不同集合；

接收位置元数据，所述位置元数据指定在所述设计版图数据中定义的所述结构的位置；

基于所述位置元数据和所述选择数据生成擦除掩模数据；以及

通过将所述擦除掩模数据与所述设计版图数据或所述设计版图数据的导数合并以由此从所述设计版图数据删除非选择的结构，来生成所述束波控制数据。

Images