Nothing Special   »   [go: up one dir, main page]

CN109417077B - 使用梳状路由结构以减少金属线装载的存储器件 - Google Patents

使用梳状路由结构以减少金属线装载的存储器件 Download PDF

Info

Publication number
CN109417077B
CN109417077B CN201880001811.XA CN201880001811A CN109417077B CN 109417077 B CN109417077 B CN 109417077B CN 201880001811 A CN201880001811 A CN 201880001811A CN 109417077 B CN109417077 B CN 109417077B
Authority
CN
China
Prior art keywords
group
layer
conductor wire
memory device
multiple structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880001811.XA
Other languages
English (en)
Other versions
CN109417077A (zh
Inventor
霍宗亮
肖莉红
夏志良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Publication of CN109417077A publication Critical patent/CN109417077A/zh
Application granted granted Critical
Publication of CN109417077B publication Critical patent/CN109417077B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • H01L29/42384—
    • H01L29/66757—
    • H01L29/78642—
    • H01L29/7926—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

公开了三维存储器件架构及其制作方法的实施例。在示例中，所述存储器件包括衬底以及处于所述衬底上的一个或多个外围器件。所述存储器件还包括一个或多个互连层以及设置在所述一个或多个互连层之上的半导体层。在所述半导体层上设置具有交替的导体和绝缘体层的堆叠层。多个结构竖直延伸通过所述堆叠层。第一组导电线与所述多个结构中的第一组电耦合，并且第二组导电线与所述多个结构中的不同于所述第一组的第二组电耦合。所述第一组导电线和所述第二组导电线与所述多个结构的相对两端竖直隔开一定距离。

Description

使用梳状路由结构以减少金属线装载的存储器件
背景技术
本公开的实施例涉及三维(3D)存储器件及其制作方法。
闪速存储器件已经经历了快速发展。闪速存储器件可以在没有电力的情况下对数据进行相当长时间的存储(即，它们具有非易失性存储器的形式)，并且具有诸如高集成度、快速存取、易于擦除和重写的优点。为了进一步提高闪速存储器件的位密度并降低其成本，已经开发出了三维NAND闪速存储器件。
三维NAND闪速存储器件包括布置在衬底之上的字线的堆叠层，其中，多个半导体沟道通过字线并且与字线相交，进入p型和/或n型注入衬底。底部/下栅电极起着底部/下选择栅(BSG)的作用。顶部/上栅电极起着顶部/上选择栅(TSG)的作用。后道工序(BEOL)金属起着位线(BL)的作用。顶部/上选择栅电极和底部/下栅电极之间的字线/栅电极起着字线(WL)的作用。字线与半导体沟道的交叉形成了存储单元。WL和BL通常相互垂直(例如，沿X方向和Y方向)布置，并且TSG沿垂直于WL和BL两者的方向(例如，沿Z方向)布置。
发明内容
文中公开了三维存储器件架构及其制作方法的实施例。所公开的结构和方法提供了用于各种金属线(例如，位线)的交错制作，以降低同一平面上的金属线的密度。降低金属线密度带来线之间的降低的串扰以及更快的编程速度。
在一些实施例中，存储器件包括衬底以及所述衬底上的一个或多个外围器件。所述外围器件还包括与所述一个或多个外围器件电耦合的一个或多个互连层、以及设置在所述一个或多个互连层之上的半导体层。在所述半导体层上方设置具有交替的导体和绝缘体层的堆叠层。多个结构竖直延伸通过所述堆叠层。所述存储器件还包括与所述多个结构中的第一组电耦合的第一组导电线以及与所述多个结构中的不同于所述第一组的第二组电耦合的第二组导电线。所述第一组导电线与所述多个结构的一端竖直隔开一定距离，并且所述第二组导电线与所述多个结构的相对端竖直隔开一定距离。
在一些实施例中，所述存储器件进一步包括一个或多个第二互连层，所述一个或多个第二互连层电耦合至所述第二组导电线。
在一些实施例中，所述一个或多个第二互连层包括被配置为提供与外部器件的电连接的导电焊盘。
在一些实施例中，所述多个结构包括一个或多个NAND存储器串。
在一些实施例中，所述一个或多个NAND存储器串均包括包围芯绝缘材料的多个层，其中，所述多个层包括阻挡层、存储层、隧道层和沟道层。
在一些实施例中，所述多个结构包括一个或多个导电触点。
在一些实施例中，所述多个结构中的第一组仅包括NAND存储器串，并且所述多个结构中的第二组仅包括导电触点。
在一些实施例中，所述第二组导电线位于所述半导体层的与所述第一组导电线相对的一侧上。
在一些实施例中，所述第一半导体结构进一步包括被配置为提供与外部器件的电连接的多个导电焊盘。
在一些实施例中，所述存储器件进一步包括延伸通过所述半导体层的厚度的通孔，其中，所述通孔电接触所述第一组导电线以及所述多个结构中的第一组。
在一些实施例中，一种存储器件包括衬底、设置在所述衬底的第一表面上的电介质材料、设置在所述电介质材料上的半导体层、以及设置在所述半导体层上的具有交替的导体和绝缘体层的堆叠层。所述存储器件还包括竖直延伸通过所述堆叠层的多个结构。所述存储器件还包括与所述多个结构中的第一组电耦合的第一组导电线以及与所述多个结构中的不同于所述第一组的第二组电耦合的第二组导电线。所述第一组导电线与所述多个结构的一端竖直隔开一定距离，并且所述第二组导电线与所述多个结构的相对端竖直隔开一定距离。所述存储器还包括形成于所述衬底的第二表面上的一个或多个外围器件，所述第二表面与所述第一表面相对。
在一些实施例中，所述多个结构包括一个或多个NAND存储器串。
在一些实施例中，所述一个或多个NAND存储器串均包括包围芯绝缘材料的多个层，其中，所述多个层包括阻挡层、存储层、隧道层和沟道层。
在一些实施例中，所述多个结构包括一个或多个导电触点。
在一些实施例中，所述多个结构中的第一组仅包括NAND存储器串，并且所述多个结构中的第二组仅包括导电触点。
在一些实施例中，所述第二组导电线位于所述半导体层的与所述第一组导电线相对的一侧上。
在一些实施例中，所述第一组导电线设置在所述电介质材料中。
在一些实施例中，所述存储器件进一步包括耦合至所述一个或多个外围器件的一个或多个互连层。
在一些实施例中，所述存储器件进一步包括延伸通过所述衬底的厚度的通孔，其中，所述通孔电接触所述第一组导电线以及所述一个或多个互连层。
在一些实施例中，所述一个或多个互连层包括被设计为提供与外部器件的电连接的导电焊盘。
在一些实施例中，一种形成存储器件的方法包括在衬底上形成一个或多个外围器件以及在所述一个或多个外围器件之上形成一个或多个互连层。所述一个或多个互连层与所述一个或多个外围器件电耦合。所述方法还包括形成与所述一个或多个互连层电耦合的第一组导电线以及在所述第一组导电线之上形成半导体层。所述方法包括形成穿过所述半导体层的厚度的通孔，其中，所述通孔电耦合至所述第一组导电线。所述方法还包括在所述半导体层上形成具有交替的导体和绝缘体层的堆叠层。所述方法包括形成均竖直延伸通过所述堆叠层的多个结构。所述多个结构中的第一组使用通孔电耦合至所述第一组导电线。所述方法还包括在一端之上形成与所述多个结构竖直隔开一定距离的第二组导电线。所述第二组导电线电耦合至所述多个结构中的不同于所述第一组的第二组。
在一些实施例中，一种形成存储器件的方法包括在衬底的第一表面之上形成第一组导电线，所述第一组导电线被所述衬底的第一表面上的电介质层包围。所述方法还包括在所述第一组导电线之上形成半导体层，以及形成穿过所述半导体层的厚度的通孔。所述通孔电耦合至所述第一组导电线。所述方法还包括在所述半导体层上形成具有交替的导体和绝缘体层的堆叠层。所述方法包括形成均竖直延伸通过所述堆叠层的多个结构。所述多个结构中的第一组使用通孔电耦合至所述第一组导电线。所述方法还包括在一端之上形成与所述多个结构竖直隔开一定距离的第二组导电线。所述第二组导电线电耦合至所述多个结构中的不同于所述第一组的第二组。所述方法还包括在所述衬底的与所述第一表面相对的第二表面上形成一个或多个外围器件。
本公开提供的三维存储器件包括位线和其它金属路由线，这些线被提供到衬底上方(或下方)的不同高度，以使它们不会被密集地包装在同一平面上。
附图说明
通过结合附图阅读下述详细描述，本发明的各方面将得到最佳的理解。应当指出，根据本行业的惯例，各种特征并非是按比例绘制的。实际上，为了例示和讨论的清楚起见，可以任意增大或者缩小各种特征的尺寸。
图1是一种三维存储器件的图示。
图2示出了根据一些实施例的三维存储器件的截面图。
图3示出了根据一些实施例的另一三维存储器件的截面图。
图4A-图4H示出了根据一些实施例的处于示例性制作过程的不同阶段的三维存储结构的侧视图。
图5A-图5E示出了根据一些实施例的处于示例性制作过程的不同阶段的另一三维存储结构的侧视图。
图6是根据一些实施例的用于形成三维存储结构的制作过程的图示。
图7是根据一些实施例的用于形成三维存储结构的另一制作过程的图示。
具体实施方式
尽管对具体配置和布置进行了讨论，但应当理解，这只是出于示例性目的而进行的。相关领域中的技术人员将认识到，可以使用其它配置和布置而不脱离本公开的精神和范围。对相关领域的技术人员显而易见的是，本公开还可以用于多种其它应用中。
要指出的是，在说明书中提到“一个实施例”、“实施例”、“示例性实施例”、“一些实施例”等指示所述的实施例可以包括特定特征、结构或特性，但未必每个实施例都包括该特定特征、结构或特性。此外，这种短语未必是指同一个实施例。另外，在结合实施例描述特定特征、结构或特性时，结合其它实施例(无论是否明确描述)实现这种特征、结构或特性应在相关领域技术人员的知识范围内。
通常，可以至少部分从上下文中的使用来理解术语。例如，至少部分取决于上下文，本文中使用的术语“一个或多个”可以用于描述单数意义的任何特征、结构或特性，或者可以用于描述复数意义的特征、结构或特性的组合。类似地，至少部分取决于上下文，诸如“一”或“所述”的术语同样可以被理解为传达单数使用或传达复数使用。
应当容易理解，本公开中的“在…上”、“在…上方”和“在…之上”的含义应当以最宽方式被解读，以使得“在…上”不仅表示“直接在”某物“上”而且还包括在某物“上”且其间有居间特征或层的含义，并且“在…上方”或“在…之上”不仅表示“在”某物“上方”或“之上”，而且还可以包括其“在”某物“上方”或“之上”且其间没有居间特征或层(即，直接在某物上)的含义。
此外，诸如“在…之下”、“在…下方”、“下部”、“在…上方”、“上部”等空间相关术语在本文中为了描述方便可以用于描述一个元件或特征与另一个或多个元件或特征的关系，如在附图中示出的。空间相关术语旨在涵盖除了在附图所描绘的取向之外的在设备使用或操作中的不同取向。设备可以以另外的方式被定向(旋转90度或在其它取向)，并且本文中使用的空间相关描述词可以类似地被相应解释。
如本文中使用的，术语“衬底”是指向其上增加后续材料层的材料。衬底自身可以被图案化。增加在衬底顶部的材料可以被图案化或者可以保持不被图案化。此外，衬底可以包括宽范围的半导体材料，例如硅、锗、砷化镓、磷化铟等。替代地，衬底可以由诸如玻璃、塑料或蓝宝石晶圆的非导电材料制成。
如本文中使用的，术语“层”是指包括具有厚度的区域的材料部分。层可以在下方或上方结构的整体之上延伸，或者可以具有小于下方或上方结构范围的范围。此外，层可以是厚度小于连续结构的厚度的均质或非均质连续结构的区域。例如，层可以位于在连续结构的顶表面和底表面之间或在顶表面和底表面处的任何水平面对之间。层可以水平、竖直和/或沿倾斜表面延伸。衬底可以是层，在其中可以包括一个或多个层，和/或可以在其上、其上方和/或其下方具有一个或多个层。层可以包括多个层。例如，互连层可以包括一个或多个导体和接触层(其中形成触点、互连线和/或通孔)和一个或多个电介质层。
如本文使用的，术语“标称/标称地”是指在产品或过程的设计阶段期间设置的用于部件或过程操作的特性或参数的期望或目标值，以及高于和/或低于期望值的值的范围。值的范围可能是由于制造过程或容限中的轻微变化导致的。如本文使用的，术语“大约”指示可以基于与主题半导体器件相关联的特定技术节点而变化的给定量的值。基于特定技术节点，术语“大约”可以指示给定量的值，其例如在值的10％-30％(例如，值的±10％、±20％或±30％)内变化。
如本文使用的，术语“3D存储器件”是指一种半导体器件，其在横向取向的衬底上具有竖直取向的存储单元晶体管串(在本文中被称为“存储器串”，例如NAND串)，以使得所述存储器串相对于衬底在竖直方向上延伸。如本文使用的，术语“竖直/竖直地”是指标称地垂直于衬底的横向表面。
在本公开中，为了便于描述，“台阶”用于指代沿竖直方向处于大体上相同高度的元件。例如，字线和下层栅极电介质层可以被称为“台阶”，字线和下层绝缘层一起可以被称为“台阶”，大体上相同高度的字线可以被称为“字线台阶”，依此类推。
可以将文中描述的存储器件中的任何存储器件用于诸如便携式电子设备、计算机或者可穿戴电子设备的电子系统中。
图1示出了三维NAND闪速存储器件100的部分。闪速存储器件100包括衬底101、衬底101之上的绝缘层103、绝缘层103之上的下选择栅电极104的台阶、以及堆叠在底部选择栅电极104的顶部上的控制栅电极107构成的多个台阶，以形成交替导体/电介质堆叠层。闪速存储器件还包括处于控制栅电极107的堆叠层之上的上选择栅电极109的台阶、处于衬底101中的位于相邻下选择栅电极104之间的部分中的掺杂源极线区域120、以及穿过上选择栅电极109、控制栅电极107、下选择栅电极104和绝缘层103的NAND串114。NAND串114包括处于NAND串114的内表面之上的存储器膜113以及被存储器膜113包围的芯填充膜115。闪速存储器件100进一步包括通过上选择栅电极109连接至NAND串114的多条位线111以及通过多个金属触点117连接至栅电极的多个金属互连119。为了清楚起见在图1中未示出栅电极的相邻台阶之间的绝缘层。栅电极包括上选择栅电极109、控制栅电极107(例如，又称为字线)以及下选择栅电极104。
在图1中，出于例示的目的，示出了控制栅电极的三个台阶107-1、107-2和107-3，连同上选择栅电极109的一个台阶和下选择栅电极104的一个台阶。栅电极的每个台阶在衬底101之上具有大体上相同的高度。每个台阶的栅电极通过穿过栅电极的堆叠层的栅缝隙108-1和108-2分隔开。同一台阶中的栅电极的每者通过金属触点117导电连接至金属互连119。也就是说，形成于栅电极上的金属触点的数量等于栅电极的数量(即，所有的上选择栅电极109、控制栅电极107和下选择栅电极104的总数)。此外，形成相同数量的金属互连，以连接至每个金属触点通孔。在一些布置中，形成额外的金属触点，以连接至栅电极之外的其它结构，例如，虚设结构。
在形成NAND串114时，还可以形成延伸通过控制栅电极的台阶107-1、107-2和107-3向下到达衬底101的其它竖直结构。其它竖直结构的示例包括可以用于与栅电极的台阶上方和/或下方的部件进行电连接的贯穿阵列触点(TAC)。为了清楚起见，在图1中未示出这些其它竖直结构。
出于例示的目的，使用相同的元件编号标记三维NAND器件中的类似或相同部分。然而，元件编号仅用于在具体实施方式部分对相关部分进行区分，而不指示功能性、成分或位置方面的任何相似性或差异。图2所示的结构200提供了根据一些实施例的三维NAND存储器件的侧视图。图3所示的结构300提供了根据一些实施例的另一三维NAND存储器件的侧视图。图4A-图4C示出了根据一些实施例的用于形成图2中所示的三维NAND存储器件的示例性制作过程。图5A-图5E示出了根据一些实施例的用于形成图3中所示的三维NAND存储器件的示例性制作过程。为了便于描述而未示出存储器件的其它部分。尽管使用三维NAND器件作为示例，但是在各种应用和设计中，也可以将所公开的结构应用到类似或不同的半导体器件中，从而(例如)降低金属连接或布线的密度。所公开的结构的具体应用不应受到本公开的实施例的限制。出于例示的目的，以可互换的方式使用字线和栅电极来描述本公开。
图2示出了根据一些实施例的示例性存储器件200。存储器件200包括衬底202。衬底202能够提供用于形成后续结构的平台。这样的后续结构形成于衬底202的正(例如，顶)表面上。并且可以说这样的后续结构是沿竖直方向(例如，与衬底202的正表面正交)形成的。在图2中，对于所有后续例示的结构而言，X方向和Y方向沿平行于衬底202的正表面和背表面的平面，而Z方向则处于与衬底202的正表面和背表面正交的方向。
在一些实施例中，衬底202包括用于形成三维存储器件的任何适当材料。例如，衬底202可以包括硅、硅锗、碳化硅、绝缘体上硅(SOI)、绝缘体上锗(GOI)、玻璃、氮化镓、砷化镓和/或其它适当III-V化合物。
衬底202可以包括一个或多个外围器件204。外围器件204可以形成于衬底202“上”，其中，在衬底202中(例如，在衬底202的顶表面下方)和/或直接在衬底202上形成整个外围器件204或其部分。任何外围器件204可以包括形成于衬底202上的晶体管。也可以在衬底202中形成用以形成晶体管的源极区/漏极区的掺杂区，这是相关领域技术人员所能够理解的。
在一些实施例中，外围器件204可以包括用于促进存储器件200的操作的任何适当数字、模拟和/或混合信号外围电路。例如，外围器件204可以包括页缓冲器、解码器(例如，行解码器或列解码器)、感测放大器、驱动器、电荷泵、电流或电压参考、或者所述电路的任何有源或无源部件(例如，晶体管、二极管、电阻器或电容器)中的一者或多者。在一些实施例中，使用互补金属氧化物半导体(CMOS)技术(又称为“CMOS芯片”)将外围器件204形成到衬底202上。
一个或多个外围互连层206可以被包括在外围器件204上方，以传输通往和来自外围器件204的信号。外围互连层206可以包括一个或多个触点以及一个或多个互连导体层，每一导体层包括一个或多个互连线和/或通孔。如本文所用，术语“接触”可以宽泛地包括任何适当类型的互连，例如中道工序(MEOL)互连和后道工序(BEOL)互连，包括竖直互连接入(例如，通孔)和横向线(例如，互连线)。外围互连层206可以进一步包括通常由电介质材料208表示的一个或多个层间电介质(ILD)层。外围互连层206中的触点和导体层可以包括导体材料，其包括但不限于钨(W)、钴(Co)、铜(Cu)、铝(Al)、硅化物或其任何组合。电介质材料208可以包括氧化硅、氮化硅、氮氧化硅、掺杂氧化硅、或其任何组合。
根据一些实施例，半导体层210设置在电介质材料208和外围互连层206之上。半导体层210可以是外延生长硅或者任何其它外延生长半导体材料。半导体层210也可以是使用诸如化学气相沉积(CVD)或者物理气相沉积(PVD)技术的公知的气相沉积技术沉积的。
包括交替的导体和绝缘体层的堆叠层212设置在半导体层210上。在堆叠层212中可以使用任何数量的交替导体/绝缘体层。导体层可以均具有相同厚度或者可以具有不同厚度。类似地，绝缘体层可以均具有相同厚度或者可以具有不同厚度。导体层可以包括导体材料，所述导体材料包括但不限于W、Co、Cu、Al、掺杂硅、硅化物或其任何组合。绝缘体层可以包括电介质材料，所述电介质材料包括但不限于氧化硅、氮化硅、氮氧化硅或其任何组合。在一些实施例中，绝缘体层表示空的空间(例如，真空)。
多个结构214竖直延伸通过堆叠层212并在半导体层210之上。多个结构214可以包括任何数量的NAND存储器串216和/或导电触点218。NAND存储器串216的每者提供了由施加至对应的字线(例如，堆叠层212的导体层)的电压来控制的多个存储器位位置。NAND存储器串216的每者的导电顶部部分和底部部分之一或这两者可以耦合至控制电流流经每个NAND存储器串216的沟道层的位线。
导电触点218可以是贯穿阵列触点(TAC)。导电触点218可以延伸通过堆叠层212，并且向设置在堆叠层212上方和下方这两者的导电层或焊盘输送信号。
根据一些实施例，存储器件200包括两个不同层级的接触线，以用于与多个结构214中的每者进行接触。例如，第一组导电线228可以位于多个结构214的一侧(沿z方向)，并且第二组导电线230可以位于多个结构214的相对侧(沿z方向)。第一组和第二组导电线228和230的每者可以包括耦合至NAND存储器串216中的一者或多者的位线、使用导电通孔226耦合至堆叠层212的导电层的字线、以及耦合至导电触点218的其它接触线。通过在分开的位置之间对这样的导电线进行拆分，能够降低单个位置上的线的密度，从而得到存储器件200的降低的串扰和更快的操作速度。
可以按照任何方式使各导电线在第一组导电线228和第二组导电线230之间交错。对导电线进行交错能够建立导电线的梳状布置。在一个示例中，导电触点218的每者连接至第二组导电线230中的对应导电线，并且NAND存储器串216中的每者连接至第一组导电线228中的对应位线。NAND存储器串216中的每者可以使用穿过半导体层210的厚度的通孔238连接至第一组导电线228中的对应位线。在另一个示例中，对于多个结构214中的每者而言，导电线沿x方向交替地位于第一组导电线228中或者第二组导电线230中。在又一示例中，使连接至NAND存储器串216的位线发生交错，以使得对于NAND存储器串216中的每者而言，位线沿x方向交替地位于第一组导电线228和第二组导电线230中。任何其它布置也是可能的，只要耦合至多个结构214中的每者的导电线并非全部沿同一平面设置即可。
在一些实施例中，多个结构214中的任何第一组结构可以耦合至第一组导电线228中的导电线，并且多个结构214中的任何第二组结构可以耦合至第二组导电线230中的导电线。在一些实施例中，第一组结构可以包括所有的NAND存储器串216，并且第二组结构可以包括所有的导电触点218。第一组结构可以不同于第二组结构。此外，在一些实施例中，第一组结构包括完全不同于第二组结构的结构。在一些实施例中，在z向内，第二组导电线230设置在半导体层210的与第一组导电线228相对的一侧之上。
存储器件200包括一个或多个互连层232，其具有与外围互连层206基本相同的属性。互连层232可以进一步包括通常由电介质材料234表示的一个或多个层间电介质(ILD)层。电介质材料234可以与电介质材料208类似。互连层232可以包括处于半导体器件200的顶表面的导电焊盘236。导电焊盘236可以用于提供与外部器件的电连接，并且其使用是相关领域技术人员所熟知的。
图3示出了根据一些实施例的存储器件300的另一示例。存储器件300与存储器件200类似，并且包括很多与之相同的部件，在对存储器件300的描述中将不再重复此类部件的细节。然而，在存储器件200和存储器件300之间，某些部件的位置和取向是不同的。存储器件200的各种部件均设置在衬底202的一个表面之上，而存储器件300的各种部件可以设置在衬底302的任一表面上。衬底302可以具有与衬底202类似的属性。在一些实施例中，衬底302比衬底202薄。
在衬底302的第一表面之上，存储器件300包括电介质材料306，随后继之以半导体层210。半导体层210上方的存储器阵列的形成与在存储器件200中描述的类似。
存储器件300类似地包括两个层级的接触线，以用于与多个竖直结构214中的每者进行接触。例如，第一组导电线303可以位于多个结构214的一侧上(沿z方向)，并且第二组导电线304可以位于多个结构214的相对侧上(沿z方向)。第一组导电线303可以位于电介质材料306内。第一组导电线303和第二组导电线304可以连接至多个结构214中的各个结构，如上文针对存储器件200所述的。
存储器件300包括形成在衬底302的与所述第一表面相对的第二表面上的一个或多个外围器件204。一个或多个外围器件可以与被电介质材料208包围的外围互连层206电耦合，如上文针对存储器件200所述的。此外，外围器件204中的一者或多者可以使用穿过衬底302的厚度的通孔308与第一组导电线303中的一者或多者电耦合。
外围互连层206可以包括处于半导体器件300的顶表面的导电焊盘310。导电焊盘310可以用于提供与外部器件的电连接，并且其使用是相关领域技术人员所熟知的。
图4A-图4H示出了用于形成存储器件200的示例性制作过程。图4A示出了衬底202上的外围器件204的形成。外围器件204可以包括形成于衬底202上的多个晶体管。所述晶体管可以是通过多个处理步骤形成的，所述步骤包括但不限于光刻、干法/湿法刻蚀、薄膜沉积、热生长、注入、化学机械抛光(CMP)、或其任何组合。在一些实施例中，在衬底202中形成掺杂区，掺杂区充当(例如)晶体管的源极区和/或漏极区。在一些实施例中，还在衬底202中形成隔离区，例如浅沟槽隔离(STI)。这些具体特征并未明确示出，因为它们是相关领域技术人员熟知的结构。可以在衬底202上提供晶体管或者电无源器件(例如，电容器、电阻器等)的任何布置。
图4B示出了外围器件204上方的第一互连层的形成。第一互连层包括一个或多个触点402以及图案化的导体层404。可以提供触点402以接触外围器件204的图案化特征或者衬底202的部分。导体层404表示进出页面延伸的导电迹线。触点402和图案化的导体层404可以包括通过一种或多种薄膜沉积工艺沉积的导体材料，所述工艺包括但不限于CVD、PVD、ALD、电镀、无电镀或其任何组合。用以形成触点和导体层的制作过程还可以包括光刻、CMP、湿法/干法刻蚀或其任何组合。
通过电介质材料218表示一个或多个沉积的电介质层。电介质材料218可以表示任何数量的沉积的电介质层，其包括通过一种或多种薄膜沉积工艺沉积的材料，所述工艺包括但不限于CVD、PVD、ALD或者其任何组合。
图4C示出了用以形成外围互连层206的一个或多个额外互连层的形成。可以形成任何数量的互连层，它们每者具有连接导体层的不同层级的通孔。还沉积额外的电介质层，以提高电介质材料208的总厚度。根据一些实施例，可以使用如化学机械抛光(CMP)的抛光技术使电介质材料208的顶表面406平坦化。
图4D示出了外围互连层206之上的半导体层210的形成。半导体层210可以是外延生长的硅或者能够外延生长的任何其它半导电材料。半导体层210也可以是使用诸如化学气相沉积(CVD)或者物理气相沉积(PVD)技术的公知的气相沉积技术沉积的。根据一些实施例，形成穿过衬底210的厚度的一个或多个通孔238。导电通孔238可以与外围互连层206的一个或多个层电耦合。
图4E示出了根据一些实施例的具有形成于半导体层210之上的交替的牺牲层410和电介质层412的堆叠层408的形成。
堆叠层408的形成可以涉及沉积牺牲层410，以使每个牺牲层具有相同厚度或者具有不同厚度。牺牲层410的示例性厚度可以在从10nm到60nm的范围内。类似地，电介质层412可以均具有相同厚度或者可以具有不同厚度。电介质层412的示例性厚度可以在从10nm到60nm的范围内。
根据一些实施例，牺牲层410的电介质材料不同于电介质层412的电介质材料。例如，牺牲层410的每者可以是氮化硅，而电介质层412的每者可以是二氧化硅。用于牺牲层410的每者的其它示例性材料包括多晶硅、多晶锗和多晶锗硅。用于电介质层412或牺牲层410中任一者的电介质材料可以包括氧化硅、氮化硅、氮氧化硅或其任何组合。应当理解，在堆叠层408中可以包括任何数量的电介质层。
堆叠层408包括具有阶梯结构的部分，在所述阶梯结构中，至少牺牲层410中的每者沿水平“X”方向终止于不同的长度。该阶梯结构允许电触点连接存储器件的字线中的每者，如将在后面示出的。
图4F示出了根据一些实施例的穿过堆叠层408的竖直结构214的形成。竖直结构214包括NAND存储器串216和导电触点218两者。
在一些实施例中，NAND存储器串216包括在半导体层210上的外延生长材料420与顶部导电材料418之间延伸的多个存储器层414和芯绝缘体材料416。外延生长材料420可以包括外延生长的硅，并且可以延伸到半导体层210的部分中。顶部导电材料418可以包括掺杂多晶硅或者任何其它导电材料。
每个NAND存储器串216的多个存储器层414可以包括半导体沟道层，例如，非晶硅、多晶硅或者单晶硅。多个存储器层414还可以包括隧道层、存储层(又称为“电荷捕获/存储层”)和阻挡层。根据一些实施例，阻挡层、存储层、隧道层和半导体沟道层在侧壁上按照所列举顺序布置在彼此之上(首先沉积阻挡层，并且最后沉积半导体沟道层)。隧道层可以包括氧化硅、氮化硅或其任何组合。阻挡层可以包括氧化硅、氮化硅、高介电常数(高k)电介质或其任何组合。存储层可以包括氮化硅、氮氧化硅、硅、或其任何组合。在一些实施例中，多个存储器层414包括氧化硅/氮化硅/氧化硅(ONO)电介质(例如，隧道层包括氧化硅，存储层包括氮化硅，并且阻挡层包括氧化硅)。芯绝缘体416可以是任何电介质材料，例如氧化物。在一些实施例中，多个存储器层414包围芯绝缘体416。NAND存储器串216的直径可以在大约100nm和200nm之间。
在一些实施例中，NAND存储器串216的形成包括刻蚀出穿过堆叠层408并且进入半导体层210的部分中的多个开口。之后，在多个开口的底部形成外延生长材料420，随后沉积多个存储器层414并且沉积芯绝缘体416，以使得多个存储器层414包围芯绝缘体416。可以在多个存储器层414和芯绝缘体416之上形成顶部导电材料418，并且顶部导电材料418可以是在对存储器层414和芯绝缘体416的顶部部分进行刻蚀之后形成的。多个存储器层414的各个层中的每者可以是使用任何适当的沉积技术形成的，例如，所述技术为溅射、蒸发或者化学气相沉积(CVD)。示例性CVD技术包括等离子体增强CVD(PECVD)、低压CVD(LPCVD)和原子层沉积(ALD)。类似地，芯绝缘体416可以是使用上文描述的而技术中的任何技术形成的。
在一些实施例中，NAND存储器串216使用延伸通过半导体层210的厚度的通孔238电耦合至第一组导电线228中的对应位线。并非竖直结构214中的每个结构都包括与第一组导电线228中的导电线的连接。根据一些实施例，仅NAND存储器串216连接至第一组导电线228中的对应导电线。
导电触点228可以是TAC，每个TAC包括被绝缘材料422包围的导电芯424。导电芯424可以包括导体材料，所述导体材料包括但不限于钨(W)、钴(Co)、铜(Cu)、铝(Al)、硅化物或其任何组合。绝缘材料422可以包括氧化硅、氮化硅、氮氧化硅、掺杂氧化硅、或其任何组合。导电芯424和绝缘材料422可以均使用任何适当的沉积技术而形成，例如，所述技术为溅射、蒸发或者化学气相沉积(CVD)。示例性CVD技术包括等离子体增强CVD(PECVD)、低压CVD(LPCVD)和原子层沉积(ALD)。
根据一些实施例，可以在形成多个竖直结构214之后执行化学机械抛光(CMP)，以使半导体结构的顶表面425平坦化。
图4G示出了存储器件200上的额外制作结构和层。根据一些实施例，堆叠层408的牺牲层410被去除并被替换为导体层426，以形成具有交替的导体层426和电介质层412的堆叠层212。导体层426可以充当NAND存储器串216中的每者的字线。可以通过适当刻蚀工艺(例如，各向同性干法刻蚀或湿法刻蚀)去除牺牲层410。刻蚀工艺可以具有牺牲层410的材料相对于所述结构的其它部分的材料的足够高的刻蚀选择性，以使得刻蚀工艺对所述结构的其它部分具有最小的影响。在一些实施例中，牺牲层410包括氮化硅，并且各向同性干法刻蚀的刻蚀剂包括CF4、CHF3、C4F8、C4F6和CH2F2中的一者或多者。各向同性干法刻蚀的射频(RF)功率可以低于大约100W，并且偏压可以低于大约10V。在一些实施例中，牺牲层410包括氮化硅，并且湿法刻蚀的刻蚀剂包括磷酸。在一些实施例中，电介质层412可以被去除，以使得在导体层426之间存在空的空间(真空)。导体层426之间的真空空间起着绝缘层的作用，并且可以有助于减小寄生电容。
导体层426可以包括导体材料，包括但不限于W、Co、Cu、Al、掺杂硅、硅化物或其任何组合。可以使用诸如CVD、溅射、MOCVD和/或ALD的适当沉积方法将导体层426中的每者沉积到由于去除牺牲层410而留下的区域中。
使用延伸通过电介质材料234的通孔226来进行与导体层426中的每者的接触。第二组导电线230被形成为与字线中的一者或多者以及与导电触点218中的一者或多者发生电接触。并非竖直结构214中的每一结构都包括与第二组导电线230中的导电线的连接。根据一些实施例，仅导电触点218连接至第二组导电线230中的对应导电线。
图4H示出了根据一些实施例的用于第二组导电线230中的一条或多条导电线进行电连接的一个或多个互连层232的形成。可以形成任何数量的互连层，它们每者具有连接导体层的不同层级的通孔。还沉积额外的电介质层，以提高电介质材料234的总厚度。
根据一些实施例，导电焊盘236形成于存储器件200的顶表面处。导电焊盘236可以用于提供与外部器件的电连接，并且其使用是相关领域技术人员所熟知的。
图5A-图5E示出了用于形成存储器件300的示例性制作过程。图5A示出了衬底302的第一表面之上的电介质材料306的形成。第一组导电线303形成于电介质材料306内。
接下来在电介质材料306之上形成半导体层210。穿过半导体层210的厚度形成一个或多个通孔238，并且一个或多个通孔238能够与第一组导电线303中的一条或多条导电线进行电连接。
图5B示出了穿过堆叠层212的多个竖直结构214的形成。此外，根据一些实施例，在多个竖直结构214之上形成第二组导电线304，并且使用导电通孔在导电触点218和第二组导电线304中的对应导电线之间进行连接。形成与第二组导电线304中的一条或多条导电线具有电连接的一个或多个互连层232。这些部件的形成细节与上文针对图4E-图4H所描述的相同。
根据一些实施例，NAND存储器串216中的每者使用通孔238电连接至第一组导电线303中的对应位线。根据一些实施例，只有NAND存储器串216电连接至第一组导电线303中的位线，并且只有导电触点218电连接至第二组导电线304中的导电线。
图5C示出了根据一些实施例的对衬底302的减薄以及接下来的在衬底302的与第一表面相对的第二表面上形成外围器件204。外围器件204的形成与上文针对图4A所描述的相同。
图5D示出了外围器件204之上的电介质材料208的形成以及电介质材料208内的第一互连层级的形成。第一互连层级使用延伸通过减薄后的衬底302的厚度的通孔308提供与外围器件204以及与第一组导电线303中的一条或多条位线的电接触。
图5E示出了与外围器件204以及第一组导电线303中的一条或多条位线进行电连接的其余外围互连层206的其余部分的形成。外围互连层206的形成与上文联系图4C所描述的相同。根据一些实施例，导电焊盘310形成于存储器件300的顶表面处。导电焊盘310可以用于提供与外部器件的电连接，并且其使用是相关领域技术人员所熟知的。
图6是根据第一实施例的用于形成NAND存储器件的示例性方法600的流程图。图4A-图4H大致示出了方法600的操作。应当理解，方法600中所示的操作并不具有排他性，并且也可以在所示操作中的任何操作之前、之后或之间执行其它操作。在本公开的各种实施例中，方法600的操作可以是按照不同顺序执行的，和/或可以发生变化。
在操作602中，在衬底上形成外围器件。所述外围器件可以包括形成于衬底上的多个晶体管。外围器件可以包括晶体管或电无源器件(例如，电容器、电阻器等)的任何布置。晶体管可以是通过多个处理步骤形成的，包括但不限于光刻、干法/湿法刻蚀、薄膜沉积、热生长、注入、化学机械抛光(CMP)或其任何组合。在一些实施例中，在衬底中形成掺杂区，掺杂区充当(例如)晶体管的源极区和/或漏极区。在一些实施例中，还在衬底中形成隔离区，例如浅沟槽隔离(STI)。
在操作604中，在外围器件之上形成一个或多个互连层。可以形成任何数量的互连层，每个互连层具有连接导体层的不同层级的通孔。可以沉积电介质材料以包围一个或多个互连层。
在操作606中，形成第一组导电线，并使之电耦合至一个或多个互连层。第一组导电线也可以被视为一个或多个互连层中的一个层。
在操作608中，在一个或多个互连层之上形成半导体层。还可以在第一组导电线之上形成半导体层。半导体层可以是使用诸如化学气相沉积(CVD)或者物理气相沉积(PVD)技术的公知的气相沉积技术沉积的。在一些实施例中，半导体层是外延生长的硅。
在操作610中，穿过半导体层的厚度形成一个或多个通孔。根据一些实施例，一个或多个通孔与第一组导电线进行电接触。
在操作612中，在第一半导体层上形成具有交替的导体和绝缘体层的堆叠层。堆叠层的形成可以涉及首先沉积交替类型的电介质材料(例如，牺牲层和电介质层交替)。交替电介质堆叠层中的层可以包括的材料包括但不限于氧化硅、氮化硅、氮氧化硅或其任何组合。交替电介质堆叠层中的层可以包括通过一种或多种薄膜沉积工艺沉积的电介质材料，所述工艺包括但不限于CVD、PVD、ALD或其任何组合。随后可以将牺牲层去除并用导体层替换，以形成交替的导体和绝缘体层。绝缘体层可以是电介质层，或者可以是处于导体层之间的真空区域。
在操作614中，穿过所述堆叠层形成多个竖直结构。竖直结构可以包括一个或多个NAND存储器串，所述NAND存储器串具有包围芯绝缘体的多个存储器层。多个存储器层的形成可以包括沉积诸如非晶硅、多晶硅或单晶硅的半导体沟道层、隧道层、存储层(又称为“电荷捕获/存储层”)和阻挡层。根据一些实施例，阻挡层、存储层、隧道层和半导体沟道层可以按照所列举顺序沉积在一个或多个第一开口的侧壁上。隧道层可以包括氧化硅、氮化硅或其任何组合。阻挡层可以包括氧化硅、氮化硅、高介电常数(高k)电介质或其任何组合。存储层可以包括氮化硅、氮氧化硅、硅、或其任何组合。在一些实施例中，多个存储器层包括氧化硅/氮化硅/氧化硅(ONO)电介质(例如，隧道层包括氧化硅，存储层包括氮化硅，阻挡层包括氧化硅)。可以在操作610中形成的通孔上方形成一个或多个NAND存储器串，以使得仅仅一个或多个NAND存储器串使用所述通孔电连接至所述第一组导电线中的对应位线。
其它竖直结构可以包括诸如TAC的导电触点，所述导电触点包括竖直延伸通过所述堆叠层的芯导电材料。
根据一些实施例，竖直结构中的任何第一组可以使用所述通孔耦合至所述第一组导电线中的对应导电线。
在操作616中，形成耦合至竖直结构中的第二组的第二组导电线。第二组竖直结构不同于第一组竖直结构，尽管所述竖直结构中的一些可能既处于第一组中又处于第二组中。根据一些实施例，第二组竖直结构可以包括任何数量的NAND串和竖直导电触点。在一个示例中，第二组竖直结构仅包括竖直导电触点。
根据一些实施例，第二组导电线形成于处于所述多个竖直结构上方或下方的与第一组导电线不同的平面上。与第一组导电线相比，第二组导电线可以形成于相对端之上，与所述多个竖直结构竖直隔开一定距离。通过在两个不同平面上对各条导电线的位置进行交错，能够减小给定平面上的导电线的密度。
图7是根据第一实施例的用于形成NAND存储器件的示例性方法700的流程图。图5A-图5E大致示出了方法700的操作。应当理解，方法700中所示的操作并不具有排他性，并且也可以在所示操作中的任何操作之前、之后或之间执行其它操作。在本公开的各种实施例中，方法700的操作可以是按照不同顺序执行的，和/或可以发生变化。
在操作702中，在衬底的第一表面之上形成第一组导电线。第一组导电线可以形成于首先沉积于衬底的第一表面之上的电介质材料内。
在操作704中，在电介质材料中的第一组导电线之上形成半导体层。所述半导体层可以是使用诸如化学气相沉积(CVD)或者物理气相沉积(PVD)技术的公知的气相沉积技术沉积的。在一些实施例中，所述半导体层是外延生长的硅。
在操作706中，穿过所述半导体层的厚度形成一个或多个通孔。根据一些实施例，所述一个或多个通孔与所述第一组导电线进行电接触。
在操作708中，在半导体层上形成具有交替的导体和绝缘体层的堆叠层。所述堆叠层的形成可以涉及首先沉积交替类型的电介质材料(例如，牺牲层和电介质层交替)。交替电介质堆叠层中的层可以包括的材料包括但不限于氧化硅、氮化硅、氮氧化硅或其任何组合。交替电介质堆叠层中的层可以包括通过一种或多种薄膜沉积工艺沉积的电介质材料，所述工艺包括但不限于CVD、PVD、ALD或其任何组合。随后可以将牺牲层去除并用导体层替换，以形成交替的导体和绝缘体层。绝缘体层可以是电介质层，或者可以是处于导体层之间的真空区域。
在操作710中，穿过所述堆叠层形成多个竖直结构。竖直结构可以包括一个或多个NAND存储器串，所述NAND存储器串具有包围芯绝缘体的多个存储器层。所述多个存储器层的形成可以包括沉积诸如非晶硅、多晶硅或单晶硅的半导体沟道层、隧道层、存储层(又称为“电荷捕获/存储层”)和阻挡层。根据一些实施例，阻挡层、存储层、隧道层和半导体沟道层可以按照所列举顺序沉积在一个或多个第一开口的侧壁上。隧道层可以包括氧化硅、氮化硅或其任何组合。阻挡层可以包括氧化硅、氮化硅、高介电常数(高k)电介质或其任何组合。存储层可以包括氮化硅、氮氧化硅、硅、或其任何组合。在一些实施例中，多个存储器层包括氧化硅/氮化硅/氧化硅(ONO)电介质(例如，隧道层包括氧化硅，存储层包括氮化硅，阻挡层包括氧化硅)。可以在操作706中形成的通孔上方形成一个或多个NAND存储器串，以使得仅仅一个或多个NAND存储器串使用所述通孔电连接至所述第一组导电线中的对应位线。
其它竖直结构可以包括诸如TAC的导电触点，所述导电触点包括竖直延伸通过所述堆叠层的芯导电材料。
根据一些实施例，竖直结构中的任何第一组可以使用所述通孔耦合至所述第一组导电线中的对应导电线。
在操作712中，在竖直结构的与所述第一组导电线相对的一端之上形成第二组导电线。第二组导电线耦合至竖直结构中的第二组。第二组竖直结构不同于第一组竖直结构，尽管所述竖直结构中的一些可能既处于第一组中又处于第二组中。根据一些实施例，第二组竖直结构可以包括任何数量的NAND串和竖直导电触点。在一个示例中，第二组竖直结构仅包括竖直导电触点。
根据一些实施例，第二组导电线形成于处于所述多个竖直结构上方或下方的与第一组导电线不同的平面上。与第一组导电线相比，第二组导电线可以形成于相对端之上，与所述多个竖直结构竖直隔开一定距离。通过在两个不同平面上对各条导电线的位置进行交错，能够减小给定平面上的导电线的密度。
在操作714中，在所述衬底的与所述第一表面相对的第二表面上形成外围器件。在一些实施例中，在形成外围器件之前对所述衬底减薄。外围器件是按照与上文在操作602中所描述的相同的方式形成的，并且外围器件还可以包括连接至外围器件的一个或多个互连层。一个或多个互连层还可以使用穿过衬底的厚度的导电通孔与第一组导电线中的位线中的一条或多条位线进行电连接。
本公开描述了三维存储器件及其制作方法的各种实施例。在一些实施例中，存储器件包括衬底以及处于所述衬底上的一个或多个外围器件。所述外围器件还包括与所述一个或多个外围器件电耦合的一个或多个互连层以及设置在所述一个或多个互连层之上的半导体层。在所述半导体层上方设置具有交替的导体和绝缘体层的堆叠层。多个结构竖直延伸穿过所述堆叠层。所述存储器件还包括与所述多个结构中的第一组电耦合的第一组导电线以及与所述多个结构中的不同于所述第一组的第二组电耦合的第二组导电线。所述第一组导电线与所述多个结构的一端竖直隔开一定距离，并且所述第二组导电线与所述多个结构的相对端竖直隔开一定距离。
在一些实施例中，一种存储器件包括衬底、设置在所述衬底的第一表面上的电介质材料、设置在所述电介质材料上的半导体层、以及设置在所述半导体层上的具有交替的导体和绝缘体层的堆叠层。所述存储器件还包括竖直延伸穿过所述堆叠层的多个结构。所述存储器件还包括与所述多个结构中的第一组电耦合的第一组导电线以及与所述多个结构中的不同于所述第一组的第二组电耦合的第二组导电线。所述第一组导电线与所述多个结构的一端竖直隔开一定距离，并且所述第二组导电线与所述多个结构的相对端竖直隔开一定距离。所述存储器还包括形成于所述衬底的第二表面上的一个或多个外围器件，所述第二表面与所述第一表面相对。
在一些实施例中，一种形成存储器件的方法包括在衬底上形成一个或多个外围器件以及在所述一个或多个外围器件之上形成一个或多个互连层。所述一个或多个互连层与所述一个或多个外围器件电耦合。所述方法还包括形成与所述一个或多个互连层电耦合的第一组导电线以及在所述第一组导电线之上形成半导体层。所述方法包括形成穿过所述半导体层的厚度的通孔，其中，所述通孔电耦合至所述第一组导电线。所述方法还包括在所述半导体层上形成具有交替的导体和绝缘体层的堆叠层。所述方法包括形成均竖直延伸通过所述堆叠层的多个结构。所述多个结构中的第一组使用通孔电耦合至所述第一组导电线。所述方法还包括在一端之上形成与所述多个结构竖直隔开一定距离的第二组导电线。所述第二组导电线电耦合至所述多个结构中的不同于所述第一组的第二组。
在一些实施例中，一种形成存储器件的方法包括在衬底的第一表面之上形成第一组导电线，所述第一组导电线被所述衬底的第一表面上的电介质层包围。所述方法还包括在所述第一组导电线之上形成半导体层，以及形成穿过所述半导体层的厚度的通孔。所述通孔电耦合至所述第一组导电线。所述方法还包括在所述半导体层上形成具有交替的导体和绝缘体层的堆叠层。所述方法包括形成均竖直延伸通过所述堆叠层的多个结构。所述多个结构中的第一组使用通孔电耦合至所述第一组导电线。所述方法还包括在一端之上形成与所述多个结构竖直隔开一定距离的第二组导电线。所述第二组导电线电耦合至所述多个结构中的不同于所述第一组的第二组。所述方法还包括在所述衬底的与所述第一表面相对的第二表面上形成一个或多个外围器件。
对特定实施例的上述说明因此将完全揭示本公开的一般性质，使得他人能够通过运用本领域技术范围内的知识容易地对这种特定实施例进行修改和/或调整以用于各种应用，而不需要过度实验，并且不脱离本公开的一般概念。因此，基于本文呈现的教导和指导，这种调整和修改旨在处于所公开的实施例的等同物的含义和范围内。应当理解，本文中的措辞或术语是用于说明的目的，而不是为了进行限制，从而本说明书的术语或措辞将由技术人员按照所述教导和指导进行解释。
上文已经借助于功能构建块描述了本公开的实施例，功能构建块例示了指定功能及其关系的实施方式。在本文中出于方便描述的目的任意地限定了这些功能构建块的边界。可以限定替代的边界，只要适当执行指定的功能及其关系即可。
发明内容和摘要部分可以阐述发明人所设想的本公开的一个或多个示例性实施例，但未必是所有示例性实施例，并且因此，并非旨在通过任何方式限制本公开和所附权利要求。
本公开的广度和范围不应受任何上述示例性实施例的限制，并且应当仅根据以下权利要求书及其等同物来进行限定。

Claims (40)

1.一种存储器件，包括：
衬底；
形成于所述衬底上的一个或多个外围器件；
一个或多个互连层，其设置在所述一个或多个外围器件上方并且与所述一个或多个外围器件电耦合；
设置在所述一个或多个互连层之上的半导体层；
设置在所述半导体层上方的具有交替的导体和绝缘体层的堆叠层；
竖直延伸通过所述堆叠层的多个结构；
与所述多个结构中的第一组并且与所述一个或多个互连层电耦合的第一组导电线，所述第一组导电线与所述多个结构的一端竖直隔开一定距离；以及
与所述多个结构中的不同于所述第一组的第二组电耦合的第二组导电线，所述第二组导电线与所述多个结构的相对端竖直隔开一定距离，其中，所述第一组导电线包括多个导电线，所述第二组导电线包括多个导电线。
2.根据权利要求1所述的存储器件，进一步包括一个或多个第二互连层，所述一个或多个第二互连层电耦合至所述第二组导电线。
3.根据权利要求2所述的存储器件，其中，所述一个或多个第二互连层包括被配置为提供与外部器件的电连接的导电焊盘。
4.根据权利要求1所述的存储器件，其中，所述多个结构包括NAND存储器串。
5.根据权利要求4所述的存储器件，其中，所述NAND串均包括包围芯绝缘材料的多个层，其中，所述多个层包括阻挡层、存储层、隧道层和沟道层。
6.根据权利要求4所述的存储器件，其中，所述多个结构中的所述第一组包括所述NAND存储器串中的第一组，并且所述多个结构中的所述第二组包括所述NAND存储器串中的第二组。
7.根据权利要求4所述的存储器件，其中，所述多个结构包括导电触点。
8.根据权利要求7所述的存储器件，其中，所述多个结构中的所述第一组仅包括所述NAND存储器串，并且所述多个结构中的所述第二组仅包括所述导电触点。
9.根据权利要求1所述的存储器件，其中，所述第一组导电线位于所述半导体层的与所述第二组导电线相对的一侧上。
10.根据权利要求1所述的存储器件，进一步包括延伸通过所述半导体层的厚度的通孔，其中，所述通孔电接触所述第一组导电线以及所述多个结构中的所述第一组。
11.一种存储器件，包括：
衬底；
设置在所述衬底的第一表面上的电介质材料；
设置在所述电介质材料上的半导体层；
设置在所述半导体层上的具有交替的导体和绝缘体层的堆叠层；
竖直延伸通过所述堆叠层的多个结构；
与所述多个结构中的第一组电耦合的第一组导电线，所述第一组导电线与所述多个结构的一端竖直隔开一定距离；以及
与所述多个结构中的不同于所述第一组的第二组电耦合的第二组导电线，所述第二组导电线与所述多个结构的相对端竖直隔开一定距离；以及
形成于所述衬底的第二表面上的一个或多个外围器件，所述第二表面与所述第一表面相对，其中，所述第一组导电线包括多个导电线，所述第二组导电线包括多个导电线。
12.根据权利要求11所述的存储器件，其中，所述多个结构包括一个或多个NAND存储器串。
13.根据权利要求12所述的存储器件，其中，所述一个或多个NAND存储器串均包括包围芯绝缘材料的多个层，其中，所述多个层包括阻挡层、存储层、隧道层和沟道层。
14.根据权利要求12所述的存储器件，其中，所述多个结构中的所述第一组包括包括所述NAND存储器串中的第一组，并且所述多个结构中的所述第二组包括所述NAND存储器串中的第二组。
15.根据权利要求12所述的存储器件，其中，所述多个结构包括一个或多个导电触点。
16.根据权利要求15所述的存储器件，其中，所述多个结构中的所述第一组仅包括所述NAND存储器串，并且所述多个结构中的所述第二组仅包括所述导电触点。
17.根据权利要求11所述的存储器件，其中，所述第一组导电线位于所述半导体层的与所述第二组导电线相对的一侧上。
18.根据权利要求17所述的存储器件，其中，所述第一组导电线设置在所述电介质材料中。
19.根据权利要求11所述的存储器件，进一步包括耦合至所述一个或多个外围器件的一个或多个互连层。
20.根据权利要求19所述的存储器件，进一步包括延伸通过所述衬底的厚度的通孔，其中，所述通孔电接触所述第一组导电线以及所述一个或多个互连层。
21.根据权利要求19所述的存储器件，其中，所述一个或多个互连层包括被配置为提供与外部器件的电连接的导电焊盘。
22.一种用于形成存储器件的方法，包括：
在衬底上形成一个或多个外围器件；
在所述一个或多个外围器件之上形成一个或多个互连层，所述一个或多个互连层与所述一个或多个外围器件电耦合；
形成与所述一个或多个互连层电耦合的第一组导电线；
在所述第一组导电线之上形成半导体层；
形成穿过所述半导体层的厚度的通孔，所述通孔电耦合至所述第一组导电线；
在所述半导体层上形成具有交替的导体和绝缘体层的堆叠层；
形成均竖直延伸通过所述堆叠层的多个结构，其中，所述多个结构中的第一组使用所述通孔电耦合至所述第一组导电线；以及
在一端之上形成与所述多个结构竖直隔开一定距离的第二组导电线，所述第二组导电线电耦合至所述多个结构中的不同于所述第一组的第二组，其中，所述第一组导电线包括多个导电线，所述第二组导电线包括多个导电线。
23.根据权利要求22所述的方法，进一步包括在所述第二组导电线之上形成一个或多个第二互连层，所述一个或多个第二互连层电耦合至所述第二组导电线。
24.根据权利要求23所述的方法，进一步包括沿所述存储器件的顶表面形成一个或多个导电焊盘，所述一个或多个导电焊盘电耦合至所述一个或多个第二互连层。
25.根据权利要求22所述的方法，其中，形成所述多个结构包括形成多个NAND串，其中，形成所述多个NAND串包括：
沉积包括阻挡层、存储层、隧道层和沟道层的多个存储器层；以及
沉积芯绝缘体材料。
26.根据权利要求25所述的方法，其中，形成所述多个结构包括将所述多个结构中的所述第一组仅形成为所述NAND串。
27.根据权利要求25所述的方法，其中，形成所述多个结构包括将所述多个结构中的所述第一组形成为所述NAND串中的第一组，并且将所述多个结构中的所述第二组形成为不同于所述NAND串中的第一组的所述NAND串中的第二组。
28.根据权利要求22所述的方法，其中，形成所述多个结构包括形成多个导电触点。
29.根据权利要求28所述的方法，其中，形成所述多个结构包括将所述多个结构中的所述第二组仅形成为所述导电触点。
30.一种用于形成存储器件的方法，包括：
在衬底的第一表面之上形成第一组导电线，所述第一组导电线被所述衬底的所述第一表面上的电介质层包围；
在所述第一组导电线之上形成半导体层；
形成穿过所述半导体层的厚度的通孔，所述通孔电耦合至所述第一组导电线；
在所述半导体层上形成具有交替的导体和绝缘体层的堆叠层；
形成均竖直延伸通过所述堆叠层的多个结构，其中，所述多个结构中的第一组使用所述通孔电耦合至所述第一组导电线；
在一端之上形成与所述多个结构竖直隔开一定距离的第二组导电线，所述第二组导电线电耦合至所述多个结构中的不同于所述第一组的第二组；以及
在所述衬底的与所述第一表面相对的第二表面上形成一个或多个外围器件。
31.根据权利要求30所述的方法，进一步包括在所述一个或多个外围器件之上形成一个或多个第一互连层，所述一个或多个第一互连层使用穿过所述衬底的厚度的通孔与所述一个或多个外围器件电耦合并与所述第一组导电线电耦合。
32.根据权利要求31所述的方法，进一步包括沿所述存储器件的表面形成一个或多个导电焊盘，所述一个或多个导电焊盘电耦合至所述一个或多个第一互连层。
33.根据权利要求30所述的方法，进一步包括在所述第二组导电线之上形成一个或多个第二互连层，所述一个或多个第二互连层电耦合至所述第一组导电线。
34.根据权利要求33所述的方法，进一步包括沿所述存储器件的表面形成一个或多个导电焊盘，所述一个或多个导电焊盘电耦合至所述一个或多个第二互连层。
35.根据权利要求30所述的方法，进一步包括在形成所述一个或多个外围器件之前对所述衬底的厚度进行减薄。
36.根据权利要求30所述的方法，其中，形成所述多个结构包括形成多个NAND串，其中，形成所述多个NAND串包括：
沉积包括阻挡层、存储层、隧道层和沟道层的多个存储器层；以及
沉积芯绝缘体材料。
37.根据权利要求36所述的方法，其中，形成所述多个结构包括将所述多个结构中的所述第一组仅形成为所述NAND串。
38.根据权利要求36所述的方法，其中，形成所述多个结构包括将所述多个结构中的所述第一组形成为所述NAND串中的第一组，并且将所述多个结构中的所述第二组形成为不同于所述NAND串中的第一组的所述NAND串中的第二组。
39.根据权利要求30所述的方法，其中，形成所述多个结构包括形成多个导电触点。
40.根据权利要求39所述的方法，其中，形成所述多个结构包括将所述多个结构中的所述第二组仅形成为所述导电触点。
CN201880001811.XA 2018-09-10 2018-09-10 使用梳状路由结构以减少金属线装载的存储器件 Active CN109417077B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2018/104834 WO2020051737A1 (en) 2018-09-10 2018-09-10 Memory device using comb-like routing structure for reduced metal line loading

Publications (2)

Publication Number Publication Date
CN109417077A CN109417077A (zh) 2019-03-01
CN109417077B true CN109417077B (zh) 2019-10-18

Family

ID=65462652

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880001811.XA Active CN109417077B (zh) 2018-09-10 2018-09-10 使用梳状路由结构以减少金属线装载的存储器件

Country Status (4)

Country Link
US (3) US10762965B2 (zh)
CN (1) CN109417077B (zh)
TW (1) TWI694594B (zh)
WO (1) WO2020051737A1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10840205B2 (en) 2017-09-24 2020-11-17 Invensas Bonding Technologies, Inc. Chemical mechanical polishing for hybrid bonding
US11056348B2 (en) 2018-04-05 2021-07-06 Invensas Bonding Technologies, Inc. Bonding surfaces for microelectronics
US11393779B2 (en) 2018-06-13 2022-07-19 Invensas Bonding Technologies, Inc. Large metal pads over TSV
KR20210009426A (ko) 2018-06-13 2021-01-26 인벤사스 본딩 테크놀로지스 인코포레이티드 패드로서의 ｔｓｖ
US11011494B2 (en) 2018-08-31 2021-05-18 Invensas Bonding Technologies, Inc. Layer structures for making direct metal-to-metal bonds at low temperatures in microelectronics
CN109417073B (zh) * 2018-09-10 2019-12-06 长江存储科技有限责任公司 使用梳状路由结构以减少金属线装载的存储器件
CN109417077B (zh) 2018-09-10 2019-10-18 长江存储科技有限责任公司 使用梳状路由结构以减少金属线装载的存储器件
US11158573B2 (en) 2018-10-22 2021-10-26 Invensas Bonding Technologies, Inc. Interconnect structures
WO2021016804A1 (zh) * 2019-07-29 2021-02-04 中国科学院微电子研究所 三维存储器及其制作方法
CN111771282B (zh) * 2020-05-22 2021-08-03 长江存储科技有限责任公司 存储器件及其形成方法
US11342332B2 (en) * 2020-06-23 2022-05-24 Winbond Electronics Corp. Memory structure and manufacturing method therefor
TWI719927B (zh) * 2020-08-20 2021-02-21 旺宏電子股份有限公司 記憶體裝置
CN111952318A (zh) * 2020-08-20 2020-11-17 长江存储科技有限责任公司 三维存储器及其制造方法
US11289130B2 (en) 2020-08-20 2022-03-29 Macronix International Co., Ltd. Memory device
JP2022051289A (ja) * 2020-09-18 2022-03-31 キオクシア株式会社 半導体記憶装置
CN115295555A (zh) * 2020-10-09 2022-11-04 长江存储科技有限责任公司 存储器件及其制造方法
US11264357B1 (en) 2020-10-20 2022-03-01 Invensas Corporation Mixed exposure for large die
KR20220098963A (ko) * 2021-01-05 2022-07-12 에스케이하이닉스 주식회사 반도체장치 및 그 제조 방법
WO2022204844A1 (en) * 2021-03-29 2022-10-06 Yangtze Memory Technologies Co., Ltd. Ladder annealing process for increasing polysilicon grain size in semiconductor device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107658317A (zh) * 2017-09-15 2018-02-02 长江存储科技有限责任公司 一种半导体装置及其制备方法
CN107658315A (zh) * 2017-08-21 2018-02-02 长江存储科技有限责任公司 半导体装置及其制备方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5283960B2 (ja) * 2008-04-23 2013-09-04 株式会社東芝 三次元積層不揮発性半導体メモリ
JP2009272565A (ja) * 2008-05-09 2009-11-19 Toshiba Corp 半導体記憶装置、及びその製造方法
KR101489458B1 (ko) * 2009-02-02 2015-02-06 삼성전자주식회사 3차원 반도체 소자
JP2012146861A (ja) * 2011-01-13 2012-08-02 Toshiba Corp 半導体記憶装置
CN103137625B (zh) * 2011-11-23 2016-05-04 中国科学院微电子研究所 三维层叠存储器及其制造方法
CN103295966B (zh) * 2012-02-24 2016-01-27 旺宏电子股份有限公司 形成三维非易失存储单元阵列的方法
KR20160124294A (ko) * 2015-04-16 2016-10-27 삼성전자주식회사 주변 영역 상에 적층된 셀 영역을 갖는 반도체 소자 및 그의 제조방법
US10134737B2 (en) * 2015-12-29 2018-11-20 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device with reduced-resistance interconnect
CN106876401B (zh) 2017-03-07 2018-10-30 长江存储科技有限责任公司 存储器件的形成方法
JP2019161059A (ja) * 2018-03-14 2019-09-19 東芝メモリ株式会社 半導体記憶装置
CN109417077B (zh) 2018-09-10 2019-10-18 长江存储科技有限责任公司 使用梳状路由结构以减少金属线装载的存储器件

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107658315A (zh) * 2017-08-21 2018-02-02 长江存储科技有限责任公司 半导体装置及其制备方法
CN107658317A (zh) * 2017-09-15 2018-02-02 长江存储科技有限责任公司 一种半导体装置及其制备方法

Also Published As

Publication number Publication date
WO2020051737A1 (en) 2020-03-19
US10762965B2 (en) 2020-09-01
CN109417077A (zh) 2019-03-01
TW202011576A (zh) 2020-03-16
TWI694594B (zh) 2020-05-21
US11024384B2 (en) 2021-06-01
US20210272632A1 (en) 2021-09-02
US20200082886A1 (en) 2020-03-12
US11443807B2 (en) 2022-09-13
US20200335167A1 (en) 2020-10-22

Similar Documents

Publication Publication Date Title
CN109417077B (zh) 使用梳状路由结构以减少金属线装载的存储器件
CN109417073A (zh) 使用梳状路由结构以减少金属线装载的存储器件
US11765898B2 (en) Stacked connections in 3D memory and methods of making the same
CN109155320B (zh) 三维存储器件的嵌入式焊盘结构及其制造方法
TWI707459B (zh) 用於形成三維記憶體元件的方法
TWI701813B (zh) 立體記憶體元件
CN110192269A (zh) 三维nand存储器件与多个功能芯片的集成
CN109417075A (zh) 多堆叠层三维存储器件
TWI740571B (zh) 立體記憶體元件
CN106057804A (zh) 半导体器件
WO2020029115A1 (en) Memory device and forming method thereof
CN106206595A (zh) 半导体器件及其制造方法
CN109643643A (zh) 键合存储器件及其制造方法
TW202021094A (zh) 立體記憶體件及其製造方法
TW202145528A (zh) 3d記憶體裝置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant