CN109273837A

CN109273837A - 一种实现天线与电路嵌套连接的结构

Info

Publication number: CN109273837A
Application number: CN201811022560.1A
Authority: CN
Inventors: 朱华; 李秀萍
Original assignee: Beijing University of Posts and Telecommunications
Current assignee: Beijing University of Posts and Telecommunications
Priority date: 2018-09-03
Filing date: 2018-09-03
Publication date: 2019-01-25

Abstract

本发明公开了一种实现天线与电路嵌套连接的结构，包括抑制表面波天线、芯片电路以及共面波导焊盘：抑制表面波天线包括馈电探针以及由下到上分层设置的硅基衬底、金属地板、介质层、辐射贴片；辐射贴片上设置有短路同心环且短路同心环与辐射贴片同心设置，辐射贴片通过短路同心环与金属地板连接；位于短路同心环内部的辐射贴片部分设置有开槽，用于放置芯片电路；馈电探针的一端与辐射贴片连接；共面波导焊盘包括设置在金属地板上的接地板，以及与馈电探针的另一端连接的信号线。

Description

一种实现天线与电路嵌套连接的结构

技术领域

本发明涉及天线技术领域，特别是指一种实现天线与电路嵌套连接的结构。

背景技术

随着人们对于电磁波谱的不断探索，毫米波/太赫兹(0.1THz-10THz)由于其频谱资源丰富、波长短、干扰小、能够实现Gbps上的数据传输速率，可有效地解决无线接入中所面临的诸多问题，在宽带无线通信、成像系统等方面中有着广泛的应用前景。随着固态电子技术的进步，毫米波/太赫兹芯片电路也逐渐发展起来，通过集成电子器件，从微波信号上变频到毫米波/太赫兹成为实现低成本、高集成度毫米波/太赫兹系统的最佳途径。

近十几年来，常用的毫米波/太赫兹频段的工艺有硅基工艺(CMOS/BiCMOS)、低温陶瓷工艺(LTCC)、封装工艺。但是这些工艺的介质存在高介质损耗和高介电常数，导致天线产生较大表面波，使天线带宽窄、辐射效率低(<10％)和增益低(小于-10dBi)、辐射波瓣减小。其次，由于毫米波/太赫兹波长较短，天线的尺寸可以与芯片尺寸比拟，因此，可以将天线和芯片电路共同集成在一起，但存在着天线与芯片电路连接损耗大、耦合相互影响等问题。目前在毫米波/太赫兹天线抑制表面的主要方法为在硅基介质开槽、在片天线表面加载介质和加载超材料，但是这些方法都引入更加复杂的结构和加工工艺。

发明内容

有鉴于此，本发明实施例的目的在于提出一种实现天线与电路嵌套连接的结构，能够克服毫米波/太赫兹天线工艺设计中由高介电常数引起的表面波损耗和与芯片电路集成中存在连接损耗和相互影响的问题，且具有结构简单、抑制表面波天线增益高以及芯片电路集成的优点。

基于上述目的本发明实施例提供的一种实现天线与电路嵌套连接的结构，包括抑制表面波天线、芯片电路以及共面波导焊盘：

所述抑制表面波天线包括馈电探针以及由下到上分层设置的硅基衬底、金属地板、介质层、辐射贴片；所述辐射贴片上设置有短路同心环且所述短路同心环与所述辐射贴片同心设置，所述辐射贴片通过所述短路同心环与所述金属地板连接；位于所述短路同心环内部的所述辐射贴片部分设置有开槽，用于放置所述芯片电路；所述馈电探针的一端与所述辐射贴片连接；

所述共面波导焊盘包括设置在所述金属地板上的接地板，以及与所述馈电探针的另一端连接的信号线。

可选的，所述短路同心环包括多个均匀排布的金属柱，多个所述金属柱的排布呈矩形。

可选的，所述金属柱的直径为1.2μm，相邻两个所述金属柱的距离为1.2μm。

可选的，所述辐射贴片为矩形辐射贴片，且所述辐射贴片小于所述金属地板的面积。

可选的，所述开槽沿所述短路同心环的边缘设置，且所述开槽为矩形、正方形或正六边形。

可选的，所述馈电探针包括微带线以及探针，所述微带线设置于所述辐射贴片与所述介质层之间，所述微带线的一端通过所述探针与所述辐射贴片连接，另一端与所述信号线连接。

可选的，所述信号线的下表面设置在所述金属地板上，上表面与所述辐射贴片处于同一水平面。

可选的，所述接地板的数量为两个且分别设置在所述信号线的两侧，所述接地板的下表面设置在所述金属地板上，上表面与所述辐射贴片处于同一水平面。

可选的，所述金属地板的宽度小于二分之一波导波长。

可选的，所述连接结构适用于硅基工艺、低温陶瓷工艺以及封装工艺。

从上面所述可以看出，本发明实施例提供的一种实现天线与电路嵌套连接的结构，能够克服毫米波/太赫兹天线工艺设计中由高介电常数引起的表面波损耗和与芯片电路集成中存在连接损耗和相互影响的问题，采用短路同心环结构在辐射贴片与金属地板之间引入电流形成等效电感，等效电感减少了介质层的电容从而减小了等效介电常数，抑制了天线的表面波，提高了天线增益；在短路同心环内部的部分辐射贴片被挖去形成开槽，开槽内放置芯片电路，从而实现了天线的小型化；短路同心环和金属地板之间形成了金属腔，用于实现抑制表面波天线与芯片电路隔离；且短路同心环能为芯片电路提供有效接的接地连接，实现抑制表面波天线和芯片电路的集约性。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例一种实现天线与电路嵌套连接的结构的立体图；

图2为本发明实施例一种实现天线与电路嵌套连接的结构的俯视图；

图3为本发明实施例一种实现天线与电路嵌套连接的结构的剖面图；

图4为本发明实施例一种实现天线与电路嵌套连接的结构的S参数图；

图5为本发明实施例一种实现天线与电路嵌套连接的结构的增益图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。

需要说明的是，本发明实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称非相同的实体或者非相同的参量，可见“第一”“第二”仅为了表述的方便，不应理解为对本发明实施例的限定，后续实施例对此不再一一说明。

图1为本发明实施例一种实现天线与电路嵌套连接的结构的立体图；图2为本发明实施例一种实现天线与电路嵌套连接的结构的俯视图；图3为本发明实施例一种实现天线与电路嵌套连接的结构的剖面图。

本发明实施例提供的一种实现天线与电路嵌套连接的结构，包括抑制表面波天线、芯片电路12以及共面波导焊盘：所述抑制表面波天线包括馈电探针以及由下到上分层设置的硅基衬底7、金属地板4、介质层11、辐射贴片1；所述辐射贴片1上设置有短路同心环且所述短路同心环与所述辐射贴片1同心设置，使得短路同心环与辐射贴片1具有同一中心原点以形成同心环，所述辐射贴片1通过所述短路同心环与所述金属地板4连接；位于所述短路同心环内部的所述辐射贴片1部分设置有开槽5，用于放置所述芯片电路12；所述馈电探针的一端与所述辐射贴片1连接；所述共面波导焊盘包括设置在所述金属地板4上的接地板9，以及与所述馈电探针的另一端连接的信号线8。

可选的，介质层11为二氧化硅(SiO₂)绝缘介质层。

在本发明实施例所述实现天线与电路嵌套连接的结构，能够克服毫米波/太赫兹天线工艺设计中由高介电常数引起的表面波损耗和与芯片电路集成中存在连接损耗和相互影响的问题，采用短路同心环结构在辐射贴片1与金属地板4之间引入电流形成等效电感，等效电感减少了介质层11的电容从而减小了等效介电常数，抑制了天线的表面波，提高了天线增益；在短路同心环内部的部分辐射贴片1被挖去形成开槽5，开槽5内放置芯片电路12，从而实现了天线的小型化；短路同心环和金属地板4之间形成了金属腔，用于实现抑制表面波天线与芯片电路12隔离；且短路同心环能为芯片电路12提供有效接的接地连接，实现抑制表面波天线和芯片电路12的集约性。

在本发明的一些实施例中，所述短路同心环由加载于辐射贴片1与金属地板4之间且均匀排布的多个金属柱2构成，多个所述金属柱2的排布呈矩形，即所述短路同心环为矩形。所述开槽5也为矩形槽。可选的，所述金属柱的直径为1.2μm，相邻两个所述金属柱的距离为1.2μm。短路同心环通过金属柱在辐射贴片与地板见引入电流，形成等效电感。等效电感减少了介质层的电容从而减小了等效电常数，抑制了天线的表面波，提高抑制表面波天线的增益和效率。同时，芯片电路12通过连接线与金属柱2连接，使得短路同心环能为芯片电路12提供有效接的接地连接，实现抑制表面波天线和芯片电路集约性。

在本发明的另一些实施例中，所述辐射贴片1为矩形辐射贴片，且所述辐射贴片1小于所述金属地板4的面积。可选的，所述开槽5沿所述短路同心环的边缘设置，且所述开槽5也可以为正方形、正六边形或其他可选的形状。

在一些实施例中，所述馈电探针包括微带线6以及探3针，所述微带线6设置于所述辐射贴片1与所述介质层11之间，所述微带线6的一端通过所述探针3与所述辐射贴片1连接，另一端与所述信号线8连接。

可选的，所述信号线8为矩形块状结构，且信号线8的下表面设置在所述金属地板4上，上表面与所述辐射贴片1处于同一水平面。

可选的，所述接地板9的数量为两个且分别设置在所述信号线的两侧，接地板9为矩形块状结构，所述接地板9的下表面设置在所述金属地板4上，上表面与所述辐射贴片1处于同一水平面。

可选的，所述金属地板的宽度小于二分之一波导波长。

在另一些实施例中，所述连接结构适用于硅基工艺(CMOS/BiCMOS)、低温陶瓷工艺(LTCC)以及封装工艺等多种毫米波/太赫兹天线加工工艺。

在一个具体的实施例中，本发明所述天线采用BiCMOS的工艺，该工艺包括八层金属层、八层SiO2绝缘介质层和硅基衬底，八层SiO2绝缘介质层构成BiCMOS介质层，金属层和绝缘介质层交替叠加，硅基衬底6位于八层金属层、八层SiO2绝缘介质层的底部，辐射贴片1为BiCMOS工艺的顶层金属。微带线3位于BiCMOS工艺的从上之下的第五层金属，探针3穿过绝缘介质1～4层连接矩形辐射贴片1和微带线6。金属地板4为BiCMOS工艺的底层金属。两个接地板9分别位于信号线8左右两侧。信号线8与微带线6连接，且信号线8由第5层金属延伸到顶层金属，接地板9由底层金属延伸到顶层金属，信号线8与接地板9、10位于同平面以方便使用。

参照图4、图5所示，本发明所述实现天线与电路嵌套连接的结构工作在254～271GHz频段。在267GHz的增益为1.8dBi，效率为30％。

所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本公开的范围(包括权利要求)被限于这些例子；在本发明的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，步骤可以以任意顺序实现，并存在如上所述的本发明的不同方面的许多其它变化，为了简明它们没有在细节中提供。

本发明的实施例旨在涵盖落入所附权利要求的宽泛范围之内的所有这样的替换、修改和变型。因此，凡在本发明的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims

1.一种实现天线与电路嵌套连接的结构，其特征在于，包括抑制表面波天线、芯片电路以及共面波导焊盘：

2.根据权利要求1所述的结构，其特征在于，所述短路同心环包括多个均匀排布的金属柱，多个所述金属柱的排布呈矩形。

3.根据权利要求2所述的结构，其特征在于，所述金属柱的直径为1.2μm，相邻两个所述金属柱的距离为1.2μm。

4.根据权利要求1所述的结构，其特征在于，所述辐射贴片为矩形辐射贴片，且所述辐射贴片小于所述金属地板的面积。

5.根据权利要求1所述的结构，其特征在于，所述开槽沿所述短路同心环的边缘设置，且所述开槽为矩形、正方形或正六边形。

6.根据权利要求1所述的结构，其特征在于，所述馈电探针包括微带线以及探针，所述微带线设置于所述辐射贴片与所述介质层之间，所述微带线的一端通过所述探针与所述辐射贴片连接，另一端与所述信号线连接。

7.根据权利要求1所述的结构，其特征在于，所述信号线的下表面设置在所述金属地板上，上表面与所述辐射贴片处于同一水平面。

8.根据权利要求1所述的结构，其特征在于，所述接地板的数量为两个且分别设置在所述信号线的两侧，所述接地板的下表面设置在所述金属地板上，上表面与所述辐射贴片处于同一水平面。

9.根据权利要求1所述的结构，其特征在于，所述金属地板的宽度小于二分之一波导波长。

10.根据权利要求1-9任意一项所述的结构，其特征在于，所述连接结构适用于硅基工艺、低温陶瓷工艺以及封装工艺。