CN108878297A - 芯片封装结构及其制备方法 - Google Patents
芯片封装结构及其制备方法 Download PDFInfo
- Publication number
- CN108878297A CN108878297A CN201810805579.7A CN201810805579A CN108878297A CN 108878297 A CN108878297 A CN 108878297A CN 201810805579 A CN201810805579 A CN 201810805579A CN 108878297 A CN108878297 A CN 108878297A
- Authority
- CN
- China
- Prior art keywords
- chip
- conductive
- pin
- layer
- dao
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 60
- 238000002360 preparation method Methods 0.000 title claims abstract description 19
- 238000011068 loading method Methods 0.000 claims abstract description 27
- 239000010410 layer Substances 0.000 claims description 91
- 239000012790 adhesive layer Substances 0.000 claims description 5
- 239000004020 conductor Substances 0.000 claims description 3
- 230000008901 benefit Effects 0.000 abstract description 3
- 238000005538 encapsulation Methods 0.000 abstract description 3
- 239000002184 metal Substances 0.000 description 14
- 229910052751 metal Inorganic materials 0.000 description 14
- 238000000034 method Methods 0.000 description 10
- 239000005022 packaging material Substances 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 230000017525 heat dissipation Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000003466 welding Methods 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000004744 fabric Substances 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000007800 oxidant agent Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 230000007306 turnover Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 229910001868 water Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/43—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
本发明提供一种芯片封装结构及其制备方法，芯片封装结构包括：一引线框架，所述引线框架具有至少一基岛及至少一引脚；至少一芯片，设置在所述基岛上，每一芯片的背面与所述基岛的承载面连接，每一芯片的有源面上设置有多个与芯片的焊垫连接的导电凸块；至少一导电柱，设置在所述引脚上表面；至少一重布线层，分别与所述导电凸块及所述导电柱连接，以将所述芯片的焊垫连接至所述引脚。本发明的优点在于，本发明芯片封装结构通过基岛散热，所述芯片通过导电凸块、重布线层及导电柱连接与引脚，具有高导热性能及良好的导电性能，适应大功率和高导热高导电需求的芯片封装及模块化封装，能够极大优化芯片封装的导电导热性能，有效提升芯片的使用性能。
Description
技术领域
本发明涉及半导体封装领域，尤其涉及一种芯片封装结构及其制备方法。
背景技术
在IC封装行业中，引线键合技术(Wire Bonding,简称WB)采用金属线实现芯片与外露管脚连接导通，其缺点在于，封装体在电性能方面受限于金属线自身的直径和长度，芯片的导电性能较差。
芯片倒装焊技术(Flip Chip Bonding Technology，简称FC)是一种将芯片连接至承载器的封装技术，其主要是利用面阵列的方式，将多个芯片垫配置于芯片的有源表面上，并在芯片垫上形成凸块，接着将芯片翻面之后，再经由这些凸块，将芯片的这些芯片垫分别电及结构性连接至承载器上的接点。由于芯片倒装焊技术可适用于高脚数的芯片封装结构，并同时具有缩小芯片封装面积及缩短信号传输路径等诸多优点，使得芯片倒装焊技术目前已经广泛地应用于高阶的芯片封装领域。其缺点在于，由于芯片是通过凸块或者重布线层等方式与外露的引脚连接，中间有塑封层的填充和隔离，使得芯片的导热性能较差。
因此，发展一种具有良好导电性能及导热性能的封装结构具有重大意义。
发明内容
本发明所要解决的技术问题是，提供一种芯片封装结构及其制备方法，其能够具有高导热性能及良好的导电性能，适应大功率和高导热高导电需求的芯片封装及模块化封装，能够极大优化芯片封装的导电导热性能，有效提升芯片的使用性能。
为了解决上述问题，本发明提供了一种芯片封装结构，包括：一引线框架，所述引线框架具有至少一基岛及至少一引脚；至少一芯片，设置在所述基岛上，每一芯片的背面与所述基岛的承载面连接，每一芯片的有源面上设置有多个与芯片的焊垫连接的导电凸块；至少一导电柱，设置在所述引脚上表面；至少一重布线层，分别与所述导电凸块及所述导电柱连接，以将所述芯片的焊垫连接至所述引脚。
在一实施例中，所述芯片与所述基岛的承载面通过导电导热粘结剂层连接。
在一实施例中，所述基岛为导电基岛。
在一实施例中，所述基岛与承载面相对的背面设置有外管脚。
在一实施例中，相邻的重布线层之间通过导电块连接。
本发明还提供一种芯片封装结构的制备方法，包括如下步骤：提供一引线框架，所述引线框架具有至少一基岛及至少一引脚；提供至少一芯片，在每一芯片的有源面上形成导电凸块，所述导电凸块与每一芯片的焊垫连接；形成一导电柱，所述导电柱设置在所述引脚上表面；将所述芯片焊接在所述基岛的承载面上，所述芯片的有源面向上，与所述有源面相对的背面与所述基岛的承载面连接；形成塑封体，并暴露出导电凸块的上表面及导电柱的上表面；或者在形成导电柱步骤之前，将芯片焊接在所述基岛的承载面上；再进行塑封步骤，形成塑封体，并暴露出引脚上表面及导电凸块的上表面；塑封步骤之后，在引脚的上表面形成导电柱，所述导电柱的上表面暴露于塑封体；形成至少一重布线层并塑封，所述重布线层分别与所述导电凸块及所述导电柱连接，以将所述芯片的焊垫连接至所述引脚，形成芯片封装结构。
在一实施例中，所述基岛与承载面相对的背面设置有外管脚。
在一实施例中，在芯片焊接在所述基岛的承载面上后进行塑封的情况下，在所述塑封体的表面形成通孔，所述通孔暴露处引脚的上表面，在通孔内填充导电材料，以形成导电柱，所述导电柱的上表面暴露于塑封体。
在一实施例中，形成多层重布线层的步骤包括：形成一第一重布线层，所述第一重布线层与所述导电凸块及部分导电柱连接；塑封所述第一重布线层，并暴露出部分第一重布线层；在塑封体上形成一第二重布线层，所述第二重布线层通过至少一导电块与所述第一重布线层的暴露处及部分导电柱连接；以此类推，形成多个重布线层，以使每一导电凸块与一所述引脚连接。
在一实施例中，所述引线框架还包括一支撑层，所述支撑层设置在所述引线框架的背面，在塑封重布线层步骤之后，还包括一去除所述支撑层的步骤。
本发明的优点在于，本发明芯片封装结构通过基岛散热，所述芯片通过导电凸块、重布线层及导电柱连接与引脚，具有高导热性能及良好的导电性能，适应大功率和高导热高导电需求的芯片封装及模块化封装，能够极大优化芯片封装的导电导热性能，有效提升芯片的使用性能。
附图说明
图1是本发明芯片封装结构的第一实施例的示意图；
图2是本发明芯片封装结构的第二实施例的示意图；
图3A～图3H是本发明制备方法的一实施例的工艺流程图；
图4是本发明制备方法的另一实施例的一流程图；
图5A～图5C是本发明制备方法的另一实施例的一流程图；
图6A～图6C是本发明制备方法的另一实施例的一流程图。
具体实施方式
下面结合附图对本发明提供的芯片封装结构及其制备方法的具体实施方式做详细说明。
本发明提供一种芯片封装结构。图1是本发明芯片封装结构的第一实施例的示意图。请参阅图1，所述芯片封装结构包括：一引线框架1、至少一芯片2、至少一导电柱3及至少一重布线层4。
所述引线框架1具有至少一基岛10及至少一引脚11。在本实施例中，示意性地绘示出一个基岛10及两个引脚11，所述两个引脚11分别位于基岛10的两侧。
其中，在本实施例中，在所述基岛10的背面，即与所述基岛10的承载面相反的一面，设置有一外管脚12，在所述引脚11的下表面也设置有外管脚12，所述外管脚12用于与外部结构电连接。当然，在其他实施例中，也可以仅在基岛10的背面设置外管脚12。
进一步，所述基岛10为导电基岛，例如铜基岛，所述引脚11为导电引脚，例如铜引脚。
所述芯片2设置在所述基岛10上。本发明对所述芯片2的数量不进行限定，可根据实际使用进行选择。在本实施例中，所述芯片2的数量为一个。
每一芯片2的背面与所述基岛10的承载面连接，所述芯片2的背面可通过导电导热粘结剂层20与所述基岛10的承载面连接。所述导电导热粘结剂层的材料包括但不限于胶水、金属或金属混合物，例如银浆等。所述芯片2的背面与所述基岛10的承载面连接，增大了所述芯片2的散热面积，提高了所述芯片2的散热性能。
每一芯片2的有源面上设置有多个与芯片2的焊垫(附图中未绘示)连接的导电凸块21。所述导电凸块21可采用金属材料制成，例如，铜材料。与传统的金属引线相比，所述导电凸块21增大了所述焊垫与外界连接的面积，提高了芯片的导电性能。
所述导电柱3设置在所述引脚11上表面。所述导电柱3包括但不限于金属导电柱。所述导电柱3与所述引脚11电导通。
所述重布线层4分别与所述导电凸块21及所述导电柱3连接，以将所述芯片2的焊垫连接至所述引脚11。在本实施例中，所述芯片封装结构包括一层重布线层，该层重布线层为图形化的导电层，将每一导电凸块21与一导电柱3连接，进而使得每一导电凸块21与一引脚11连接。所述芯片2通过导电凸块21、重布线层4、导电柱3与所述引脚11实现电连接，其能够避免现有的金属引线连接所带来的导电性能不佳的缺点。
进一步，所述芯片封装结构还包括一塑封体5，所述塑封体5塑封所述引线框架1、芯片2、导电柱3及重布线层4。所述塑封体5采用本领域常规的材料制成。
本发明还提供一种芯片封装结构的第二实施例。图2是本发明芯片封装结构第二实施例的示意图。请参阅图2，本实施例与第一实施例的区别在于，所述芯片封装结构包括两层重布线层4，即第一重布线层40及第二重布线层41。所述第一重布线层40与导电凸块21及部分导电柱3连接，所述第二重布线层41与第一重布线层40及部分导电柱3连接，进而实现每一所述导电凸块21与引脚11的电连接连接。所述第一重布线层40及所述第二重布线层41均图形化，以实现连接。其中，相邻的重布线层之间通过导电块42连接，例如，所述第一重布线层40与所述第二重布线层41之间通过导电块42连接。所述导电块42包括但不限于金属块。在本发明其他实施例中，所述重布线层4可根据需要设置多个，采用相同的方法即可形成多层重布线层。
其中，在该第二实施例中，所述基岛10的背面及所述引脚11的背面并未设置外管脚，所述基岛的背面及所述引脚的背面直接作为外管脚使用。
本发明还提供一种芯片封装结构的制备方法。所述制备方法包括如下步骤：
请参阅图3A，提供一引线框架1，所述引线框架1具有至少一基岛10及至少一引脚11。在本实施例中，示意性地绘示出一个基岛10及两个引脚11，所述两个引脚11分别位于基岛10的两侧。其中，在本实施例中，所述引线框架1还包括一支撑层13，所述支撑层13设置在所述引线框架1的背面，用于支撑所述引线框架1。在另一实施例中，如图4所示，所述基岛10与承载面相对的背面设置有外管脚12，所述引脚11的背面也设置有外管脚12，所述支撑层13设置在所述外管脚12之外。其中，所述引线框架1的形成方法可以为，在支撑层13上形成金属层，图形化所述金属层，形成引线框架，其中，可以形成多层图形化图层，从而可形成由多层金属层形成的引线框架，其中一层可作为基岛及引脚，其中另一层可作为外管角。
请参阅图3B，提供至少一芯片2。在每一芯片2的有源面上形成导电凸块21，所述导电凸块21每一芯片2的焊垫(附图中未绘示)连接。在本实施例中，所述芯片2的数量为一个。所述导电凸块21可采用金属材料制成，例如，铜材料。
请参阅图3C，形成一导电柱3，所述导电柱3设置在所述引脚11上表面。在本实施例中，在所述引脚11的表面形成导电柱3，其中，所述导电柱3的形成可采用图形化金属层的方法形成，其为现有技术，不再赘述。所述导电柱2包括但不限于金属导电柱。所述导电柱3与所述引脚11电导通。
请参阅图3D，将所述芯片2焊接在所述基岛10的承载面上。所述芯片2的有源面向上，与所述有源面相对的背面与所述基岛10的承载面连接，即所述芯片2设置有导电凸块21的一面向上。所述芯片2通过导电导热粘结剂层20与所述基岛10的承载面连接。所述导电导热粘结剂层的材料包括但不限于胶水、金属或金属混合物，例如银浆等。所述芯片2的背面与所述基岛10的承载面连接，增大了所述芯片2的散热面积，提高了所述芯片2的散热性能。
请参阅图3E，形成塑封体50，并暴露出导电凸块21的上表面及导电柱3的上表面。其中，在塑封时，塑封料可覆盖所述导电凸块21的上表面及导电柱3的上表面，在塑封完成后，可采用研磨或蚀刻的方法去除所述导电凸块21的上表面及导电柱3的上表面的塑封料，进而使得导电凸块21的上表面及导电柱3的上表面暴露于所述塑封体50。或者，在塑封时，所述塑封料直接不覆盖所述导电凸块21的上表面及导电柱3的上表面，从而省略了研磨或蚀刻的步骤。
在本发明制备方法的另一实施例中，在图3B所示的提供一芯片的步骤之后，请参阅图5A，将所述芯片2焊接在所述基岛10的承载面上；请参阅图5B，进行塑封，形成塑封体50，并暴露出引脚11上表面及导电凸块21的上表面；请参阅图5C，在引脚11的上表面形成导电柱3，所述导电柱3的上表面暴露于所述塑封体50。其中，形成图5C所示的结构，可采用如下方法：在所述塑封体的表面形成通孔，所述通孔暴露出引脚的上表面，在通孔内填充导电材料，以形成导电柱，所述导电柱的上表面暴露于塑封体。
请继续参阅图3F，形成至少一重布线层。在本实施例中，形成一层重布线层4。所述重布线层4图形化，其分别与导电凸块21及导电柱3连接，从而将芯片的焊垫与引脚11电连接。所述重布线层4的形成方法包括但不限于采用图形化金属层的方法。
请参阅图3G，塑封。在该步骤中，采用塑封料51将所述重布线层4塑封，形成所述芯片封装结构。所述塑封方法为本领域的常规方法。
在其他实施例中，可以形成多层重布线层。则形成多重布线层的步骤包括：请参阅图6A，在形成塑封体50之后，形成一第一重布线层40，所述第一重布线层40与所述导电凸块21及部分导电柱3连接，形成所述第一重布线层40的步骤与上述形成重布线层的步骤相同，上文已经描述，此处不再赘述；请参阅图6B，塑封，并且在塑封体60上形成一第二重布线层41，所述第二重布线层41通过至少一导电块42与所述第一重布线层40及部分导电柱3连接，进而使每一导电凸块42均与引脚11连接；请参阅图6C，采用塑封料70塑封所述第二重布线层41，形成本发明芯片封装结构。在其他实施例中，以此类推，形成多个重布线层，以使每一导电凸块21与一所述引脚11连接。
请参阅图3H，在塑封步骤之后，还包括一去除所述支撑层13的步骤，至此，形成本发明芯片封装结构。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (10)
1.一种芯片封装结构，其特征在于，包括：
一引线框架，所述引线框架具有至少一基岛及至少一引脚；
至少一芯片，设置在所述基岛上，每一芯片的背面与所述基岛的承载面连接，每一芯片的有源面上设置有多个与芯片的焊垫连接的导电凸块；
至少一导电柱，设置在所述引脚上表面；
至少一重布线层，分别与所述导电凸块及所述导电柱连接，以将所述芯片的焊垫连接至所述引脚。
2.根据权利要求1所述的芯片封装结构，其特征在于，所述芯片与所述基岛的承载面通过导电导热粘结剂层连接。
3.根据权利要求1所述的芯片封装结构，其特征在于，所述基岛为导电基岛。
4.根据权利要求1所述的芯片封装结构，其特征在于，所述基岛与承载面相对的背面设置有外管脚。
5.根据权利要求1所述的芯片封装结构，其特征在于，相邻的重布线层之间通过导电块连接。
6.一种芯片封装结构的制备方法，其特征在于，包括如下步骤：
提供一引线框架，所述引线框架具有至少一基岛及至少一引脚；
提供至少一芯片，在每一芯片的有源面上形成导电凸块，所述导电凸块与每一芯片的焊垫连接；
形成一导电柱，所述导电柱设置在所述引脚上表面；
将所述芯片焊接在所述基岛的承载面上，所述芯片的有源面向上，与所述有源面相对的背面与所述基岛的承载面连接；
形成塑封体，并暴露出导电凸块的上表面及导电柱的上表面；或者
在形成导电柱步骤之前，将芯片焊接在所述基岛的承载面上；再进行塑封步骤，形成塑封体，并暴露出引脚上表面及导电凸块的上表面；塑封步骤之后，在引脚的上表面形成导电柱，所述导电柱的上表面暴露于塑封体；
形成至少一重布线层并塑封，所述重布线层分别与所述导电凸块及所述导电柱连接，以将所述芯片的焊垫连接至所述引脚，形成芯片封装结构。
7.根据权利要求6所述的芯片封装结构的制备方法，其特征在于，所述基岛与承载面相对的背面设置有外管脚。
8.根据权利要求6所述的芯片封装结构的制备方法，其特征在于，在芯片焊接在所述基岛的承载面上后进行塑封的情况下，在所述塑封体的表面形成通孔，所述通孔暴露处引脚的上表面，在通孔内填充导电材料，以形成导电柱，所述导电柱的上表面暴露于塑封体。
9.根据权利要求6所述的芯片封装结构的制备方法，其特征在于，形成多层重布线层的步骤包括：
形成一第一重布线层，所述第一重布线层与所述导电凸块及部分导电柱连接；
塑封所述第一重布线层，并暴露出部分第一重布线层；
在塑封体上形成一第二重布线层，所述第二重布线层通过至少一导电块与所述第一重布线层的暴露处及部分导电柱连接；
以此类推，形成多个重布线层，以使每一导电凸块与一所述引脚连接。
10.根据权利要求6所述的芯片封装结构的制备方法，其特征在于，所述引线框架还包括一支撑层，所述支撑层设置在所述引线框架的背面，在塑封重布线层步骤之后，还包括一去除所述支撑层的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810805579.7A CN108878297A (zh) | 2018-07-20 | 2018-07-20 | 芯片封装结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810805579.7A CN108878297A (zh) | 2018-07-20 | 2018-07-20 | 芯片封装结构及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108878297A true CN108878297A (zh) | 2018-11-23 |
Family
ID=64303816
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810805579.7A Pending CN108878297A (zh) | 2018-07-20 | 2018-07-20 | 芯片封装结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108878297A (zh) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110581079A (zh) * | 2019-09-23 | 2019-12-17 | 合肥矽迈微电子科技有限公司 | 扇出型芯片封装方法及扇出型芯片封装体 |
| CN110993579A (zh) * | 2019-11-25 | 2020-04-10 | 南京矽力杰半导体技术有限公司 | 电源模块的封装结构 |
| CN111211096A (zh) * | 2020-01-10 | 2020-05-29 | 珠海格力电器股份有限公司 | 一种芯片模块封装结构和封装方法 |
| CN111755340A (zh) * | 2020-06-30 | 2020-10-09 | 矽磐微电子(重庆)有限公司 | 半导体封装方法及半导体封装结构 |
| CN112309998A (zh) * | 2019-07-30 | 2021-02-02 | 华为技术有限公司 | 封装器件及其制备方法、电子设备 |
| CN112992835A (zh) * | 2019-12-17 | 2021-06-18 | 珠海格力电器股份有限公司 | 半导体装置及其制备方法 |
| US11189555B2 (en) | 2019-01-30 | 2021-11-30 | Delta Electronics, Inc. | Chip packaging with multilayer conductive circuit |
| WO2022021800A1 (zh) * | 2020-07-31 | 2022-02-03 | 矽磐微电子(重庆)有限公司 | 半导体封装方法及半导体封装结构 |
| CN115547852A (zh) * | 2022-12-01 | 2022-12-30 | 合肥矽迈微电子科技有限公司 | 一种高功率芯片的半成品结构、器件及其封装工艺 |
| CN115841995A (zh) * | 2023-02-13 | 2023-03-24 | 徐州致能半导体有限公司 | 一种封装结构及封装方法 |
| CN115985783A (zh) * | 2023-03-20 | 2023-04-18 | 合肥矽迈微电子科技有限公司 | 一种mosfet芯片的封装结构和工艺 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104779220A (zh) * | 2015-03-27 | 2015-07-15 | 矽力杰半导体技术(杭州)有限公司 | 一种芯片封装结构及其制造方法 |
| US20160163629A1 (en) * | 2014-12-03 | 2016-06-09 | Phoenix Pioneer Technology Co., Ltd | Semiconductor package and method of fabricating the same |
| CN208608186U (zh) * | 2018-07-20 | 2019-03-15 | 合肥矽迈微电子科技有限公司 | 芯片封装结构 |
-
2018
- 2018-07-20 CN CN201810805579.7A patent/CN108878297A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20160163629A1 (en) * | 2014-12-03 | 2016-06-09 | Phoenix Pioneer Technology Co., Ltd | Semiconductor package and method of fabricating the same |
| CN104779220A (zh) * | 2015-03-27 | 2015-07-15 | 矽力杰半导体技术(杭州)有限公司 | 一种芯片封装结构及其制造方法 |
| CN208608186U (zh) * | 2018-07-20 | 2019-03-15 | 合肥矽迈微电子科技有限公司 | 芯片封装结构 |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11189555B2 (en) | 2019-01-30 | 2021-11-30 | Delta Electronics, Inc. | Chip packaging with multilayer conductive circuit |
| CN112309998A (zh) * | 2019-07-30 | 2021-02-02 | 华为技术有限公司 | 封装器件及其制备方法、电子设备 |
| CN110581079B (zh) * | 2019-09-23 | 2021-09-03 | 合肥矽迈微电子科技有限公司 | 扇出型芯片封装方法及扇出型芯片封装体 |
| CN110581079A (zh) * | 2019-09-23 | 2019-12-17 | 合肥矽迈微电子科技有限公司 | 扇出型芯片封装方法及扇出型芯片封装体 |
| US11887942B2 (en) | 2019-11-25 | 2024-01-30 | Hefei Silergy Semiconductor Technology Co., Ltd. | Package structure for power supply module |
| CN110993579A (zh) * | 2019-11-25 | 2020-04-10 | 南京矽力杰半导体技术有限公司 | 电源模块的封装结构 |
| CN112992835A (zh) * | 2019-12-17 | 2021-06-18 | 珠海格力电器股份有限公司 | 半导体装置及其制备方法 |
| CN112992835B (zh) * | 2019-12-17 | 2022-08-30 | 珠海格力电器股份有限公司 | 半导体装置及其制备方法 |
| CN111211096A (zh) * | 2020-01-10 | 2020-05-29 | 珠海格力电器股份有限公司 | 一种芯片模块封装结构和封装方法 |
| CN111755340A (zh) * | 2020-06-30 | 2020-10-09 | 矽磐微电子(重庆)有限公司 | 半导体封装方法及半导体封装结构 |
| WO2022021800A1 (zh) * | 2020-07-31 | 2022-02-03 | 矽磐微电子(重庆)有限公司 | 半导体封装方法及半导体封装结构 |
| CN115547852B (zh) * | 2022-12-01 | 2023-03-07 | 合肥矽迈微电子科技有限公司 | 一种高功率芯片的半成品结构、器件及其封装工艺 |
| CN115547852A (zh) * | 2022-12-01 | 2022-12-30 | 合肥矽迈微电子科技有限公司 | 一种高功率芯片的半成品结构、器件及其封装工艺 |
| CN115841995A (zh) * | 2023-02-13 | 2023-03-24 | 徐州致能半导体有限公司 | 一种封装结构及封装方法 |
| CN115841995B (zh) * | 2023-02-13 | 2023-07-14 | 徐州致能半导体有限公司 | 一种封装结构及封装方法 |
| CN115985783A (zh) * | 2023-03-20 | 2023-04-18 | 合肥矽迈微电子科技有限公司 | 一种mosfet芯片的封装结构和工艺 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108878297A (zh) | 芯片封装结构及其制备方法 | |
| CN110197793A (zh) | 一种芯片及封装方法 | |
| TWI236721B (en) | Leadframe for leadless flip-chip package and method for manufacturing the same | |
| TW504798B (en) | Process for making fine pitch connections between devices and structure made by the process | |
| TWI473218B (zh) | 穿孔中介板及其製法與封裝基板及其製法 | |
| TW519861B (en) | Packaging substrate for electronic elements and electronic device having packaged structure | |
| CN102244061A (zh) | Low-k芯片封装结构 | |
| CN208608186U (zh) | 芯片封装结构 | |
| CN101740539B (zh) | 四方平面无导脚封装单元及其制法和其导线架 | |
| TW200908261A (en) | Apparatus for connecting integrated circuit chip to power and ground circuits | |
| CN103337486B (zh) | 半导体封装构造及其制造方法 | |
| CN205881952U (zh) | Led模组 | |
| CN208889645U (zh) | 高导电低阻值的芯片封装结构 | |
| CN102194707B (zh) | 制造半导体结构的方法 | |
| TW201010049A (en) | Package-on-package assembly and method for manufacturing substrate thereof | |
| CN102244021B (zh) | Low-k芯片封装方法 | |
| TWI296839B (en) | A package structure with enhancing layer and manufaturing the same | |
| CN208045486U (zh) | 晶圆级芯片封装结构 | |
| TW200845322A (en) | Package structure and manufacturing method thereof | |
| CN115966564A (zh) | 一种改善散热的芯片封装结构及其制备方法 | |
| CN109065515A (zh) | 高导电低阻值的芯片封装结构及其制备方法 | |
| CN206672917U (zh) | 一种电力电子器件的板级埋入封装结构 | |
| CN206789535U (zh) | 一种电力电子器件的扇出型封装结构 | |
| KR20040037561A (ko) | 반도체패키지 | |
| KR101354750B1 (ko) | 반도체 디바이스 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB03 | Change of inventor or designer information |
Inventor after: Tan Xiaochun Inventor after: Zhang Guangyao Inventor after: Lu Peiliang Inventor before: Tan Xiaochun Inventor before: Zhang Guangyao Inventor before: Lu Peiliang |
|
| CB03 | Change of inventor or designer information | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20181123 |
|
| RJ01 | Rejection of invention patent application after publication |