Nothing Special   »   [go: up one dir, main page]

CN108878285B - 蚀刻方法 - Google Patents

蚀刻方法 Download PDF

Info

Publication number
CN108878285B
CN108878285B CN201810448503.3A CN201810448503A CN108878285B CN 108878285 B CN108878285 B CN 108878285B CN 201810448503 A CN201810448503 A CN 201810448503A CN 108878285 B CN108878285 B CN 108878285B
Authority
CN
China
Prior art keywords
gas
region
layer
plasma
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810448503.3A
Other languages
English (en)
Other versions
CN108878285A (zh
Inventor
熊仓翔
田端雅弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2018044678A external-priority patent/JP7071850B2/ja
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN108878285A publication Critical patent/CN108878285A/zh
Application granted granted Critical
Publication of CN108878285B publication Critical patent/CN108878285B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0475—Changing the shape of the semiconductor body, e.g. forming recesses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N15/00—Thermoelectric devices without a junction of dissimilar materials; Thermomagnetic devices, e.g. using the Nernst-Ettingshausen effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供一种对具有包含碳化硅的第一区域和与第一区域相接的包含氮化硅的第二区域的被处理体进行蚀刻的蚀刻方法，该蚀刻方法通过反复实施以下流程，将第一区域按每个原子层来除去，从而蚀刻该第一区域，其中，在上述流程中，生成含氮的第一气体的等离子体，在第一区域的露出面的原子层形成包含该等离子体所含的离子的混合层，生成含氟的第二气体的等离子体，通过该等离子体所含的自由基除去混合层。由此，在对包含碳化硅的被处理体的蚀刻中能够适当地提高选择比。

Description

蚀刻方法
技术领域
本发明的实施方式涉及一种对被处理体进行蚀刻的蚀刻方法。
背景技术
等离子体蚀刻作为一种使用等离子体处理装置进行的被处理体的等离子体处理而被人们所知。等离子体蚀刻所使用的抗蚀剂掩模通过光刻技术形成，形成于被蚀刻层的图案的极限尺寸依赖于通过光刻技术形成的抗蚀剂掩模的分辨率。但是，抗蚀剂掩模的分辨率存在分辨限度。对电子器件的高集成化的要求越来越高，要求形成比抗蚀剂掩模的分辨限度小的尺寸的图案。例如对SiC(碳化硅)的被处理体进行的蚀刻的技术公开在专利文献1、2和非专利文献1中。在专利文献1公开了使用CCl2F2和Ar的混合气体来对SiC进行反应性离子束蚀刻的蚀刻方法。在专利文献2公开了使用含SF6气体的气体对SiC进行蚀刻的方法。在非专利文献1公开了使用包含CF4气体、SF6气体、N2气体的混合气体来对SiC进行蚀刻的技术。
现有技术文献
专利文献
专利文献1：日本特开平07-193044号公报
专利文献2：日本特开平11-72606号公报
非专利文献
非专利文献1：“Reactive Ion Etching of 6H-SiC in SF6/02and CF4/02withN2 Additive for Device Fabrication”，R.Wolf and R.Helbig，J.Electrochem.Soc.，Vol.143，No.3，March 1996。
发明内容
发明要解决的技术问题
在由于与近年来的电子器件的高集成化相伴的精细化而使被处理体上的图案形成不断发展的情况下，要求高精度的最小线宽(CD：Critical Dimension)的控制。在对SiC层垂直地设置细孔缝隙的情况下，存在为了获得与掩模的选择比而使用Cl2类气体或者HBr类气体的情况，但是，金属部分有可能被Cl2类气体或者HBr类气体腐蚀。在使用NF3类气体的情况下，能够抑制金属部分的腐蚀，但是，导致选择比的降低。虽然存在通过使用堆积性的含碳的气体来获得与掩模的选择比的情况，但是，因含碳的气体而产生的堆积物有可能引起细孔缝隙的开口的堵塞。因此，期望在对含碳化硅的被处理体进行蚀刻的情况下能够适当地提高选择比的技术。
用于解决技术问题的技术方案
在一个方式中，提供一种对被处理体进行的蚀刻方法，该被处理体包括第一区域和与该第一区域相接的第二区域，该蚀刻方法具有包括以下步骤的流程：第一步骤，在收纳被处理体的等离子体处理装置的处理容器内生成第一气体的等离子体，在第一区域的露出面的原子层形成包含该第一气体的等离子体所含的离子的混合层；第二步骤，在实施了第一步骤之后，对处理容器内的空间进行吹扫；第三步骤，在实施了第二步骤之后，在处理容器内生成第二气体的等离子体，通过该第二气体的等离子体所含的自由基来除去混合层；和第四步骤，在实施了第三步骤之后，对处理容器内的空间进行吹扫，通过反复实施流程，将第一区域按每个原子层来除去，从而蚀刻该第一区域，第一区域包含碳化硅，第二区域包含氮化硅，第一气体包含氮，第二气体包含氟。
在上述方法中，首先，包含碳化硅(SiC)的第一区域的露出面，能够通过使包含氮化硅(SiN)的第二区域与第一区域相接来由第二区域划定。对于包含碳化硅的第一区域的露出面，在反复实施的流程的第一步骤中，通过包含氮的第一气体的等离子体形成含有氮离子的混合层。然后，在该流程的第三步骤中，由第一步骤形成的混合层MX使用包含氟的第二气体的等离子体所含的自由基来除去，但是对包含氮化硅的第二区域的蚀刻被充分抑制。由此，在使用包含氮的第一气体的第一步骤中，混合层高精度地沿着第一区域的露出面的平面形状而形成，在使用包含氟的第二气体的第三步骤中，仅该混合层被从第一区域除去。因此，能够避免对第二区域的蚀刻和在处于第一区域的露出面的上方的第二区域的侧面等发生的堆积物的形成，并且能够在第一区域的露出面的平面形状被高精度地维持的状态下对第一区域进行蚀刻。能够不依赖于第一区域的露出面的平面形状而均匀地对第一区域进行蚀刻。并且，通过反复实施包含这样的第一步骤和第三步骤的流程，能够在第一区域的露出面的平面形状被高精度地维持的状态下，不依赖于第一区域的露出面的平面形状而均匀地对第一区域进行蚀刻，直至达到所期望的深度。另外，第一气体和第二气体均不是Cl2类气体和HBr类气体，所以能够避免对金属部分的腐蚀。
在一个实施方式中，在第一步骤，对第一气体的等离子体施加偏置电压，在第一区域的露出面的原子层形成包含离子的混合层。由于对第一气体的等离子体施加偏置电压，因此能够将该等离子体所含的离子(氮原子的离子)对第一区域的露出面各向异性地供给。因此，形成在第一区域的露出面的混合层，能够形成为从第一区域的露出面上观看时与第一区域的露出面的平面形状(开口TR的形状)高精度地一致的形状。
在一个实施方式中，第一气体是N2气体或者包含N2气体和O2气体的混合气体。由此能够实现包含氮的第一气体。
在一个实施方式中，第二气体是包含NF3气体、H2气体、O2气体和Ar气体的混合气体。由此能够实现包含氟的第二气体。
在一个实施方式中，提供一种在处理容器中对被处理体进行蚀刻的蚀刻方法。该被处理体具有包含SiC的第一区域和包含Ti、TiN、TiOX、W、WC、Hf、HfOX、Zr、ZrOX、Ta、SiO2、Si、SiGe、Ge或Ru的第二区域(X为正数)。该蚀刻方法具有包括以下步骤的流程：生成包含氮的第一气体的等离子体，在第一区域形成包含该第一气体的等离子体所含的离子的混合层的步骤；和在实施了形成混合层的步骤之后，在处理容器内生成包含氟的第二气体的等离子体，除去混合层的步骤，通过反复实施流程，来将第一区域除去。
在一个实施方式中，还包括在形成混合层的步骤与除去混合层的步骤之间，或在除去混合层的步骤之后，对处理容器内的空间进行吹扫的步骤。
在一个实施方式中，第一气体包含N2气体、NH3气体、NO气体、NO2气体中的至少一种气体，第二气体包含NF3气体、SF6气体、CF4气体中的至少一种气体。
在一个实施方式中，第一气体还包含O2气体、CO2气体、CO气体、NO气体、NO2气体中的至少一种气体。
在一个实施方式中，第二气体还包含H2气体、D2气体、NH3气体、O2气体、CO2气体、CO气体、NO气体、NO2气体中的至少一种气体。
在一个实施方式中，提供一种蚀刻方法。该蚀刻方法具有：准备具有由第一材料构成的第一区域和包含与第一材料不同的材料的第二区域的被处理体的步骤；使被处理体暴露于氮的等离子体中，在第一区域形成包含氮的层的步骤；和在形成层的步骤之后，使被处理体暴露于氟的等离子体中，除去包含氮的层的步骤，通过反复实施形成层的步骤和除去层的步骤，来将第一区域除去
发明效果
如以上说明，能够提供一种在对包含碳化硅的被处理体进行蚀刻的情况下适当地提高选择比的技术。
附图说明
图1是表示一实施方式的方法的流程图。
图2是表示等离子体处理装置的一个例子的图。
图3包括(a)部分、(b)部分、(c)部分和(d)部分，是表示图1所示的各步骤的实施前和实施后的被处理体的状态的一个例子的截面图。
图4是表示图1所示的方法的实施中的对被蚀刻层的蚀刻量和形成于被蚀刻层的混合层的厚度的变化的图。
图5包括(a)部分、(b)部分和(c)部分，是表示图1所示的方法中的蚀刻的原理的图。
图6是表示通过实施图1所示的方法而得到的结果的一个例子的图。
图7是用来说明将一个实施方式的方法之外的其它方式的方法应用于被处理体的情况的图。
附图标记说明
10…等离子体处理装置；120…气体供给部；121…气体导入口；122…气体供给源；123…气体供给配管；124…质量流量控制器；126…开闭阀；12e…排气口；134…晶片搬出搬入口；136…闸阀；14…支承部；140…高频天线；142A…内侧天线元件；142B…外侧天线元件；144…夹持体；150A…高频电源；150B…高频电源；160…屏蔽部件、162A…内侧屏蔽壁；162B…外侧屏蔽壁；164A…内侧屏蔽板；164B…外侧屏蔽板；168A…致动器；168B…致动器；18a…第一板；18b…第二板；192…处理容器；194…板状电介质；22…直流电源；23…开关；24…制冷剂流路；26a…配管；26b…配管；28…气体供给路径；46…沉积物屏蔽件；48…排气板；50…排气装置；52…排气管；64…高频电源；68…匹配器；ARa…区域；ARb…区域；CD1…状态；CD2…状态；Cnt…控制部；EL…被蚀刻层；EL1…被蚀刻层；ESC…静电吸盘；FR…聚焦环；G1…图线；G2…图线；G3…图线；G4…图线；HP…加热器电源、HT…加热器；LE…下部电极；MK…掩模；MK1…掩模；MT…方法；MX…混合层；PD…载置台；SF…表面；SF1…表面；Sp…处理空间；SQ…流程；TH…值；TM…时刻；TR…开口；W…晶片。
具体实施方式
以下，参照附图详细说明各种实施方式。此外，在各附图中对相同或相当的部分标注相同的附图标记。以下，参照图1，对能够使用等离子体处理装置10实施的蚀刻方法(方法MT)进行说明。图1是表示一个实施方式的方法(方法MT)的流程图。图1所示的一个实施方式的方法MT是处理被处理体(以下称为“晶片”)的方法。方法MT是晶片的蚀刻方法的一个例子。一个实施方式的方法MT中，能够使用单一等离子体处理装置(例如图2所示的等离子体处理装置10)实施一系列的步骤。
图2是表示一个实施方式的等离子体处理装置10的概要图。图2所示的等离子体处理装置10包括ICP(Inductively Coupled Plasma：电感耦合等离子体)型的等离子体源。等离子体处理装置10包括金属制(例如铝制)的形成为筒状(例如圆筒状)的处理容器192。处理容器192划分有用于进行等离子体处理的处理空间Sp。此外，处理容器192的形状不限于圆筒状。例如可以为方筒状(例如箱状)。另外，等离子体处理装置10的等离子体源不限于ICP型，例如可以为ECR型、CCP型或使用微波的类型等。
在处理容器192的底部设置有用于载置晶片W的载置台PD。载置台PD包括静电吸盘ESC、下部电极LE。下部电极LE包括第一板18a、第二板18b。处理容器192划分有处理空间Sp。
支承部14在处理容器192的内侧设置在处理容器192的底部上。支承部14例如具有大致圆筒状的形状。支承部14例如由绝缘材料构成。构成支承部14的绝缘材料可以如石英那样含氧。支承部14在处理容器192内从处理容器192的底部在铅垂方向延伸。
载置台PD设置在处理容器192内。载置台PD由支承部14支承。载置台PD在载置台PD的上表面保持晶片W。晶片W是被处理体。载置台PD包括下部电极LE和静电吸盘ESC。
下部电极LE包括第一板18a和第二板18b。第一板18a和第二板18b例如由铝等的金属构成。第一板18a和第二板18b具有例如大致圆盘状的形状。第二板18b设置在第一板18a上。第二板18b与第一板18a电连接。
静电吸盘ESC设置在第二板18b上。静电吸盘ESC具有在一对绝缘层之间或者一对绝缘片之间配置有导电膜的电极的构造。直流电源22经开关23与静电吸盘ESC的电极电连接。静电吸盘ESC通过由来自直流电源22的直流电压产生的静电力吸附晶片W。由此，静电吸盘ESC能够保持晶片W。
聚焦环FR以包围晶片W的边缘和静电吸盘ESC的方式配置在第二板18b的周缘部上。聚焦环FR是为了提高蚀刻的均匀性而设置的。聚焦环FR由根据蚀刻对象的膜的材料来适当选择的材料构成，例如可以由石英构成。
制冷剂流路24设置在第二板18b的内部。制冷剂流路24构成温度调节机构。在制冷剂流路24中，从设置于处理容器192的外部的制冷单元经由配管26a被供给制冷剂。被供给至制冷剂流路24的制冷剂再经由配管26b返回制冷单元。如上所述，在制冷剂流路24中，制冷剂以循环的方式供给。通过控制该制冷剂的温度，来控制由静电卡盘ESC支承的晶片W的温度。气体供给路径28将来自导热气体供给机构的导热气体例如He气体供给到静电吸盘ESC的上表面与晶片W的背面之间。
加热器HT是加热元件。加热器HT例如埋入第二板18b内。加热器电源HP与加热器HT连接。通过从加热器电源HP向加热器HT供给电力，能够调整载置台PD的温度，然后，能够调整载置在载置台PD上的晶片W的温度。此外，加热器HT可以内置在静电吸盘ESC中。
板状电介质194在载置台PD的上方与载置台PD相对配置。下部电极LE和板状电介质194彼此大致平行地设置。在板状电介质194与下部电极LE之间构成处理空间Sp。处理空间Sp是用于对晶片W进行等离子体处理的空间区域。
在等离子体处理装置10中，沿处理容器192的内壁可装卸地设置有沉积物屏蔽件46。沉积物屏蔽件46也设置于支承部14的外周。沉积物屏蔽件46用于防止在处理容器192附着蚀刻副产物(沉积物)，通过在铝材包覆Y2O3等的陶瓷而构成。沉积物屏蔽件除了Y2O3之外，例如也可以由如石英那样含氧的材料构成。
在处理容器192的底部侧且在支承部14与处理容器192的侧壁之间设置有排气板48。排气板48例如能够通过在铝材包覆Y2O3等的陶瓷而构成。在该排气板48的下方，对处理容器192设置有排气口12e。排气口12e经由排气管52与排气装置50连接。排气装置50具有涡轮分子泵等的真空泵，能够将处理容器192内的空间减压至期望的真空度。高频电源64是用于产生将离子引入到晶片W的第二高频电力即高频偏置电力的电源，产生400[kHz]～40.68[MHz]的范围内的频率例如13[MHz]的高频偏置电力。高频电源64经匹配器68与下部电极LE连接。匹配器68是用于使高频电源64的输出阻抗和负载侧(下部电极LE侧)的输入阻抗匹配的电路。
在处理容器192的顶壁部，由例如石英玻璃或陶瓷等构成的板状电介质194与载置台PD相对地设置。具体来讲，板状电介质194例如形成为圆板状，以将形成于处理容器192的顶壁部的开口封闭的方式气密地安装。处理空间Sp是利用等离子体源来产生等离子体的空间。处理空间Sp是载置晶片W的空间。
在处理容器192设置有供给后述的第一气体和第二气体的气体供给部120。气体供给部120向上述处理空间Sp供给第一气体和第二气体。在处理容器192的侧壁部形成有气体导入口121，气体导入口121经气体供给配管123与气体供给源122连接。在气体供给配管123的中途设置有控制第一气体和第二气体的流量的流量控制器(例如质量流量控制器124和开闭阀126)。根据这样的气体供给部120，从气体供给源122输出的第一气体和第二气体被质量流量控制器124控制为预定的流量，从气体导入口121向处理容器192的处理空间Sp供给。
此外，在图2中为了使说明简单，使用一个系统的气体路径来表示气体供给部120，但是，气体供给部120具有供给作为处理气体的多种气体(至少第一气体和第二气体)的结构。也就是说，气体供给部120具有能够使第一气体与第二气体不混合的配管和功能。另外，图2所示的气体供给部120作为一个例子具有从处理容器192的侧壁部供给气体的结构，但是，气体供给部120不限于图2所示的结构。例如，气体供给部120也可以具有从处理容器192的顶壁部供给气体的结构。在气体供给部120具有这样的结构的情况下，例如在板状电介质194的例如中央部形成气体导入口，能够从该气体导入口供给气体。
在处理容器192的底部，经排气管52连接有用于将处理容器192内的气氛排出的排气装置50。排气装置50例如由真空泵构成，能够使处理容器192内的压力成为预定的压力。
在处理容器192的侧壁部设置有晶片搬出搬入口134，在晶片搬出搬入口134设置有闸阀136。例如在搬入晶片W时，打开闸阀136，通过未图示的搬送臂等的搬送机构将晶片W载置到处理容器192内的载置台PD上之后，关闭闸阀136，开始晶片W的处理。
在处理容器192的顶壁部，在板状电介质194的上侧面(外侧面)设置有平面状的高频天线140和覆盖高频天线140的屏蔽部件160。一个实施方式中的高频天线140包括配置在板状电介质194的中央部的内侧天线元件142A和以包围内侧天线元件142A的外周的方式配置的外侧天线元件142B。内侧天线元件142A、外侧天线元件142B各自例如为铜、铝、不锈钢等的导体，具有涡旋线圈状的形状。
内侧天线元件142A、外侧天线元件142B均被多个夹持体144挟持而成为一体。夹持体144例如具有棒状的形状。夹持体144以从内侧天线元件142A的中央附近向外侧天线元件142B的外侧伸出的方式呈放射线状地配置。
屏蔽部件160包括内侧屏蔽壁162A和外侧屏蔽壁162B。内侧屏蔽壁162A以包围内侧天线元件142A的方式设置在内侧天线元件142A与外侧天线元件142B之间。外侧屏蔽壁162B以包围外侧天线元件142B的方式设置，具有筒状的形状。因此，板状电介质194的上侧面被分为内侧屏蔽壁162A的内侧的中央部(中央区域)和内侧屏蔽壁162A与外侧屏蔽壁162B之间的周缘部(周缘区域)。
在内侧天线元件142A上以封闭内侧屏蔽壁162A的开口的方式设置有圆板状的内侧屏蔽板164A。在外侧天线元件142B上以封闭内侧屏蔽壁162A与外侧屏蔽壁162B之间的开口的方式设置有圆环(甜甜圈)板状的外侧屏蔽板164B。
屏蔽部件160的形状不限于圆筒状。屏蔽部件160的形状例如可以为方筒状等的其它的形状，或者可以为与处理容器192的形状对应的形状。在此，处理容器192例如具有大致圆筒状的形状，所以与该圆筒形状相应地，屏蔽部件160也具有大致圆筒状的形状。处理容器192具有大致方筒状的形状的情况下，屏蔽部件160也具有大致方筒状的形状。
内侧天线元件142A、外侧天线元件142B各自分别与高频电源150A、高频电源150B各自连接。由此，能够对内侧天线元件142A、外侧天线元件142B分别施加相同频率或者不同频率的高频。例如从高频电源150A将例如27[MHz]等的频率的高频以预定的功率[W]供给到内侧天线元件142A时，可以通过形成在处理容器192内的感应磁场，使被导入到处理容器192内的气体激发，在晶片W上的中央部生成甜甜圈型的等离子体。另外，从高频电源150B将例如27[MHz]等的频率的高频以预定的功率[W]供给到外侧天线元件142B时，可以通过形成在处理容器192内的感应磁场，使被导入到处理容器192内的气体激发，在晶片W上的周缘部生成另一甜甜圈型的等离子体。从高频电源150A、高频电源150B各自输出的高频不限于上述频率，能够从高频电源150A、高频电源150B分别供给各种频率的高频。此外，需要与从高频电源150A、高频电源150B分别输出的高频相应地调整内侧天线元件142A、外侧天线元件142B的电气上的长度。对于内侧屏蔽板164A、外侧屏蔽板164B，能够通过致动器168A、致动器168B来分别调整高度。
控制部Cnt是具有处理器、存储部、输入装置、显示装置等的计算机，用于控制等离子体处理装置10的各部。具体来讲，控制部Cnt连接有质量流量控制器124、开闭阀126、排气装置50、高频电源150A、高频电源150B、高频电源64、匹配器68、加热器电源HP和制冷单元。
控制部Cnt按照基于输入的处理方案的程序来进行动作，发出控制信号。通过来自控制部Cnt的控制信号，至少能够控制从气体供给源122供给的气体的选择和流量、排气装置50的排气、来自高频电源150A、高频电源150B和高频电源64的电力供给、加热器电源HP的电力供给、来自制冷单元的制冷剂流量和制冷剂温度。此外，本说明书中公开的对被处理体进行的蚀刻方法(图1所示的方法MT)的各步骤，能够通过利用控制部Cnt的控制而使等离子体处理装置10的各部动作来实施。
返回图1，继续关于方法MT的说明。以下的说明中，与图1一起参照图2、图3、图4、图5进行说明。图3包括(a)部分、(b)部分、(c)部分和(d)部分，是表示图1所示的各步骤的实施前和实施后的被处理体的状态的一个例子的截面图。图4是表示图1所示的方法实施中的、对被蚀刻层的蚀刻量和形成在被蚀刻层的混合层的厚度的变化的图。图5是表示图1所示的方法中的蚀刻的原理的图。
通过方法MT处理的被处理体(晶片W)包括第一区域和与该第一区域相接的第二区域。第一区域包含SiC(碳化硅)。第二区域包含SiN(氮化硅)。在本实施方式的以下说明中，通过方法MT处理的晶片W的结构是图3的(a)部分中所示的结构，但是也存在具有其他结构的晶片W通过方法MT进行处理的情况。例如，图3的(a)部分所示的结构以外，能够应用SADP(Spacer Aligned Double Patterning，间隔排列双模式)技术的晶片W的结构、能够应用SAQP(Spacer Aligned Quadruple Patterning，间隔排列四模式)技术的晶片W的结构、能够应用自动调准(Self-Alignment)技术的晶片W的结构等，也能够用于通过方法MT进行处理的晶片W的结构。能够应用SADP技术的晶片W的结构等的上述任一结构均具有包含SiC的第一区域和包含SiN的第二区域，第一区域为方法MT的蚀刻的对象。
在一个实施方式中，步骤ST1中，准备图3的(a)部分所示的晶片W，晶片W收纳在等离子体处理装置10的处理容器192内，载置在静电吸盘ESC上。步骤ST1中，作为图2所示的晶片W准备了图3的(a)部分所示的上述晶片W后，实施流程SQ和步骤ST3的各步骤。在一个实施方式中，图3的(a)部分所示的晶片W包括未图示的支承基体、设置在该支承基体上的被蚀刻层EL(第一区域)、设置在被蚀刻层EL上(被蚀刻层EL的表面SF)的掩模MK(第二区域)、设置在掩模MK的开口TR。开口TR设置在掩模MK的表面。掩模MK具有从开口TR至被蚀刻层EL的表面SF的孔。开口TR经该孔使被蚀刻层EL露出。即，被蚀刻层EL的表面SF的一部分(被蚀刻层EL的露出面)通过开口TR而露出，是开口TR的内侧的底面。在一个实施方式中，被蚀刻层EL的材料包含SiC，掩模MK的材料包含SiN。
接着步骤ST1的流程SQ和步骤ST3的一系列的步骤是对被蚀刻层EL进行蚀刻的步骤。首先，将接着步骤ST1的流程SQ实施一次(单位循环)以上。流程SQ是通过与ALE(AtomicLayer Etching：原子层刻蚀)法同样的方法，与掩模MK的疏密无关地以高选择比且精细地对被蚀刻层EL中的没有被掩模MK覆盖的区域进行蚀刻的一系列的步骤，包括在流程SQ中依次实施的步骤ST2a(第一步骤)、步骤ST2b(第二步骤)、步骤ST2c(第三步骤)、步骤ST2d(第四步骤)。
在步骤ST2a中，在收纳晶片W的等离子体处理装置10的处理容器192内生成第一气体的等离子体，经由开口TR在被蚀刻层EL的表面SF(露出面)的原子层形成包含该第一气体的等离子体所含的离子的混合层MX。例如，在步骤ST2a中，利用高频电源64对第一气体的等离子体施加偏置电压，能够对被蚀刻层EL的表面SF的原子层形成包含第一气体的等离子体所含的离子的混合层MX。在步骤ST2a中，如图3的(b)部分所示，在晶片W载置在静电吸盘ESC上的状态下，向处理容器192内供给第一气体，生成该第一气体的等离子体。一个实施方式中，第一气体包含氮，具体来说包含N2气体。第一气体另外还可以是包含N2气体和O2气体的混合气体。图3的(b)部分所示的涂黑的圆(黑点)表示第一气体的等离子体所含的离子(氮原子的离子)。具体来说，从气体供给源122的多个气源中所选择的气源将包含N2气体的第一气体供给到处理容器192内。然后，从高频电源150A和高频电源150B供给高频电力，从高频电源64供给高频偏置电压，使排气装置50动作，由此将处理容器192内的处理空间Sp的气压设定为预定的值。这样一来，在处理容器192内生成第一气体的等离子体，第一气体的等离子体所含的离子(氮原子的离子)，因高频偏置电力而被向铅垂方向引入，经开口TR与被蚀刻层EL的表面SF接触，使得经开口TR露出的被蚀刻层EL的表面SF(露出面)被各向异性地改性。这样，在步骤ST2a中被蚀刻层EL的表面SF中的被各向异性地改性的部位成为混合层MX。
图5包括(a)部分、(b)部分和(c)部分，是表示图1所示的方法(流程SQ)中的蚀刻的原理的图。在图5中，空心的圆(白圈)表示构成被蚀刻层EL的原子(例如构成SiC原子)，涂黑的圆(黑点)表示第一气体的等离子体所含的离子(氮原子的离子)，由圆包围的“×”表示后述的第二气体的等离子体所含的自由基。如图5的(a)部分和图3的(b)部分所示，通过步骤ST2a，第一气体的等离子体所含的氮原子的离子(涂黑的圆(黑点))经开口TR被各向异性地供给到被蚀刻层EL的表面SF(露出面)的原子层。如上所述，通过步骤ST2a，包含构成被蚀刻层EL的原子和第一气体的氮原子的混合层MX形成于经由开口TR露出的被蚀刻层EL的表面SF(露出面)的原子层(参照图5的(a)部分和图3的(c)部分)。
如以上所示，第一气体包含N2气体，所以在步骤ST2a中，向被蚀刻层EL的表面SF的原子层供给氮原子，混合层MX能够形成于表面SF的原子层。
在接着步骤ST2a的步骤ST2b中，对处理容器192内的处理空间Sp进行吹扫。具体来讲，将步骤ST2a中被供给的第一气体排出。步骤ST2b中，作为吹扫气体可以将稀有气体(例如Ar气体等)等的不活泼气体供给到处理容器192。即，步骤ST2b的吹扫可以是使不活泼气体流到处理容器192内的气体吹扫或者利用抽真空进行的吹扫。
在接着步骤ST2b的步骤ST2c中，在处理容器192内生成第二气体的等离子体，通过使用该等离子体所含的自由基的化学蚀刻，来除去混合层MX。在步骤ST2c中，如图3的(c)部分所示，在步骤ST2a中形成混合层MX后的晶片W载置在静电吸盘ESC上的状态下，向处理容器192内供给第二气体，生成第二气体的等离子体。步骤ST2c中生成的第二气体的等离子体包含除去混合层MX的自由基。图3的(c)部分所示的由圆包围的“×”表示第二气体的等离子体所含的自由基。第二气体包含氟。第二气体例如是包含NF3气体和H2气体的混合气体，例如可以为包含NF3气体、H2气体、O2气体和Ar气体的混合气体。具体来讲，从气体供给源122的多个气源中选择的气源将上述的第二气体供给到处理容器192内，从高频电源150A和高频电源150B供给高频电力，使排气装置50动作，由此将处理容器192内的处理空间Sp的气压设定为预定的值。这样一来，在处理容器192内生成第二气体的等离子体。步骤ST2c中生成的第二气体的等离子体中的自由基经开口TR与被蚀刻层EL的表面SF的混合层MX接触。如图5的(b)部分所示，通过步骤ST2c，向形成在被蚀刻层EL的表面SF的混合层MX供给第二气体的原子的自由基，能够利用化学蚀刻将混合层MX从被蚀刻层EL除去。
如上所述，如图3的(d)部分所示，在步骤ST2c中，形成在被蚀刻层EL的表面SF的混合层MX因第二气体的等离子体所含的自由基而从被蚀刻层EL的表面SF被除去。
在接着步骤ST2c的步骤ST2d中，对处理容器192内的处理空间Sp进行吹扫。具体来讲，将在步骤ST2c中供给的第二气体排出。在步骤ST2d中，作为吹扫气体可以将稀有气体(例如Ar气体等)等的不活泼气体供给到处理容器192。即，步骤ST2d的吹扫可以是使不活泼气体流到处理容器192内的气体吹扫或者利用抽真空进行的吹扫。
在接着流程SQ的步骤ST3中，判断是否结束流程SQ的实施。具体来讲，步骤ST3中，判断流程SQ的实施次数是否达到预定的次数。流程SQ的实施次数的确定是确定对被蚀刻层EL的蚀刻量(因蚀刻而形成于被蚀刻层EL的槽的深度)。流程SQ可以反复实施，对被蚀刻层EL进行蚀刻直至对被蚀刻层EL的蚀刻量达到预定的值。伴随流程SQ的实施次数的增加，对被蚀刻层EL的蚀刻量也增加(几乎线形增加)。因此，能够决定流程SQ的实施次数，以使得实施一次(单位循环)流程SQ而蚀刻的被蚀刻层EL的厚度(一次的步骤ST2a中形成的混合层MX的厚度)与流程SQ的实施次数之积成为预定的值。
参照图4，说明流程SQ的实施中产生的对被蚀刻层EL的蚀刻量的变化和形成在被蚀刻层EL的混合层MX的厚度的变化。图4的图线G1表示在流程SQ的实施中产生的对被蚀刻层EL的蚀刻量(任意单位)的变化，图4的图线G2表示在流程SQ的实施中产生的形成在被蚀刻层EL的混合层MX的厚度(任意单位)的变化。图4的横轴表示流程SQ的实施中的时间，其中，步骤ST2b的实施时间和步骤ST2d的实施时间为了图示简化而省略。如图4所示，在一次(单位循环)的流程SQ的实施中，步骤ST2a的实施，如图线G2所示，进行至混合层MX的厚度成为预定的值TH为止。在步骤ST2a中形成的混合层MX的厚度的值TH，能够由通过高频电源64施加的偏置电力的值、第一气体的等离子体所含的离子相对于被蚀刻层EL的每单位时间的剂量、步骤ST2a的实施时间来确定。
另外，如图4所示，在一次(单位循环)的流程SQ的实施中，步骤ST2c的实施，如图线G1和图线G2所示，进行至在步骤ST2a中形成的混合层MX被完全除去。步骤ST2b的实施中至达到时刻TM为止，混合层MX通过化学蚀刻而被完全除去。时刻TM能够由在步骤ST2c中进行的化学蚀刻的蚀刻率来确定。时刻TM在步骤ST2b的实施中产生。在从时刻TM至步骤ST2b的结束之间，混合层MX的除去后的被蚀刻层EL不会被第二气体的等离子体蚀刻(自限制)。即，在使用第二气体的等离子体所含的自由基的情况下，与对混合层MX的蚀刻的蚀刻率相比，对被蚀刻层EL的蚀刻的蚀刻率非常小。
在步骤ST3中判断出流程SQ的实施次数没有达到预定的次数的情况下(步骤ST3：否)，再次反复流程SQ的实施。另一方面，在步骤ST3中判断出流程SQ的实施次数达到预定的次数的情况下(步骤ST3：是)，使流程SQ的实施结束。流程SQ和步骤ST3的一系列的步骤是，通过使用掩模MK反复实施流程SQ，将被蚀刻层EL按每个原子层来除去，从而不依赖于掩模MK的图案的粗密、开口TR的宽度的程度(值)，能够精细地对被蚀刻层EL进行蚀刻的步骤。即，通过将流程SQ反复预定的次数，能够不依赖于掩模MK的图案的粗密、开口TR的宽度的程度(值)，将被蚀刻层EL以与掩模MK提供的开口TR的宽度相同且均匀的宽度被高精度地蚀刻，另外还能够提高对掩模MK的选择比。如上所述，流程SQ和步骤ST3的一系列的步骤通过与ALE法同样的方法能够将被蚀刻层EL按每个原子层来除去。
以下，表示步骤ST2a、步骤ST2c各自的主要的处理条件的实施例。
关于<步骤ST2a>的处理条件。
·处理容器192内的压力[mTorr]：30[mTorr]。
·高频电源150A和高频电源150B的高频电力的值[W]：0[W](27[MHz])。
·高频电源64的高频电力的值[W](频率[MHz])：50[W](13[MHz])。
·第一气体：N2气体。
·第一气体的流量[sccm]：200[sccm]。
·基板温度[℃]：60[℃]
·处理时间[s]：15[s]。
关于<步骤ST2c>的处理条件。
·处理容器192内的压力[mTorr]：400[mTorr]。
·高频电源150A和高频电源150B的高频电力的值[W]：600[W](27[MHz])。
·高频电源64的高频电力的值[W](频率[MHz])：0[W](13[MHz])。
·第二气体：包含NF3气体、H2气体、O2气体和Ar气体的混合气体。
·第二气体的流量[sccm]：10[sccm](NF3气体)、80[sccm](H2气体)、150[sccm](O2气体)、410[sccm](Ar气体)。
·基板温度[℃]：60[℃]
·处理时间[s]：5[s]。
关于<流程SQ>的处理条件。
·反复次数：5～60次。
通过上述的处理条件，能够获得图6所示的结果。图6是表示对SiC层(与一实施方式的被蚀刻层EL相同的材料的层)、SiN层的各层实施图1所示的方法而得到的结果的一个例子的图。图6所示的图线G3是表示通过对SiC层实施图1所示的方法而得到的结果，图6所示的图线G4表示通过对SiN层实施图1所示的方法而得到的结果。图6所示的横轴表示流程SQ的反复次数，图6所示的纵轴表示通过实施方法MT(流程SQ和步骤ST3)而除去的蚀刻量[nm](厚度)。如图6所示，在SiC层、SiN层的任一者中，伴随流程SQ的反复次数的增加，蚀刻量[nm]均增加。但是，关于与流程SQ的反复次数的增加量相对应的蚀刻量的增加量，SiC层(与一实施方式所涉及的被蚀刻层EL相同的材料的层)比SiN层的情况大很多。在例如用直线表示图线G3～G4的情况下，图线G3的斜率比图线G4、G4各自的斜率大很多。因此，例如，(SiC层的情况的蚀刻量)/(SiN层的情况的蚀刻量)的值(选择比)，在流程SQ的反复次数为24次的情况下为23左右，但是在流程SQ的反复次数为60次的情况下为32左右，显著增加。并且，发明人锐意研究的结果，发现：将方法MT用于SiC层的情况的蚀刻率[nm/min]，与将方法MT用于SiN层等的其它的材料的层的情况的蚀刻率[nm/min]相比，显著增加，且与对SiC层不进行步骤STa而仅进行步骤STc的蚀刻的情况的蚀刻率[nm/min]相比也显著高。因此，在通过方法MT蚀刻SiC的被蚀刻层EL的情况下，使用SiN等的材料的掩模MK时，能够实现良好的选择比。
并且，发明人锐意研究的结果，发现：(Ar气体的流量[sccm])/(O2气体的流量[sccm])的值低于410/150的情况下，存在被蚀刻层EL的表面产生杂质的情况，因此，为了避免杂质的产生，设定步骤ST2c中的Ar气体的流量[sccm]和O2气体的流量[sccm]，以使得(Ar气体的流量[sccm])/(O2气体的流量[sccm])的值为410/150以上的值。特别是，被蚀刻层EL为SiC且掩模MK为SiN的情况下，O2气体的流量优选能够使SiC的表面的氧化充分降低且使SiN的表面的氧化充分增加所需要的流量。
在上述的方法MT中，首先，包含碳化硅(SiC)的第一区域(被蚀刻层EL)的露出面(经开口TR露出的表面SF的一部分)，能够通过使包含氮化硅(SiN)的第二区域与第一区域相接来由第二区域划定。对于包含碳化硅的第一区域的露出面，在反复实施的流程SQ的步骤ST2a中，通过包含氮的第一气体的等离子体形成含有氮离子的混合层MX。然后，在流程SQ的步骤ST2c中，由步骤ST2a形成的混合层MX使用包含氟的第二气体的等离子体所含的自由基来除去，但是对包含氮化硅的第二区域的蚀刻被充分抑制。由此，在使用包含氮的第一气体的步骤ST2a中，混合层MX高精度地沿着第一区域的露出面的平面形状(开口TR的形状)而形成，在使用包含氟的第二气体的步骤ST2c中，仅混合层MX被从第一区域除去。因此，能够避免对第二区域的蚀刻和在处于第一区域的露出面的上方的第二区域(掩模MK)的侧面(掩模MK的开口、侧壁)等发生的堆积物的形成，并且能够在第一区域的露出面的平面形状被高精度地维持的状态下对第一区域进行蚀刻。能够不依赖于第一区域的露出面的平面形状而均匀地对第一区域进行蚀刻。并且，通过反复实施包含这样的步骤ST2a和步骤ST2c的流程SQ，能够在第一区域的露出面的平面形状被高精度地维持的状态下，不依赖于第一区域的露出面的平面形状而均匀地对第一区域进行蚀刻，直至达到所期望的深度。另外，第一气体和第二气体均不是Cl2类气体和HBr类气体，所以能够避免对金属部分的腐蚀。
并且，在对第一气体的等离子体施加偏置电压的情况下，能够将该等离子体所含的离子(氮原子的离子)对第一区域(被蚀刻层EL)的露出面(经开口TR露出的表面SF的一部分)各向异性地供给。因此，形成在第一区域的露出面的混合层MX，能够形成为从第一区域的露出面上观看时与第一区域的露出面的平面形状(开口TR的形状)高精度地一致的形状。
以上，在优选实施方式中对本发明的原理进行了图示说明，但是，本领域技术人员可知，本发明在不脱离其原理的情况下能够对配置和详细结构进行变更。本发明不限于本实施方式公开的特定的结构。因此，能够根据权利要求书及其精神的范围得到的全部的修改和变更来请求权利。
在被蚀刻层EL的材料为其它的材料(例如SiN等)的情况和掩模MK的材料为其它的材料(例如含有Si的其它的材料等)的情况下，也能够实施方法MT，但是，需要根据被蚀刻层EL的材料和掩模MK的材料来进行包含第一气体种类及第二气体种类的选择的处理条件的适当调节。
(其他实施方式)
在一个实施方式的方法MT中，在被蚀刻层EL(第一区域)的材料为SiC的情况下，第二区域的材料不限于SiN，例如可以使用Ti、TiN、TiOX、W、WC、Ru、Hf、HfOX、Zr、ZrOX、Ta、SiO2、Si、SiGe、Ge中的一种材料(X为1以上的数。以下相同。)。
在被蚀刻层EL的表面SF的原子层形成混合层MX的第一气体可以包含具有N(氮)的气体，具体来说N2气体、NH3气体、NO气体、NO2气体中的至少一种气体。第一气体除包含具有这样的N的气体外，还可以包含O2气体、CO2气体、CO气体、NO气体、NO2气体等的具有O(氧)的气体中的至少一种气体。
用于除去混合层MX的第二气体可以包含具有F(氟)的气体，具体来说NF3气体、SF6气体、CF4气体中的至少一种气体。第二气体还可以包含H2气体、D2气体、NH3气体、具有O的气体(例如O2气体、CO2气体、CO气体、NO气体、NO2气体等)中的至少一种气体。
等离子体源为向下部去的离子能量比较低的等离子体源即可。例如ICP、ECR(Electron Cyclotron Resonance：电子回旋共振)等离子体、可得到离子陷阱的结构、使用RLSA(Radial Line Slot Antenna：径向线缝隙天线)生成的等离子体等。
具有O的气体可以添加至第一气体、第二气体或第一气体和第二气体双方。添加具有O的气体的时机可以是第一气体的供给期间、第二气体的供给期间各自的一部分期间。
另外，在掩模MK的材料包含Ru的情况下，不进行具有O的气体的添加。具有O的气体可以在使用第二气体来进行混合层MX的除去的步骤ST2c的实施前添加。
另外，该方法MT也能够应用于对图7所示的晶片W1中的被蚀刻层EL1(第一区域)进行蚀刻的情况。被蚀刻层EL1与图3所示的晶片W的被蚀刻层EL对应。图7所示的晶片W1具有被蚀刻层EL1、区域ARa(第二区域)、区域ARb(第二区域)。被蚀刻层EL1、区域ARa、区域ARb沿着晶片W1的表面SF1形成，在表面SF1露出有被蚀刻层EL1、区域ARa、区域ARb。在区域ARb上设置有掩模MK1(第二区域)。
被蚀刻层EL1的材料包含SiC。区域Ara的材料和区域Arb的材料例如包含Si、SiN、SiO2、金属、有机物。掩模MK1的材料例如包含有机物或SiO2。这样的结构的晶片W1，通过实施方法MT的蚀刻，从蚀刻前的状态CD成为蚀刻后的状态CD2。方法MT反复实施包括在被蚀刻层EL1的表面形成包含氮的层(与图2所示的混合层MX对应的层)的步骤ST2a和除去包含氮的层的步骤ST2c的流程SQ。由此，在状态CD1的晶片W中仅被蚀刻层EL1被有选择地蚀刻，形成状态CD2的晶片W。在步骤ST2a中可以施加高频偏置电压来进行。在步骤ST2c中可以不施加高频偏压来进行。在步骤ST2c中不施加高频偏压的情况下，能够提高蚀刻选择比。
(又一实施方式)
此外，还期待在对包含氮化硅的被处理体进行蚀刻的情况下也能够很好地提高选择比的技术。以下说明的另一实施方式的方法MT是有选择地蚀刻具有SiO2的被蚀刻层EL(第一区域)的方法。在该方法MT中，第二区域的材料例如能够使用Ti、TiN、TiOX、W、WC、Ru、Hf、HfOX、Zr、ZrOX、Ta中的至少一种材料。
在被蚀刻层EL的表面SF的原子层形成混合层MX的第一气体可以包含具有N(氮)的气体，具体来说N2气体、NH3气体、NO气体、NO2气体中的至少一种气体。第一气体除包含具有这样的N的气体外，还可以包含O2气体、CO2气体、CO气体、NO气体、NO2气体等的具有O的气体中的至少一种气体。
用于除去混合层MX的第二气体可以包含具有F的气体，具体来说NF3气体、SF6气体、CF4气体中的至少一种气体。第二气体还可以包含H2气体、D2气体、NH3气体、具有O的气体(例如O2气体、CO2气体、CO气体、NO气体、NO2气体等)中的至少一种气体。
等离子体源为向下部去的离子能量比较低的等离子体源即可，例如ICP、ECR等离子体、可得到离子陷阱的结构、RLSA等。
具有O的气体可以添加至第一气体、第二气体或第一气体和第二气体双方。添加具有O的气体的时机可以是第一气体的供给期间、第二气体的供给期间各自的一部分期间。
另外，在掩模MK的材料包含Ru的情况下，不进行具有O的气体的添加。具有O的气体可以在使用第二气体来进行混合层MX的除去的步骤ST2c的实施前添加。
另外，在以上公开的全部的实施方式的方法MT(参照图1)中，步骤ST1准备具有包含第一材料的被蚀刻层(例如被蚀刻层EL、被蚀刻层EL1)和包含与被蚀刻层不同的材料的区域(例如掩模MK、区域ARa、区域ARb、掩模MK1)的被处理体(例如晶片W、晶片W1)。并且，在该方法MT1中，步骤ST2a，将被处理体暴露于氮的等离子体中，在被蚀刻层形成包含氮的层(例如混合层MX)。步骤ST2b，在形成包含氮的层的步骤ST2a之后，将被处理体暴露于氟的等离子体中，除去包含氮的层。然后，在该方法MT中，反复实施步骤ST2a和步骤ST2b，来除去被蚀刻层。在步骤ST2a中，可以施加高频偏置电压来进行。在步骤ST2c中，可以不施加高频偏压来进行。在步骤ST2c中不施加高频偏压的情况下，能够提高蚀刻选择比。

Claims (10)

1.一种对被处理体进行蚀刻的蚀刻方法，其特征在于：
该被处理体包括第一区域和与该第一区域相接的第二区域，
所述蚀刻方法具有包括以下步骤的流程：
第一步骤，在收纳所述被处理体的等离子体处理装置的处理容器内生成第一气体的等离子体，在所述第一区域的露出面的原子层形成包含该第一气体的等离子体所含的离子的混合层；
第二步骤，在实施了所述第一步骤之后，对所述处理容器内的空间进行吹扫；
第三步骤，在实施了所述第二步骤之后，在所述处理容器内生成第二气体的等离子体，通过该第二气体的等离子体所含的自由基来除去所述混合层；和
第四步骤，在实施了所述第三步骤之后，对所述处理容器内的空间进行吹扫，
通过反复实施包括所述第一步骤至所述第四步骤的所述流程，将所述第一区域按每个原子层来除去，从而蚀刻该第一区域，
第一区域包含碳化硅，
第二区域包含氮化硅，
第一气体包含氮，
第二气体包含氟。
2.如权利要求1所述的蚀刻方法，其特征在于：
在所述第一步骤中，对所述第一气体的等离子体施加偏置电压，在所述第一区域的露出面的原子层形成包含所述离子的所述混合层。
3.如权利要求1或2所述的蚀刻方法，其特征在于：
所述第一气体是N2气体或者包含N2气体和O2气体的混合气体。
4.如权利要求1或2所述的蚀刻方法，其特征在于：
所述第二气体是包含NF3气体、H2气体、O2气体和Ar气体的混合气体。
5.一种在处理容器中对被处理体进行蚀刻的蚀刻方法，其特征在于：
该被处理体具有包含SiC的第一区域和包含Ti、TiN、TiOX、W、WC、Hf、HfOX、Zr、ZrOX、Ta、SiO2、Si、SiGe、Ge或Ru的第二区域，其中X为正数，
所述蚀刻方法具有包括以下步骤的流程：
生成包含氮的第一气体的等离子体，通过该第一气体的等离子体所含的离子来将所述第一区域的露出面改性，形成包含氮、硅和碳的混合层的步骤；和
在实施了形成所述混合层的所述步骤之后，在所述处理容器内生成包含氟的第二气体的等离子体，除去所述混合层的步骤，
通过反复实施所述流程，来将所述第一区域除去。
6.如权利要求5所述的蚀刻方法，其特征在于：
还包括在形成所述混合层的所述步骤与除去所述混合层的所述步骤之间，或在除去所述混合层的所述步骤之后，对所述处理容器内的空间进行吹扫的步骤。
7.如权利要求5或6所述的蚀刻方法，其特征在于：
所述第一气体包含N2气体、NH3气体、NO气体、NO2气体中的至少一种气体，
所述第二气体包含NF3气体、SF6气体、CF4气体中的至少一种气体。
8.如权利要求7所述的蚀刻方法，其特征在于：
所述第一气体还包含O2气体、CO2气体、CO气体、NO气体、NO2气体中的至少一种气体。
9.如权利要求8所述的蚀刻方法，其特征在于：
所述第二气体还包含H2气体、D2气体、NH3气体、O2气体、CO2气体、CO气体、NO气体、NO2气体中的至少一种气体。
10.一种蚀刻方法，其特征在于，具有：
准备具有由第一材料构成的第一区域和包含与所述第一材料不同的材料的第二区域的被处理体的步骤；
使所述被处理体暴露于氮的等离子体中，将所述第一区域的露出面改性，形成包含氮、硅和碳的层的步骤；和
在形成所述层的所述步骤之后，使所述被处理体暴露于氟的等离子体中，除去包含氮的所述层的步骤，
通过反复实施形成所述层的所述步骤和除去所述层的所述步骤，来将所述第一区域除去。
CN201810448503.3A 2017-05-11 2018-05-11 蚀刻方法 Active CN108878285B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2017-094726 2017-05-11
JP2017094726 2017-05-11
JP2018-044678 2018-03-12
JP2018044678A JP7071850B2 (ja) 2017-05-11 2018-03-12 エッチング方法

Publications (2)

Publication Number Publication Date
CN108878285A CN108878285A (zh) 2018-11-23
CN108878285B true CN108878285B (zh) 2023-06-16

Family

ID=64096726

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810448503.3A Active CN108878285B (zh) 2017-05-11 2018-05-11 蚀刻方法

Country Status (2)

Country Link
US (2) US10483118B2 (zh)
CN (1) CN108878285B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108292602B (zh) * 2015-12-18 2023-08-18 应用材料公司 清洁方法
US11328909B2 (en) 2017-12-22 2022-05-10 Applied Materials, Inc. Chamber conditioning and removal processes
US10854426B2 (en) 2018-01-08 2020-12-01 Applied Materials, Inc. Metal recess for semiconductor structures
US10573527B2 (en) 2018-04-06 2020-02-25 Applied Materials, Inc. Gas-phase selective etching systems and methods
JP7066565B2 (ja) * 2018-07-27 2022-05-13 東京エレクトロン株式会社 プラズマ処理方法およびプラズマ処理装置
US10937659B2 (en) * 2019-04-09 2021-03-02 Tokyo Electron Limited Method of anisotropically etching adjacent lines with multi-color selectivity
US10950428B1 (en) * 2019-08-30 2021-03-16 Mattson Technology, Inc. Method for processing a workpiece
GB201919215D0 (en) * 2019-12-23 2020-02-05 Spts Technologies Ltd Method and apparatus for plasma etching

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS627130A (ja) * 1985-07-03 1987-01-14 Hitachi Ltd ドライエツチング方法
CN103125015A (zh) * 2010-07-12 2013-05-29 Spp科技股份有限公司 蚀刻方法
CN105097497A (zh) * 2014-05-09 2015-11-25 东京毅力科创株式会社 蚀刻方法
JP2016136606A (ja) * 2015-01-16 2016-07-28 東京エレクトロン株式会社 エッチング方法
CN106057637A (zh) * 2015-04-03 2016-10-26 朗姆研究公司 通过原子层沉积和原子层蚀刻沉积共形膜

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2992596B2 (ja) 1992-12-16 1999-12-20 科学技術庁長官官房会計課長 ＳｉＣのパターンエッチング方法及びそれを用いたラミナー型ＳｉＣ回折格子の製造方法
JPH1172606A (ja) 1997-08-29 1999-03-16 Shimadzu Corp ＳｉＣのパターンエッチング方法
US7179751B2 (en) * 2001-10-11 2007-02-20 Texas Instruments Incorporated Hydrogen plasma photoresist strip and polymeric residue cleanup process for low dielectric constant materials
US8728955B2 (en) * 2012-02-14 2014-05-20 Novellus Systems, Inc. Method of plasma activated deposition of a conformal film on a substrate surface
JP6035161B2 (ja) 2012-03-21 2016-11-30 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
US10297459B2 (en) * 2013-09-20 2019-05-21 Lam Research Corporation Technique to deposit sidewall passivation for high aspect ratio cylinder etch
US9514953B2 (en) * 2013-11-20 2016-12-06 Applied Materials, Inc. Methods for barrier layer removal
US9620377B2 (en) * 2014-12-04 2017-04-11 Lab Research Corporation Technique to deposit metal-containing sidewall passivation for high aspect ratio cylinder etch
CN107431011B (zh) * 2015-03-30 2021-08-24 东京毅力科创株式会社 用于原子层蚀刻的方法
US9620376B2 (en) * 2015-08-19 2017-04-11 Lam Research Corporation Self limiting lateral atomic layer etch

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS627130A (ja) * 1985-07-03 1987-01-14 Hitachi Ltd ドライエツチング方法
CN103125015A (zh) * 2010-07-12 2013-05-29 Spp科技股份有限公司 蚀刻方法
CN105097497A (zh) * 2014-05-09 2015-11-25 东京毅力科创株式会社 蚀刻方法
JP2016136606A (ja) * 2015-01-16 2016-07-28 東京エレクトロン株式会社 エッチング方法
CN106057637A (zh) * 2015-04-03 2016-10-26 朗姆研究公司 通过原子层沉积和原子层蚀刻沉积共形膜

Also Published As

Publication number Publication date
US10483118B2 (en) 2019-11-19
CN108878285A (zh) 2018-11-23
US20180330958A1 (en) 2018-11-15
US11145518B2 (en) 2021-10-12
US20200058512A1 (en) 2020-02-20

Similar Documents

Publication Publication Date Title
CN108878285B (zh) 蚀刻方法
TWI760555B (zh) 蝕刻方法
US11380551B2 (en) Method of processing target object
US20180158684A1 (en) Method of processing target object
US7097716B2 (en) Method for performing fluorocarbon chamber cleaning to eliminate fluorine memory effect
TWI785095B (zh) 被處理體之處理方法
KR20230129345A (ko) 플라즈마 처리 장치 및 에칭 방법
KR102734223B1 (ko) 기판 처리 방법 및 기판 처리 장치
JP7110034B2 (ja) エッチングする方法及びプラズマ処理装置
US20210327719A1 (en) Method for processing workpiece
US10811274B2 (en) Etching method and plasma processing apparatus
CN109075068B (zh) 蚀刻方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant