Nothing Special   »   [go: up one dir, main page]

CN108736732A - 用于控制电源转换器的设备和方法 - Google Patents

用于控制电源转换器的设备和方法 Download PDF

Info

Publication number
CN108736732A
CN108736732A CN201810328492.5A CN201810328492A CN108736732A CN 108736732 A CN108736732 A CN 108736732A CN 201810328492 A CN201810328492 A CN 201810328492A CN 108736732 A CN108736732 A CN 108736732A
Authority
CN
China
Prior art keywords
signal
value
retardation
response
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810328492.5A
Other languages
English (en)
Other versions
CN108736732B (zh
Inventor
文相喆
金镇兑
崔恒硕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Cypress Semiconductor Corp
Original Assignee
Cypress Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cypress Semiconductor Corp filed Critical Cypress Semiconductor Corp
Publication of CN108736732A publication Critical patent/CN108736732A/zh
Application granted granted Critical
Publication of CN108736732B publication Critical patent/CN108736732B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
    • H02M3/33576—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer
    • H02M3/33592—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer having a synchronous rectifier circuit or a synchronous freewheeling circuit at the secondary side of an isolation transformer
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0032—Control circuits allowing low power mode operation, e.g. in standby mode
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H02M1/0054—Transistor switching losses
    • H02M1/0058—Transistor switching losses by employing soft switching techniques, i.e. commutation of transistors when applied voltage is zero or when current flow is zero
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

本申请涉及一种用于控制电源转换器的设备和方法。本发明提供了一种用于控制电源转换器的方法，包括响应于传导信号和驱动器输入信号来生成负载检测信号，以及响应于所述负载检测信号来生成门控制信号。所述门控制信号响应于所述负载检测信号按一定的延迟量延迟。一种用于控制电源转换器的设备，包括门信号控制电路，所述门信号控制电路响应于传导信号和驱动器输入信号来生成负载检测信号；以及同步整流器SR驱动器，所述同步整流器SR驱动器响应于所述负载检测信号来生成门控制信号。

Description

用于控制电源转换器的设备和方法
相关申请的交叉引用
本发明要求2017年4月13日提交的美国非临时申请15/486,926的优先权，出于所有目的，所述发明的内容以引用方式并入本文。
技术领域
本公开涉及集成电路装置，并且更具体地涉及电源转换器。
背景技术
这种电源转换器可以是基于同步整流器控制器(SRC)的电感器-电感器-电容器(LLC)转换器(即，使用包括两个电感器和电容器的谐振电路的转换器)。例如，LLC转换器包括一对SRC，它们分别驱动一对开关装置。开关装置对次级绕组的输出电流进行整流，以生成次级侧电流，从而为输出电容器充电。
在低负载条件下，当开关装置断开时，LLC转换器的初级侧开关转换可导致次级侧电路中出现电容性电流尖峰。电容性电流尖峰可引起开关装置的错误触发，导致通过开关装置的反相电流。这种反相电流可使输出电容器放电，降低LLC转换器的调节操作的效率。
发明内容
本发明涉及一种用于控制电源转换器的方法。在一个实施方案中，该方法包括响应于传导信号和驱动器输入信号来生成负载检测信号，并且响应于该负载检测信号来生成门控制信号，该门控制信号响应于该负载检测信号而延迟一定的延迟量。
在上述方法的一个实施方案中，如果负载检测信号具有第一逻辑值，则按第一延迟量延迟驱动器输入信号来生成门控制信号，或者如果负载检测信号具有第二逻辑值，则按第二延迟量延迟驱动器输入信号来生成门控制信号，第二延迟量大于第一延迟量。该方法还包括响应于传导信号和驱动器输入信号生成计数信号，计数信号指示传导信号的转变次数，将计数信号的值与阈值信号的值进行比较，并且当计数信号的值等于或小于阈值信号的值时，使负载检测信号从第一逻辑值转变为第二逻辑值。
在上述方法的一个实施方案中，该方法还包括按第三延迟量延迟驱动器输入信号以生成延迟输入信号，以及响应于延迟输入信号和反相形式的传导信号而生成方向信号。
在上述方法的一个实施方案中，该方法还包括响应于具有第二逻辑值的方向信号来增大计数信号的值，以及响应于具有第一逻辑值的方向信号来减小计数信号的值。
在上述方法的一个实施方案中，第一延迟信号为已经延迟第一延迟量的驱动器输入信号，并且第二延迟信号为已经延迟第二延迟量的驱动器输入信号，第二延迟量大于第一延迟量。该方法还包括响应于具有第一逻辑值的负载检测信号来选择第一延迟信号作为门控制信号，以及响应于具有第二逻辑值的负载检测信号来选择第二延迟信号作为门控制信号。
本发明涉及一种用于控制电源转换器的设备。在一个实施方案中，该设备包括：门信号控制电路，其被配置为响应于传导信号和驱动器输入信号来生成负载检测信号；以及同步整流器(SR)驱动器，其被配置为响应于负载检测信号生成门控制信号，门控制信号响应于负载检测信号而按一定的延迟量延迟。
在上述设备的一个实施方案中，如果负载检测信号具有第一逻辑值，则SR驱动器按第一延迟量延迟驱动器输入信号来生成门控制信号，或者如果负载检测信号具有第二逻辑值，则按第二延迟量延迟驱动器输入信号来生成门控制信号，第二延迟量大于第一延迟量。门信号控制电路包括计数器，该计数器响应于传导信号和驱动器输入信号来生成计数信号，计数信号指示传导信号的转变次数；比较器，该比较器将计数信号的值与阈值信号的值进行比较；以及逻辑门，当计数信号的值等于或小于阈值信号的值时，该逻辑门使负载检测信号从第一逻辑值转变为第二逻辑值。
在上述设备的一个实施方案中，门信号控制电路还包括延迟电路，该延迟电路按第三延迟量延迟驱动器输入信号以生成延迟输入信号；以及触发器，该触发器响应于延迟输入信号和反相形式的传导信号而生成方向信号。
在上述设备的一个实施方案中，计数器响应于具有第二逻辑值的方向信号来增大计数信号的值，并且计数器响应于具有第一逻辑值的方向信号来减小计数信号的值。
在上述设备的一个实施方案中，SR驱动器包括第一延迟电路和第二延迟电路，第一延迟电路按第一延迟量延迟驱动器输入信号以生成第一延迟信号，第二延迟电路按第二延迟量延迟驱动器输入信号延迟以生成第二延迟信号；以及响应于具有第一逻辑值的负载检测信号选择第一延迟信号作为门控制信号的多路复用器(MUX)，该MUX响应于具有第二逻辑值的负载检测信号选择第二延迟信号作为门控制信号。
附图说明
图1为示出了根据一个实施方案的电源转换器的框图。
图2为电路图，示出了根据一个实施方案的适合用作图1的电源转换器的LLC转换器。
图3示出了适合用作根据一个实施方案的图1的第一SR控制器和第二SR控制器中的一者或两者的SR控制器。
图4示出了根据图3所示的SR控制器的实施方案的漏极电压、驱动器输入信号、传导信号和门控制信号的示例波形。
图5示出了适合用作根据一个实施方案的图3的门信号控制电路的门信号控制电路。
图6示出了根据图5所示的门信号控制电路的实施方案的驱动器输入信号、延迟输入信号、传导信号和反相传导信号的示例波形。
图7示出了低负载条件下的漏极电压的示例波形。
图8示出了适合用作根据一个实施方案的图3的SR驱动器的SR驱动器。
图9示出了根据一个实施方案的负载检测信号、次级侧电流以及第一门控制信号和第二门控制信号的波形。
图10示出了根据实施方案由LLC转换器执行的过程。
图11示出了根据一个实施方案在LLC转换器中执行的过程。
具体实施方式
实施方案涉及用于控制电源转换器的方法和电路。
在以下详细描述中，举例说明和描述了某些例示性实施方案。本领域的技术人员将认识到，这些实施方案可以各种不同的方式进行修改，而不脱离本公开的范围。因此，附图和描述在本质上应认为是示例性的，而不是限制性的。类似的附图标号在说明书中表示类似的元件。
在一个实施方案中，一种用于控制电源转换器的方法，该方法包括响应于传导信号和驱动器输入信号来生成负载检测信号，以及响应于负载检测信号来生成门控制信号。门控制信号响应于负载检测信号按一定的延迟量延迟。
在一个实施方案中，第一延迟信号为已经延迟第一延迟量的驱动器输入信号，并且第二延迟信号为已经延迟第二延迟量的驱动器输入信号，第二延迟量大于第一延迟量。该方法还包括响应于具有第一逻辑值的负载检测信号来选择第一延迟信号作为门控制信号，以及响应于具有第二逻辑值的负载检测信号来选择第二延迟信号作为门控制信号。
图1为示出了根据一个实施方案的电源转换器110的框图。电源转换器110接收输入电压Vin，并将输出电压Vout提供给负载151。在一个实施方案中，电源转换器110由初级侧控制器170和次级侧控制器190控制。初级侧控制器170和次级侧控制器190可集成在一个或多个半导体芯片中。这些半导体芯片可自封装或与一个或多个其它半导体芯片一起封装。例如，次级侧控制器190可包括一个或多个SR控制器。
负载151可包括一个或多个集成芯片(IC)。在一个实施方案中，输出电压Vout用于向中央处理单元(CPU)、图形处理单元(GPU)、集成存储器电路、电池充电器、发光二极管(LED)或者大体上任何类型的电负载中的一个或多个供电。
图2为示出了适合用作根据一个实施方案的图1的电源转换器110的LLC转换器210的电路图。LLC转换器210包括初级侧电路204，该初级侧电路包括第一初级开关装置213和第二初级开关装置223、谐振电容器233、谐振电感器243和磁化电感器253。例如，第一初级开关装置213和第二初级开关装置223为金属氧化物半导体场效应晶体管(MOSFET)。
LLC转换器210还包括次级侧电路214。次级侧电路214包括第一次级绕组263、第一开关装置205、第一SR控制器215、第二次级绕组273、第二开关装置225、第二SR控制器235和输出电容器245。在一个实施方案中，第一开关装置205和第二开关装置225为MOSFET。图2中的第一开关装置205和第二开关装置225中的漏极分别耦接至第一次级绕组263和第二次级绕组273。图2中的第一开关装置205和第二开关装置225的源极接地。
初级FET 213和223分别具有从初级侧控制器(例如，图1的初级侧控制器170)接收第一初级门信号VQ1和第二初级门信号VQ2的门端子。第一初级门信号VQ1和第二初级门信号VQ2可相对于彼此基本上呈180°相差。初级侧电路204响应于初级门信号VQ1和VQ2的开关频率而生成初级侧电流Ipr。当磁化电感器253两端的谐振电容器电压的幅值变成等于或大于反射输出电压时，图2中的次级侧电流Isr开始通过第一开关装置205或第二开关装置225进行传导。当谐振电容器电压的幅值变成等于或大于反射输出电压并且第一开关装置205和第二开关装置225二者均断开时，根据谐振电容器电压的极性，图2中的次级侧电流Isr通过第一开关装置205和第二开关装置225中的一者的主体二极管进行传导。
图2中的次级侧电流Isr对输出电容器245充电，以将输出电压Vout提供给负载(例如，图1的负载151)。图2中的输出电容器245具有连接至介于第一次级绕组263和第二次级绕组273之间的节点的第一端以及接地的第二端。
在图2中，第一SR控制器215检测第一开关装置205的漏极到源极电压，并且响应于所检测到的漏极到源极电压打开或关闭第一开关装置205。第二SR控制器235检测第二SR开关装置225的漏极到源极电压，并且响应于所检测到的漏极到源极电压打开或关闭第二开关装置225。尽管图2所示的LLC转换器210的次级侧电路214包括两个SR控制器215和235以及两个开关装置205和225，但本公开的实施方案不限于此。下面将参考图3和4更详细地描述第一SR控制器215和第二SR控制器235的操作。在本公开的全文中，短语“响应于”可以指直接因果关系、间接因果关系或两者。
图3示出了适合用作图1的第一SR控制器215和第二SR控制器235中的一者或两者的SR控制器315的一个示例性实施方案。图3中的SR控制器315接收来自开关装置(例如，图2的第一开关装置205或第二开关装置225)的漏极端子的瞬时漏极电压VDrain，并向开关装置的门端子提供门控制信号SRGATE。图3中的SR控制器315包括门信号控制电路307，加法器电路317，第一比较器327、第二比较器337和第三比较器347，第一置位/复位(RS)触发器357和第二置位/复位(RS)触发器367，SR驱动器377。在图3的实施方案中，当开关装置导电时，包括当开关装置关闭但装置的主体二极管呈正向偏压以及当开关装置打开时，漏极电压VDrain可具有负值(相对于接地，诸如耦接至图2中的第一开关装置205和第二开关装置225的源极所示的接地)。当开关装置断开且装置的主体二极管呈反向偏置时，漏极电压VDrain可具有正电压。
图3中的第一比较器327接收漏极电压VDrain和导通阈值电压VTH_on，并且当漏极电压VDrain响应于流经开关装置的主体二极管的电流而下降到导通阈值电压VTH_on以下时，生成具有逻辑高值(或第一逻辑值)的置位信号SRon。当第一RS触发器357接收到具有逻辑高值的置位信号SRon时，图3中的第一RS触发器357生成具有逻辑高值的驱动器输入信号SRint，从而使第二RS触发器367生成具有逻辑高值的传导信号SR_COND。
图3中的门信号控制电路307接收驱动器输入信号SRint和传导信号SR_COND，并且生成偏置电压Voffset和负载检测信号I_INV。在一个实施方案中，具有逻辑高值的负载检测信号I_INV指示其中包含SR控制器315的LLC转换器(例如，图2的LLC转换器210)正在低负载条件下操作。
图3中的加法器电路317接收偏置电压Voffset和漏极电压VDrain，并且将所接收的电压Voffset和VDrain相加以生成偏置漏极电压VDS_offset。加法器电路317将偏置漏极电压VDS_offset提供给第二比较器337。
图3中的第二比较器337接收偏置漏极电压VDS_offset和导通阈值电压VTH_off，并且当偏置漏极电压VDS_offset等于或大于关断阈值电压VTH_off时，生成具有逻辑高值的复位信号SRoff。这可等同于将漏极电压VDrain与虚拟阈值关断电压VVTH_OFF进行比较，如图4所示，其中虚拟关断阈值电压VVTH_OFF等于VVTH_OFF＝VTH_off-Voffset。当第一RS触发器357接收到具有逻辑高值的复位信号SRoff时，图3中的第一RS触发器357生成具有逻辑低值(或第二逻辑值)的驱动器输入信号SRint。
图3中的第三比较器347接收漏极电压VDrain和高阈值电压VHGH，并且当漏极电压VDrain等于或大于高阈值电压VHGH时，生成具有逻辑高值的信号。当第二RS触发器367从第三比较器347接收到具有逻辑高值的信号时，第二RS触发器367生成具有逻辑低值的传导信号SR_COND。
图3中的SR驱动器377接收驱动器输入信号SRint和负载检测信号I_INV，并生成门控制信号SRGATE。在一个实施方案中，图3的SR驱动器377响应于负载检测信号I_INV调节门控制信号SRGATE的导通延迟。
在图3所示的实施方案中，当漏极电压VDrain基本上等于漏极到源极电压时，SR控制器315通过连接至开关装置(例如，图2的第一开关装置205或第二开关装置225)的漏极的漏极引脚309接收漏极电压VDrain。然而，本公开的实施方案不限于此。在另一个实施方案中，SR控制器315包括连接至开关装置的源极的附加引脚，从而更准确地检测漏极到源极电压。
图4示出了根据图3中的SR控制器315的实施方案的漏极电压VDrain、驱动器输入信号SRint、传导信号SR_COND和门控制信号SRGATE的示例波形。
在第一时间t1之前，次级侧电流(例如，图2的次级侧电流Isr)通过开关装置(例如，图2的第一开关装置205或第二开关装置225)的主体二极管进行传导。因此，开关装置的漏极电压VDrain减小，直到漏极电压VDrain达到导通阈值电压VTH_on。
在第一时间t1处，漏极电压VDrain下降到导通阈值电压VTH_on以下，并且使第一比较器327将具有逻辑高值的置位信号SRon输出到第一RS触发器357。因此，第一RS触发器357输出具有逻辑高值的驱动器输入信号SRint，因此第二RS触发器367生成具有逻辑高值的传导信号SR_COND。
在第二时间t2处，SR驱动器377通过将驱动器输入信号SRint按导通延迟TON_DLY进行延迟来输出具有逻辑高值的门控制信号SRGATE。在一个实施方案中，导通延迟TON_DLY响应于负载检测信号I_INV的值而变化。当负载检测信号I_INV指示LLC转换器(例如，图2的LLC转换器210)正在低负载条件下操作时，SR驱动器377按导通TON_DLY的第二延迟量(例如，400ns)延迟驱动器输入信号SRint。当负载检测信号I_INV指示LLC转换器正在高负载条件下操作时，SR驱动器377按导通TON_DLY的第一延迟量(例如，100ns)延迟驱动器输入信号SRint，其中导通TON_DLY的第二延迟量大于导通ToN_DLY的第一延迟量。
在第三时间t3处，漏极电压VDrain达到虚拟关断阈值电压VVTH_Off，其可以由以下等式1表示：
VVTH_off＝VTH_off-Voffset 等式1。
因此，第二比较器337输出具有逻辑高值的复位信号SRoff，并且第一RS触发器357生成具有逻辑低值的驱动器输入信号SRint。最小关断时间电路(未示出)在最小关断时间TMIN_OFF内防止门控制信号SRGATE再次具有逻辑高值，从而产生死区时间间隔TDEAD。例如，死区时间间隔TDEAD的目标持续时间在从100ns到300ns的范围内。
在第四时间t4处，漏极电压VDrain达到高阈值电压VHGH，并且第三比较器347输出具有逻辑高值的复位信号。因此，第二RS触发器367生成具有逻辑低值的传导信号SR_COND。
在第二时间t2和第三时间t3之间的时间间隔期间，当流经开关装置的次级侧电流(例如，图2的次级侧电流Isr)时，开关装置的杂散电感感应到正电压偏置。这种正电压偏置可增大漏极电压VDrain，这可能导致开关装置过早断开。如果开关装置过早断开，则次级侧电流Isr可流经开关装置的主体二极管，而不通过开关装置的沟道，这可因主体二极管相比于沟道具有更高的电压降而降低SR电路的效率。
为了帮助保持第三时间t3和第四时间t4之间的死区时间间隔TDEAD(或实际死区时间间隔)基本上等于目标死区时间间隔，图3中的门信号控制电路307调节偏置电压Voffset的幅值，从而导致虚拟关断阈值电压VVTH_off发生变化。例如，当在当前开关周期中的死区时间间隔TDEAD大于目标死区时间间隔时，门信号控制电路307会在下一个开关周期中减小偏置电压Voffset的幅值。因此，虚拟关断阈值电压VVTH_Off在下一个开关周期中增大，导致死区时间间隔TDEAD减小。当在当前开关周期中的死区时间间隔TDEAD小于目标死区时间间隔时，门信号控制电路307会在下一个开关周期中增大偏置电压Voffset的幅值，从而导致虚拟关断阈值电压VVTH_Off减小和死区时间间隔TDEAD增大。
此外，低负载条件下的次级侧电流的下降速率可能小于高负载条件下的次级侧电流的下降速率，因此在低负载条件下由于杂散电感引起的正电压偏置可能小于高负载条件下的这种正电压偏置。因此，低负载条件下漏极电压VDrain达到虚拟关断阈值电压VVTH_Off的时间比高负载条件下漏极电压VDrain达到相同电平的时间更晚。在低负载条件下的第三时间t3和第四时间t4之间的死区时间间隔TDEAD可能小于在高负载条件下的目标死区时间间隔。
当死区时间间隔TDEAD小于目标死区时间间隔时，如上所述，图3中的门信号控制电路307会增大偏置电压Voffset的幅值。因此，偏置电压Voffset的高幅值可指示LLC转换器正在相对较低的负载条件下操作。另一方面，偏置电压Voffset的低幅值可指示LLC转换器在相对较高的负载条件下操作。
图5示出了适合用作根据一个实施方案的图3的门信号控制电路307的门信号控制电路507。门信号控制电路507接收传导信号SR_COND和驱动器输入信号SRint，并生成偏置电压Voffset和负载检测信号I_INV。
门信号控制电路507包括第一反相器502和第二反相器512、延迟电路522、D触发器532、加减计数器542、数模转换器(DAC)552、电流源562、自适应电流源572、数字比较器514和逻辑门524。
图5中的第一反相器502接收传导信号SR_COND，并生成反相传导信号SR_COND_N(或传导信号SR_COND的反相形式)。图5中的第二反相器512接收反相传导信号SR_COND_N，并将时钟信号CLK提供给加减计数器542。
图5中的延迟电路522接收驱动器输入信号SRint，并以预先确定的延迟量使驱动器输入信号SRint反相，以生成延迟输入信号SRDLY。预先确定的延迟量对应于目标死区时间间隔，例如，200ns。
图5中的D触发器532接收反相传导信号SR_COND_N和延迟输入信号SRDLY，并通过输出生成方向信号UP_DOWN。在一个实施方案中，具有逻辑高值的方向信号UP_DOWN使加减计数器542从存储值递增计数，并且具有逻辑低值的方向信号UP_DOWN使加减计数器542从存储值递减计数。
图5中的加减计数器542接收方向信号UP_DOWN和时钟信号CLK，并生成计数信号CNT<0:3>。在图5所示的实施方案中，加减计数器542生成具有从0到15的范围内的四位值的计数信号CNT<0:3>，该信号在该范围的边界处饱和(即，当从15开始计数时保持在15，并且从零开始倒数时保持为零)。然而，本公开的实施方案不限于此。
图5中的DAC 552接收计数信号CNT<0:3>并将接收到的信号CNT<0:3>转换为模拟信号AO。例如，模拟信号AO是具有与计数信号CNT<0:3>的四位信成比例的电平的电压信号。
图5中的自适应电流源572接收模拟信号AO并生成具有与模拟信号AO的幅值成比例的幅值的自适应电流IAD。电流源562生成具有基本上恒定幅值的参考电流Iref。
在输出节点ON，参考电流Iref被分成偏置电流Ioffset和自适应电流IAD。因此，当自适应电流IAD的幅值减小时，偏置电流Ioffset的幅值增大，并且当自适应电流IAD的幅值增大时，偏置电流Ioffset的幅值减小。
图5中的电阻器557具有连接至输出节点ON的第一端和接地的第二端。电阻器557生成偏置电压Voffset，其可以由以下等式2表示：
Voffset＝Ioffset×Roffset 等式2。
在等式2中，Roffset表示电阻器557的电阻值。
图5中的数字比较器514将计数信号CNT<0:3>与阈值信号TH<0:3>进行比较，并且响应于比较结果生成第一比较信号CR<0>、第二比较信号CR<1>和第三比较信号CR<2>。在一个实施方案中，当计数信号CNT<0:3>具有小于阈值信号TH<0:3>的值时，第一比较信号CR<0>具有逻辑高值，当计数信号CNT<0:3>具有等于阈值信号TH<0:3>的值时，第二比较信号CR<1>具有逻辑高值，并且当计数信号CNT<0:3>具有大于阈值信号TH<0:3>的值时，第三比较信号CR<1>具有逻辑高值。在一个实施方案中，阈值信号TH<0:3>的值等于或小于计数信号的最大值的30％。例如，当计数信号CNT<0:3>的最大值为[1 1 1 1](即，15)时，阈值信号TH<0:3>的值可以是[0 1 0 0](即，2)。
图5中的逻辑门524接收第一比较信号CR<0>和第二比较信号CR<1>，并且响应于接收到的信号CR<0>和CR<1>输出负载检测信号I_INV。在一个实施方案中，逻辑门524为OR门，并且当计数信号CNT<0:3>具有等于或小于阈值信号<0:3>的值时生成负载检测信号I_INV。
图6示出了根据图5所示的门信号控制电路507的实施方案的驱动器输入信号SRint、延迟输入信号SRDLY、传导信号SR_COND和反相传导信号SR_COND_N的示例波形。下面将参考图6更详细地阐述图5中的门信号控制电路507的操作。
在第一时间t1处，驱动器输入信号SRint从逻辑高值转变为逻辑低值。图6的第一时间t1对应于图4的第三时间t3。
在第二时间t2处，传导信号SR_COND从逻辑高值转变为逻辑低值，并且图5中的第一反相器502生成具有逻辑高值的反相传导信号SR_COND_N。图6的第二时间t2对应于图4的第四时间t4。
在第三时间t3处，图5中的延迟电路522以预先确定的延迟量反转驱动器输入信号SRint，该预先确定的延迟量等于目标死区时间间隔TTAR_DEAD。因此，延迟电路522将具有逻辑高值的延迟输入信号SRDLY提供给D触发器532。
由于第一时间t1对应于漏极到源极电压达到虚拟关断阈值电压的时间(例如，图4的第三时间t3)，并且第二时间t2对应于漏极到源极电压达到高阈值电压时的时间(例如，图4的第四时间t4)，介于第一时间t1和第二时间t2之间的时间间隔对应于实际死区时间间隔TACT_DEAD。因此，图6示出了实际死区时间间隔TACT_DEAD小于目标死区时间间隔TTAR_DEAD的情况。
在第三时间t3之前，反相传导信号SR_COND_N在第二时间t2处有效。因此，当图5中的D触发器532在第三时间t3处接收延迟输入信号SRDLY时，D触发器532的输出生成具有逻辑低值的方向信号UP_DOWN。
当图5中的递增计数器542接收具有来自D触发器532的逻辑低值的方向信号UP_DOWN时，递增计数器542用作减计数器。当计数信号CNT<0:3>的值减小时，自适应电流IAD的幅值也减小，导致偏置电流Ioffset的幅值增大并且偏置电压Voffset的电平增大。因此，实际死区时间间隔TACT_DEAD会增大，接近目标死区时间间隔TTAR_DEAD。
另一方面，如果实际死区时间间隔TACT_DEAD已经长于目标死区时间间隔TTAR_DEAD，则反相传导信号SR_COND_N在第三时间t3处无效。因此，D触发器532的输出将生成具有逻辑高值的方向信号UP_DOWN，并且递增计数器542将起到递增计数器的作用，从而导致偏置电流Ioffset的幅值降低和偏置电压Voffset的电平降低。因此，实际死区时间间隔TACT_DEAD降低，接近目标死区时间间隔TTAR_DEAD。
当计数信号CNT<0:3>的值变成等于或小于阈值信号TH<0:3>的值时，第一比较信号CR<0>和第二比较信号CR<1>中的一者具有逻辑高值。因此，图5中的OR门524生成具有逻辑高值的负载检测信号I_INV。
如上所述，具有高幅值的偏置Voffset的电平可指示LLC转换器在低负载条件下操作。当偏置电压Voffset的幅值足够高，使得计数信号CNT<0:3>的值变成等于或小于阈值信号TH<0:3>的值时，负载检测信号I_INV具有逻辑高值。因此，具有逻辑高值的负载检测信号I_INV也指示LLC转换器在低负载条件下操作。
图7示出了根据图5中的门信号控制电路507的实施方案的低负载条件下的漏极电压VDrain的示例波形。在该实施方案中，漏极电压VDrain基本上等于漏极到源极电压。下面参考图7更详细地阐释了这种LLC转换器在低负载条件下(例如，图2的LLC转换器210)的操作。
在低负载条件下，磁化电感器(例如，图2的磁化电感器253)两端的谐振电容器电压的幅值可小于反射的输出电压。因此，在特定时间间隔内，初级侧开关转变可能不会导致次级侧电流(例如，图2的次级侧电流Isr)流动，直到谐振电容器的幅值变成等于或大于反射的输出电压。换句话说，在特定时间间隔内，次级侧电流被延迟以流经次级侧电路(例如，图2的次级侧电路214)中的开关装置(例如，图2的第一开关装置205或第二开关装置225)。
然而，当开关装置断开时，初级侧开关转变可导致电容性电流尖峰。这种电容性电流尖峰导致漏极电压VDrain的振荡，这可能引起开关装置在特定时间间隔内误触发。
参见图7，在第一时间t1和第二时间t2之间的第一时间间隔以及第三时间t3和第四时间t4之间的第二时间间隔内，漏极电压VDrain变成小于导通时间阈值电压VTH_ON。如果导通延迟TON_DLY小于第一时间t1和第四时间t4之间的时间间隔，则开关装置将在第一时间间隔和第二时间间隔内由误触发打开，并且反相电流将流经打开的开关装置。
当SR驱动器接收到指示低负载条件的负载检测信号(例如，图3的负载检测信号I_INV)时，SR驱动器(例如，图3的SR驱动器377)将导通延迟TON_DLY增大到足以避免出现反相电流。在一个实施方案中，导通延迟TON_DLY等于或大于由电容性电流尖峰引起的漏极电压VDrain的振荡周期的两倍、三倍、四倍或五倍。
图8示出了适合用作根据一个实施方案的图3的SR驱动器377的SR驱动器877。SR驱动器877包括第一延迟电路816、第二延迟电路726和多路复用器(MUX)836。
图8中的第一延迟电路816按第一延迟量延迟驱动器输入信号SRint的上升沿，并将第一延迟输入信号提供给MUX 836。图8中的第二延迟电路826按第二延迟量延迟驱动器输入信号SRint的上升沿，并将第二延迟输入信号提供给MUX 836。延迟电路816和826基本上不延迟驱动器输入信号SRint的下降沿(即，无效)。第二延迟量大于第一延迟量。在一个实施方案中，第二延迟量等于或大于第一延迟量的两倍、四倍、六倍、八倍或十倍。
图8中的MUX 836接收负载检测信号I_INV(例如，图3的负载检测信号I_INV)，并响应于负载检测信号I_INV选择第一延迟输入信号和第二延迟输入信号中的一个。在一个实施方案中，当负载检测信号I_INV指示低负载条件时，MUX 836选择第二延迟输入信号。因此，当确定存在低负载条件时，MUX 836提供第二延迟输入信号作为门控制信号SRGATE，否则提供第一延迟输入信号作为门控制信号SRGATE。
如上所述，当检测到低负载条件时，图8中的SR驱动器877将导通延迟从第一延迟量增大到第二延迟量。第二延迟量对应于导通延迟(例如，图7的导通延迟TON_DLY)，并且因此可以避免通过开关装置出现反相电流。
图9示出了根据一个实施方案的负载检测信号I_INV、次级侧电流Isr，以及第一门控制信号SRGATE1和第二门控制信号SRGATE2的波形。具体地，第一门控制信号SRGATE1对应于来自第一SR控制器(例如，图2的第一SR控制器215)的门控制信号，并且第二门控制信号SRGATE2对应于来自第二SR控制器(例如，图2的第二SR控制器235)的门控制信号。在一个实施方案中，负载检测信号I_INV由第一SR控制器和第二SR控制器共享的电路生成，但实施方案不限于此。
在特定时间t之前，LLC转换器(例如，图2的LLC转换器210)在高负载条件下操作。在高负载条件下，负载检测信号I_INV具有逻辑低值，并且第一门控制信号SRGATE1和第二门控制信号SRGATE2各自具有第一导通延迟TON_DLY1。
在特定时间t处，负载检测信号I_INV从逻辑低值转变为逻辑高值。因此，第一门控制信号SRGATE1和第二门控制信号SRGATE2各自具有第二导通延迟TON_DLY2，该第二导通延迟大于第一导通延迟TON_DLY1。
第二导通延迟TON_DLY2足够大，以避免在轻负载条件下当次级侧电流(例如，图2的次级侧电流Isr)被延迟流经开关装置(例如，图2的第一开关装置205或第二开关装置225)时出现反相电流。因此，也可以避免由于这种反相电流而引起的输出电容器(例如，图2的输出电容器245)的放电。因此，与不实现基于轻负载检测的自适应导通延迟的传统LLC转换器相比，根据一个实施方案的LLC转换器更有效地执行调节操作。
图10示出了根据一个实施方案，由LLC转换器(例如，图2的LLC转换器210)执行的过程1000。在一个实施方案中，LLC转换器包括SR控制器(例如，图2的第一SR控制器215或第二SR控制器235)。SR控制器包括门信号控制电路(例如，图3的门信号控制电路307)和SR驱动器(例如，图3的SR驱动器377)。
在S1010处，门信号控制电路响应于传导信号(例如，图3的传导信号SR_COND)和驱动器输入信号(例如，图3的驱动器输入信号SRint)生成负载检测信号(例如，图3的负载检测信号I_INV)。
在S1030处，SR驱动器按第一延迟量延迟驱动器输入信号以生成第一延迟信号。
在S1050处，SR驱动器按第二延迟量延迟驱动器输入信号以生成第二延迟信号。
在S1070处，SR驱动器响应于负载检测信号，选择第一延迟信号和第二延迟信号中的一个作为门控制信号(例如，图3的门控制信号SRGATE)。在一个实施方案中，SR驱动器响应于具有第一逻辑值(例如，逻辑低值)的负载检测信号来选择第一延迟信号，并且响应于具有第二逻辑值(例如，逻辑高值)的负载检测信号来选择第二延迟信号。
在一个实施方案中，具有第二逻辑值的检测信号指示LLC转换器在低负载条件下操作。第二延迟量大于第一延迟量以避免在次级侧电路(例如，图2的次级侧电路214)中出现反相电流。
图11示出了根据一个实施方案，在LLC转换器(例如，图2的LLC转换器210)中执行的过程1100。在一个实施方案中，过程1100由包括在LLC转换器中的SR控制器(例如，图2的第一SR控制器215或第二SR控制器235)执行。
在S1110处，SR控制器确定实际死区时间(例如，图6的实际死区时间TACT_DEAD)是否等于或小于目标死区时间(例如，图6的目标死区时间TTAR_DEAD)。
当实际死区时间小于目标死区时间时，过程1100前进至S1120。在S1120，SR控制器增大偏置电压(例如，图5的偏置电压Voffset)，从而导致实际死区时间增大。否则，过程1100前进至S1130，并且SR控制器降低偏置电压，从而导致实际死区时间减小。
在S1140处，SR控制器确定计数信号(例如，图5的计数信号CNT<0:3>)是否具有等于或小于阈值信号的值(例如，图5的阈值信号TH<0:3>)。在一个实施方案中，偏置电压的幅值与计数信号的值成反比。
当计数信号的值等于或小于阈值信号的值时，过程1100前进至S1150。在S1150处，SR控制器使低负载状态信号生效(例如，图5的负载检测信号I_INV)，以指示LLC转换器正在低负载条件下操作。当计数信号的值大于阈值信号的值时，过程1100前进至S1160。在S1160处，SR控制器使低负载状态信号无效。
本公开的实施方案包括被配置为执行本文所述操作中的一个或多个的电子装置，例如一个或多个封装的半导体装置。然而，实施方案并不限于此。
A1.本公开的一个实施方案包括一种用于控制电源转换器的方法，该方法包括：
响应于传导信号和驱动器输入信号来生成负载检测信号；以及
响应于负载检测信号来生成门控制信号，该门控制信号响应于负载检测信号而延迟一定的延迟量。
A2.根据A1所述的方法，其中如果负载检测信号具有第一逻辑值，则按第一延迟量延迟驱动器输入信号来生成门控制信号，或者如果负载检测信号具有第二逻辑值，则按第二延迟量延迟驱动器输入信号来生成门控制信号，第二延迟量大于第一延迟量，该方法还包括：
响应于传导信号和驱动器输入信号来生成计数信号，该计数信号指示传导信号的转变次数；
将计数信号的值与阈值信号的值进行比较；以及
当计数信号的值等于或小于阈值信号的值时，使负载检测信号从第一逻辑值转变为第二逻辑值。
A3.根据A2所述的方法，其中阈值信号的值等于或小于计数信号的最大值的30％。
A4.根据A2所述的方法还包括：
响应于计数信号来生成自适应电流，该自适应电流具有与计数信号的值成正比的幅值；以及
从参考电流中减去自适应电流以生成偏置电流。
A5.根据A4所述的方法，还包括响应于偏置电流生成偏置电压。
A6.根据A4所述的方法，还包括将计数信号转换为模拟信号，其中自适应电流的幅值与模拟信号的值成正比。
A7.根据A1所述的方法，其中第二延迟量等于或大于第一延迟量的四倍。
A8.一种用于控制电源转换器的设备，该设备包括：
门信号控制电路，该门信号控制电路被配置为响应于传导信号和驱动器输入信号来生成负载检测信号；和
同步整流器(SR)驱动器，该同步整流器(SR)驱动器被配置为响应于负载检测信号来生成门控制信号，该门控制信号响应于负载检测信号而延迟一定的延迟量。
A9.根据A8所述的设备，其中如果负载检测信号具有第一逻辑值，则SR驱动器按第一延迟量延迟驱动器输入信号来生成门控制信号，或者如果负载检测信号具有第二逻辑值，则按第二延迟量延迟驱动器输入信号来生成门控制信号，第二延迟量大于第一延迟量，并且其中门信号控制电路包括：
计数器，该计数器响应于传导信号和驱动器输入信号来生成计数信号，该计数信号指示传导信号的转变次数；比较器，该比较器将计数信号的值与阈值信号的值进行比较；以及
逻辑门，当计数信号的值等于或小于阈值信号的值时，该逻辑门使负载检测信号从第一逻辑值转变为第二逻辑值。
A10.根据A9所述的设备，其中阈值信号的值等于或小于计数信号的最大值的30％。
A11.根据A9所述的设备，其中门信号控制电路还包括：
自适应电流源，该自适应电流源响应于计数信号来生成自适应电流，该自适应电流具有与计数信号的值成正比的幅值；
电流源，该电流源生成参考电流，该参考电流具有基本恒定的幅值；和
输出节点，该输出节点连接在电流源的输出和自适应电流源的输入之间。
A12.根据A11所述的设备，其中门信号控制电路还包括具有连接至输出节点的第一端和接地的第二端的电阻、流经电阻的偏置电流、在第一端处为偏置电压的电压。
A13.根据A11所述的设备，其中门信号控制电路还包括将计数信号转换成模拟信号的数模转换器(DAC)，并且其中自适应电流源生成具有与模拟信号的值成正比的幅值的自适应电流。
A14.一种电源转换器，包括：
开关装置；和
同步整流器(SR)控制器，该同步整流器(SR)控制器被配置为检测开关装置的漏极到源极电压，并且响应于漏极到源极电压和负载检测信号来生成门控制信号，门控制信号通过响应于具有第一逻辑值的负载检测信号按第一导通延迟来延迟驱动器输入信号而生成，门控制信号通过响应于具有第二逻辑值的负载检测信号按第二导通延迟来延迟驱动器输入信号而生成，第二导通延迟具有比第一导通延迟的持续时间长的持续时间。
已经与作为示例提出的具体实施方案一起描述了本公开的各方面。在不脱离下文所述的权利要求的范围的情况下，可以对本文所述的实施方案进行多种替换、修改和变化。因此，本文所述的实施方案旨在是说明性的而非限制性的。

Claims (10)

1.一种用于控制电源转换器的方法，所述方法包括：
响应于传导信号和驱动器输入信号来生成负载检测信号；以及
响应于所述负载检测信号来生成门控制信号，所述门控制信号响应于所述负载检测信号而延迟一定的延迟量。
2.根据权利要求1所述的方法，其中如果所述负载检测信号具有第一逻辑值，则按第一延迟量延迟所述驱动器输入信号来生成所述门控制信号，或者如果所述负载检测信号具有第二逻辑值，则按第二延迟量延迟所述驱动器输入信号来生成所述门控制信号，所述第二延迟量大于所述第一延迟量，所述方法还包括：
响应于所述传导信号和所述驱动器输入信号来生成计数信号，所述计数信号指示所述传导信号的转变次数；
将所述计数信号的值与阈值信号的值进行比较；以及
当所述计数信号的所述值等于或小于所述阈值信号的所述值时，使所述负载检测信号从所述第一逻辑值转变为所述第二逻辑值。
3.根据权利要求2所述的方法，还包括：
将所述驱动器输入信号延迟第三延迟量以生成延迟输入信号；以及
响应于所述延迟输入信号和所述传导信号的反相形式来生成方向信号。
4.根据权利要求3所述的方法，还包括：
响应于具有所述第二逻辑值的所述方向信号来增大所述计数信号的所述值；以及
响应于具有所述第一逻辑值的所述方向信号来减少所述计数信号的所述值。
5.根据权利要求1所述的方法，其中第一延迟信号为已经延迟第一延迟量的所述驱动器输入信号，并且第二延迟信号为已经延迟第二延迟量的所述驱动器输入信号，所述第二延迟量大于所述第一延迟量，所述方法还包括：
响应于具有第一逻辑值的所述负载检测信号来选择所述第一延迟信号作为所述门控制信号；以及
响应于具有第二逻辑值的所述负载检测信号来选择所述第二延迟信号作为所述门控制信号。
6.一种用于控制电源转换器的设备，包括：
门信号控制电路，所述门信号控制电路被配置为响应于传导信号和驱动器输入信号来生成负载检测信号；和
同步整流器SR驱动器，所述同步整流器SR驱动器被配置为响应于所述负载检测信号来生成门控制信号，所述门控制信号响应于所述负载检测信号而延迟一定的延迟量。
7.根据权利要求6所述的设备，其中如果所述负载检测信号具有第一逻辑值，则所述SR驱动器按第一延迟量延迟所述驱动器输入信号来生成所述门控制信号，或者如果所述负载检测信号具有第二逻辑值，则按第二延迟量延迟所述驱动器输入信号来生成所述门控制信号，所述第二延迟量大于所述第一延迟量，并且
其中所述门信号控制电路包括：
计数器，所述计数器响应于所述传导信号和所述驱动器输入信号来生成计数信号，所述计数信号指示所述传导信号的转变次数；
比较器，所述比较器将所述计数信号的值与阈值信号的值进行比较；
和
逻辑门，当所述计数信号的所述值等于或小于所述阈值信号的所述值时，所述逻辑门使所述负载检测信号从所述第一逻辑值转变为所述第二逻辑值。
8.根据权利要求7所述的设备，其中所述门信号控制电路还包括：
延迟电路，所述延迟电路将所述驱动器输入信号延迟第三延迟量以生成延迟输入信号；和
触发器，所述触发器响应于所述延迟输入信号和所述传导信号的反相形式来生成方向信号。
9.根据权利要求8所述的设备，其中所述计数器响应于具有所述第二逻辑值的所述方向信号来增大所述计数信号的所述值，并且
其中所述计数器响应于具有所述第一逻辑值的所述方向信号来减小所述计数信号的所述值。
10.根据权利要求6所述的设备，其中所述SR驱动器包括：
第一延迟电路，所述第一延迟电路将所述驱动器输入信号延迟所述第一延迟量以生成第一延迟信号；
第二延迟电路，所述第二延迟电路将所述驱动器输入信号延迟所述第二延迟量以生成第二延迟信号；和多路复用器MUX，所述多路复用器响应于具有所述第一逻辑值的所述负载检测信号来选择所述第一延迟信号作为所述门控制信号，所述MUX响应于具有所述第二逻辑值的所述负载检测信号来选择所述第二延迟信号作为所述门控制信号。
CN201810328492.5A 2017-04-13 2018-04-12 用于控制电源转换器的设备和方法 Active CN108736732B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/486,926 US10164543B2 (en) 2017-04-13 2017-04-13 System and method for controlling power converter with adaptive turn-on delay
US15/486,926 2017-04-13

Publications (2)

Publication Number Publication Date
CN108736732A true CN108736732A (zh) 2018-11-02
CN108736732B CN108736732B (zh) 2021-01-15

Family

ID=63791009

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810328492.5A Active CN108736732B (zh) 2017-04-13 2018-04-12 用于控制电源转换器的设备和方法

Country Status (3)

Country Link
US (1) US10164543B2 (zh)
CN (1) CN108736732B (zh)
TW (1) TWI673589B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4283852A1 (en) 2018-07-12 2023-11-29 Power Integrations, Inc. Protecting semiconductor switches in switched mode power converters
US11128224B2 (en) * 2018-07-30 2021-09-21 Texas Instruments Incorporated Methods and apparatus for adaptive synchronous rectifier control
US10554136B1 (en) * 2018-08-03 2020-02-04 Power Integrations, Inc. Control of secondary switches based on secondary winding voltage in a power converter
US11799382B2 (en) * 2021-03-03 2023-10-24 Semiconductor Components Industries, Llc Resonant converter with dual-mode control
US20220399821A1 (en) * 2021-06-15 2022-12-15 Texas Instruments Incorporated Llc converter and control

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020141209A1 (en) * 2001-03-30 2002-10-03 Texas Instruments Incorporated Control circuit for synchronous rectifiers in DC/DC converters to reduce body diode conduction losses
US20060187686A1 (en) * 2005-02-21 2006-08-24 Chaoqun Sun LLC series resonant converter and the driving method for the synchronous rectification power switches thereof
CN1825743A (zh) * 2005-02-25 2006-08-30 台达电子工业股份有限公司 Llc串联谐振变换器与其同步整流功率开关驱动方法
US20090016083A1 (en) * 2003-11-04 2009-01-15 Marco Soldano Secondary side synchronous rectifier for resonant converter
CN101471606A (zh) * 2007-12-26 2009-07-01 深圳迈瑞生物医疗电子股份有限公司 Llc谐振变换器
CN104836443A (zh) * 2014-02-11 2015-08-12 快捷半导体(苏州)有限公司 谐振转换器系统、控制器和控制方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6396250B1 (en) * 2000-08-31 2002-05-28 Texas Instruments Incorporated Control method to reduce body diode conduction and reverse recovery losses
US7262980B2 (en) * 2004-12-02 2007-08-28 Astec International Limited Method and apparatus for reducing body diode conduction of synchronous rectifiers
JP4710749B2 (ja) * 2006-07-28 2011-06-29 富士電機システムズ株式会社 Ｄｃ−ｄｃコンバータの制御回路及び方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020141209A1 (en) * 2001-03-30 2002-10-03 Texas Instruments Incorporated Control circuit for synchronous rectifiers in DC/DC converters to reduce body diode conduction losses
US20090016083A1 (en) * 2003-11-04 2009-01-15 Marco Soldano Secondary side synchronous rectifier for resonant converter
US20060187686A1 (en) * 2005-02-21 2006-08-24 Chaoqun Sun LLC series resonant converter and the driving method for the synchronous rectification power switches thereof
CN1825743A (zh) * 2005-02-25 2006-08-30 台达电子工业股份有限公司 Llc串联谐振变换器与其同步整流功率开关驱动方法
CN101471606A (zh) * 2007-12-26 2009-07-01 深圳迈瑞生物医疗电子股份有限公司 Llc谐振变换器
CN104836443A (zh) * 2014-02-11 2015-08-12 快捷半导体(苏州)有限公司 谐振转换器系统、控制器和控制方法

Also Published As

Publication number Publication date
US10164543B2 (en) 2018-12-25
TW201842430A (zh) 2018-12-01
TWI673589B (zh) 2019-10-01
CN108736732B (zh) 2021-01-15
US20180302000A1 (en) 2018-10-18

Similar Documents

Publication Publication Date Title
CN108736732A (zh) 用于控制电源转换器的设备和方法
CN111404403B (zh) 一种自适应检测时间的同步整流控制方法及其控制电路
CN111193407B (zh) 一种同步整流控制方法及其控制电路
CN104883063B (zh) 开关电源装置
US6674658B2 (en) Power converter including circuits for improved operational control of synchronous rectifiers therein
JP4815564B2 (ja) 動的オフセット補正を備えるｄｃ／ｄｃコンバータ
US20020070720A1 (en) Power supply circuit and method thereof to detect demagnitization of the power supply
TWI811848B (zh) 開關電源系統及其同步整流控制器
CN105634260B (zh) 输出短路保护电路
TWI829004B (zh) 開關電源系統
US9894720B1 (en) Linear constant current LED driver circuit in active valley-fill circuit mode
US11843318B2 (en) Converter and power adapter for reducing energy loss
CN106374751B (zh) 一种同步整流控制芯片
CN106452086B (zh) 一种同步整流控制电路
CN105359278B (zh) 具有改进的晶体管关断控制方法的有源二极管
CN105357794A (zh) 用于向一个或多个发光二极管提供输出电流的系统
CN109149968B (zh) 一种同步整流二极管及同步整流控制电路
CN100356675C (zh) 防止有源箝位直流/直流变换器关机后重启动的电路
US8476954B2 (en) Pulse generation circuit
US20190149058A1 (en) Switched mode power supply controller
CN106452087B (zh) 一种同步整流控制电路的整流方法
CN114050710A (zh) 一种开关电源电路
CN206226291U (zh) 一种同步整流控制电路
CN101359878B (zh) 具有自驱式同步整流器的回扫电压变换器
CN110601541A (zh) 一种全桥变换器的控制方法及控制器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant