Nothing Special   »   [go: up one dir, main page]

CN108695297B - 半导体装置、半导体装置的制造方法以及接口单元 - Google Patents

半导体装置、半导体装置的制造方法以及接口单元 Download PDF

Info

Publication number
CN108695297B
CN108695297B CN201810283513.6A CN201810283513A CN108695297B CN 108695297 B CN108695297 B CN 108695297B CN 201810283513 A CN201810283513 A CN 201810283513A CN 108695297 B CN108695297 B CN 108695297B
Authority
CN
China
Prior art keywords
semiconductor
emitter
terminal
semiconductor device
control terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810283513.6A
Other languages
English (en)
Other versions
CN108695297A (zh
Inventor
堀元人
稻叶祐树
池田良成
砂子哲也
稻场道弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hongren Co ltd
Fuji Electric Co Ltd
Original Assignee
Hongren Co ltd
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hongren Co ltd, Fuji Electric Co Ltd filed Critical Hongren Co ltd
Publication of CN108695297A publication Critical patent/CN108695297A/zh
Application granted granted Critical
Publication of CN108695297B publication Critical patent/CN108695297B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/842—Applying energy for connecting
    • H01L2224/84201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Inverter Devices (AREA)

Abstract

一种半导体装置、半导体装置的制造方法以及接口单元，能够减轻将半导体装置与外部设备连接时的连接作业的负担。半导体装置具备：底板；多个半导体单元，分别具备半导体芯片及与半导体芯片连接且向与底板相反侧延伸的棒状的单元侧控制端子，半导体单元以成对个数并排在底板上；接口单元，具有与从多个半导体单元分别延伸的多个单元侧控制端子连接的第一发射极及第一栅极信号用内部布线、第二发射极及第二栅极信号用内部布线以及与这些信号用内部布线连接且向与半导体单元相反的一侧的外部延伸的棒状的第一发射极信号用端子、第一栅极信号用端子、第二发射极信号用端子及第二栅极信号用端子，接口单元具有设置于多个半导体单元之上的箱状的收纳部。

Description

半导体装置、半导体装置的制造方法以及接口单元
技术领域
本发明涉及一种经由接口单元来使将多个半导体模块并联连接而成的半导体装置与外部设备连接的技术。
背景技术
半导体装置、特别是功率用半导体装置(下面称为“功率半导体装置”。)例如通过锡焊、螺纹紧固等被连接于通用逆变器等外部设备，在该连接中借助设置于外部设备侧的印刷板、汇流条等。但是，在将并联连接多个半导体单元而成的半导体装置连接于外部设备的情况下，存在以下问题：与半导体单元的个数相应地，必须在与外部设备之间引绕的布线变多。特别是，构成使半导体芯片的控制信号导通的路径的布线变多，在外部设备的设计上或使用上产生大的限制，设计的自由度变低，并且招致成本增加。
作为与半导体装置及外部设备的连接有关的技术，例如在专利文献1中公开了冷却器、并排地固定在冷却器上的多个功率半导体单元以及将功率半导体单元电连接的汇流条单元。该汇流条单元具备将各功率半导体单元的集电极侧的外部端子或发射极侧的外部端子相互连接的多个汇流条。
另外，专利文献2中公开了将并联连接的多个功率半导体模块中的外部连接端子连结来电连接的印刷电路板。在印刷电路板上形成有用于与控制用或测量用的外部连接端子电连接的电路图案，并且在印刷电路板上设置有与该电路图案连接且沿上下方向延伸的外部端子。
但是，在专利文献1的情况下，汇流条单元具备端子台部以及以从该端子台部突出的方式分离地设置的外部连接用的P端子及N端子，因此存在以下问题：作为整体构造而言复杂，使用不方便。另外，在专利文献2的情况下，为了将功率半导体模块与外部设备连接，在印刷电路板之上进一步重叠半导体模块用壳体，因此存在以下问题：在连接时产生作业负担。
专利文献1：国际公开第2016/031462号
专利文献2：日本特开2014-236150号公报
发明内容
发明要解决的问题
本发明是着眼于上述问题而完成的，其目的在于提供一种能够减轻半导体装置与外部设备的连接作业的负担的接口单元、使用该接口单元的半导体装置以及该半导体装置的制造方法。
用于解决问题的方案
为了解决上述问题，本发明所涉及的半导体装置的某个方式的要点在于，具备：底板；多个半导体单元，该多个半导体单元分别具备半导体芯片以及与半导体芯片连接且向与底板相反的一侧延伸的棒状的单元侧控制端子，半导体单元以成对的个数并排在底板上；以及接口单元，该接口单元具有与从多个半导体单元分别延伸的多个单元侧控制端子连接的内部布线以及与内部布线连接且向与半导体单元相反的一侧的外部延伸的棒状的外部连接用控制端子，该接口单元具有设置于多个半导体单元之上的箱状的收纳部。
另外，本发明所涉及的半导体装置的制造方法的某个方式的要点在于，包括以下工序：将成对的个数的多个半导体单元并排在底板上，多个半导体单元分别具备半导体芯片以及与半导体芯片连接且向与底板相反的一侧延伸的棒状的单元侧控制端子；在多个半导体单元之上搭载具有箱状的收纳部的接口单元，该接口单元具有与从多个半导体单元分别延伸的多个单元侧控制端子连接的内部布线以及与内部布线连接且向与半导体单元相反的一侧的外部延伸的棒状的外部连接用控制端子；以及将多个半导体单元各自的单元侧控制端子与内部布线连接。
另外，在发明所涉及的半导体装置中使用的接口单元的某个方式的要点在于，具有用于与从多个半导体单元分别延伸的多个单元侧控制端子连接的内部布线以及与内部布线连接且向与半导体单元相反的一侧的外部延伸的棒状的外部连接用控制端子，半导体单元以成对的个数并排在底板上，多个半导体单元分别具备半导体芯片以及与半导体芯片连接且向与底板相反的一侧延伸的棒状的单元侧控制端子，接口单元具备用于设置于多个半导体单元之上的箱状的收纳部。
发明的效果
根据本发明所涉及的接口单元、使用该接口单元的半导体装置以及半导体装置的制造方法，能够减轻将半导体装置与外部设备连接时的连接作业的负担。
附图说明
图1是示意性地说明本发明的实施方式所涉及的半导体装置的结构的概要的立体图(鸟瞰图)。
图2是示意性地说明本发明的实施方式所涉及的半导体装置的结构的概要的分解立体图。
图3是示意性地说明本发明的实施方式所涉及的半导体装置中并联连接的一对半导体单元的结构的概要的俯视图。
图4是对于半导体单元的短边侧以能够看出高度的方式从正面进行观察来示意性地说明本发明的实施方式所涉及的半导体装置中并联连接的一对半导体单元的结构的概要的侧视图。
图5是从图3中的A-A线方向观察的截面图。
图6是从图3中的B-B线方向观察的截面图。
图7是示意性地说明本发明的实施方式所涉及的半导体装置中将一对半导体单元并联连接的接口单元的结构的概要的俯视图。
图8是对于接口单元的收纳部的长边侧和半导体单元的短边侧以能够看出高度的方式从正面进行观察来示意性地说明在本发明的实施方式所涉及的半导体装置中利用接口单元将一对半导体单元并联连接的结构的概要的侧视图。
图9是对于接口单元的支承部的长边侧以能够看出高度的方式从正面进行观察来示意性地说明本发明的实施方式所涉及的半导体装置中使用的接口单元的结构的概要的侧视图。
图10A是示意性地说明本发明的实施方式所涉及的半导体装置中使用的接口单元的收纳部的内部布线的概要的俯视图，图10B是从图10A中的E-E线方向观察的截面图。
图11是从图7中的C-C线方向观察的截面图。
图12是从图7中的D-D线方向观察的截面图。
图13是示意性地说明在本发明的实施方式所涉及的半导体装置中利用接口单元将一对半导体单元并联连接的结构的概要的俯视图。
图14是对于接口单元的收纳部的长边侧以能够看出高度的方式从正面进行观察来示意性地说明在本发明的实施方式所涉及的半导体装置中利用接口单元将一对半导体单元并联连接的结构的概要的侧视图。
图15是示意性地说明在本发明的实施方式所涉及的半导体装置中并联连接的一对半导体单元借助接口单元来与外部设备的控制用印刷板连接的结构的概要的俯视图。
图16是示意性地说明在比较例所涉及的半导体装置中并联连接的一对半导体单元按每个半导体单元来与外部设备的控制用印刷板连接的结构的概要的俯视图。
图17是示意性地说明本发明的实施方式的第一变形例所涉及的半导体装置的结构的概要的分解立体图。
图18是示意性地说明本发明的实施方式的第二变形例所涉及的半导体装置的结构的概要的分解截面图。
图19是示意性地说明本发明的实施方式的第三变形例所涉及的半导体装置中使用的接口单元的收纳部的内部布线的层叠状态的概要的俯视图。
附图标记说明
10：半导体单元；10a：密封树脂；11：上臂用的发射极信号用端子；12：左侧的栅极信号用端子；13：下臂用的发射极信号用端子；14：右侧的栅极信号用端子；15a、15b：集电极侧连接端子；15c：集电极侧汇流条端子；15c1：台座；15d：集电极侧嵌合用凹部；16：收容部；18：收容部；17a、17b：发射极侧连接端子；17c：发射极侧汇流条端子；17d：发射极侧嵌合用凹部；19a、19b：输出侧连接端子；19c：输出侧汇流条端子；19d：输出侧嵌合用凹部；20：半导体单元；21：上臂用的发射极信号用端子；22：左侧的栅极信号用端子；23：下臂用的发射极信号用端子；24：右侧的栅极信号用端子；30：接口单元；30a：收纳部；30a1、30a2：缺口；30b：支承部；31：第一发射极信号用端子；32：第一栅极信号用端子；33：第二发射极信号用端子；34：第二栅极信号用端子；35：集电极侧主端子连接条；35a、35b：集电极侧汇流条连接部；35a1、35b1：集电极侧汇流条连接部；35a2：集电极侧嵌合用凸部；35c：集电极侧外部连接部；37：发射极侧主端子连接条；37a、37b：发射极侧汇流条连接部；37a1、37b1：发射极侧汇流条连接部；37a2、37b2：发射极侧嵌合用凸部；37c：发射极侧外部连接部；39：输出侧主端子连接条；39a、39b：输出侧汇流条连接部；39a1、39b1：输出侧汇流条连接部；39a2、39b2：输出侧嵌合用凸部；39c：输出侧外部连接部；51、51a：绝缘层；52、52a：表面导电箔；53、53a：背面导电箔；55：功率半导体芯片；61：绝缘层；62：表面导电箔；63：背面导电箔；65：功率半导体芯片；70：印刷电路板；71、72：柱电极；85、87、89：螺母；91：第一发射极信号用内部布线；91a：基部；91b：左侧支部；91c：右侧支部；91d：中央支部；91x：第一发射极信号用内部布线；92：第一栅极信号用内部布线；92a：基部；92b1：第一支部；92b2：第二支部；92c1：第一支部；92c2：第二支部；92d1：第一中央支部；92d2：第二中央支部；92x：第一栅极信号用内部布线；93：第二发射极信号用内部布线；93x：第二发射极信号用内部布线；94：第二栅极信号用内部布线；94x：第二栅极信号用内部布线；95、97、99：螺母；100：底板；101、101a、101b：控制用印刷板；102、102a、102b：布线；105：集电极侧汇流条布线；107：发射极侧汇流条布线；109：输出侧汇流条布线；111a、111b：缺口部；130：接口单元；135：集电极侧主端子连接条；137：发射极侧主端子连接条；139：输出侧主端子连接条；210：半导体单元；230：接口单元；230b：支承部。
具体实施方式
下面说明本发明的实施方式。在下面的附图的记载中，对相同或类似的部分标注相同或类似的标记。其中，应该注意的是，附图是示意性的，厚度与平面尺寸的关系、各装置或各构件的厚度的比例等与现实的不同。因而，应该参酌下面的说明来判定具体的厚度、尺寸。另外，在附图相互之间也包括彼此的尺寸的关系、比例不同的部分，这是理所当然的。
另外，下面的说明中的“左右”、“上下”的方向只是为了便于说明的定义，并不对本发明的技术思想进行限定。因此，例如，如果将纸面旋转90度则“左右”与“上下”的叫法被互换，如果将纸面旋转180度则“左”变为“右”、“右”变为“左”，这是理所当然的。
<半导体装置>
如图1所示，本发明的实施方式所涉及的半导体装置具备并排设置于金属制的底板100上的成对的2个1组的半导体单元10、20以及横跨半导体单元10、20的上侧地设置的接口单元30。接口单元30将半导体单元10、20的各自对应的端子彼此并联连接。半导体装置能够借助接口单元30来与设置于通用逆变器等外部设备侧的设备侧汇流条进行螺丝(螺栓)连接。
一对半导体单元10、20均为长方体状，分别在内侧利用密封树脂10a而密封有搭载有功率半导体芯片的半导体模块。在图1中的左跟前侧的半导体单元10的密封树脂10a之上，示出了从密封树脂10a的内侧向上方延伸的上臂用的发射极信号用端子11、集电极侧连接端子15a、发射极侧连接端子17a以及输出侧连接端子19a的上端。另外，在密封树脂10a的上表面的中央，分别设置有在俯视图案中均呈矩形的板状的集电极侧汇流条端子15c、发射极侧汇流条端子17c以及输出侧汇流条端子19c。另外，在密封树脂10a的上表面上的长边方向的两端，以形成铅垂地向上方起立的侧壁的方式设置有收容部(日语：袴部)16、18。
接口单元30具有收纳内部布线的收纳部30a以及支承集电极侧主端子连接条35、发射极侧主端子连接条37以及输出侧主端子连接条39的支承部30b。收纳部30a具有沿着半导体单元10的收容部16和半导体单元20的收容部各自的侧壁的形状的缺口30a1、30a2。在图1中的收纳部30a的位于中央跟前侧的左端部，例示了第一发射极信号用内部布线91和第一栅极信号用内部布线92局部地暴露。在收纳部30a的平坦的上表面的中央，设置有棒状的第一发射极信号用端子31、第一栅极信号用端子32、第二发射极信号用端子33以及第二栅极信号用端子34。
支承部30b的集电极侧主端子连接条35、发射极侧主端子连接条37以及输出侧主端子连接条39分别具有沿水平方向延伸的集电极侧汇流条连接部35a、35b、发射极侧汇流条连接部37a、37b以及输出侧汇流条连接部39a、39b。另外，集电极侧主端子连接条35、发射极侧主端子连接条37以及输出侧主端子连接条39分别具有配置于支承部30b的上表面的集电极侧外部连接部35c、发射极侧外部连接部37c、输出侧外部连接部39c。
如图2所示，一对半导体单元10、20以使矩形的长边平行地相邻的方式沿着各自的短边方向并排设置。在图2中的跟前侧的半导体单元10的密封树脂10a的收容部16的周围，示出了与上臂用的发射极信号用端子11同样地从密封树脂10a的内侧向上方呈直线状地延伸的左侧的栅极信号用端子12、下臂用的发射极信号用端子13以及右侧的栅极信号用端子14的上端。在图2中的里侧的半导体单元20的密封树脂的收容部的周围，也示出了从密封树脂的内侧向上方呈直线状地延伸的上臂用的发射极信号用端子21、左侧的栅极信号用端子22、下臂用的发射极信号用端子23以及右侧的栅极信号用端子24的上端。在一对半导体单元10、20之间，同名的构件具有相同的构造和功能，因此，下面以图3中在左侧示出的半导体单元10为代表例来主要进行说明，适当省略重复说明。
如图3所示，半导体单元10的集电极侧汇流条端子15c、发射极侧汇流条端子17c、输出侧汇流条端子19c以各自的长边方向沿着半导体单元10的短边方向延伸的方式等间隔地设置。
集电极侧汇流条端子15c、发射极侧汇流条端子17c、输出侧汇流条端子19c均由铜(Cu)、铝(Al)等制作而成，具有导电性。在集电极侧汇流条端子15c、发射极侧汇流条端子17c、输出侧汇流条端子19c各自的中央，设置有配置于下侧的密封树脂10a的上部的、与图3中用六边形的虚线表示的螺母的孔大致同心且圆形的贯通孔。
另外，集电极侧汇流条端子15c、发射极侧汇流条端子17c以及输出侧汇流条端子19c在各自的下表面侧的两端处与从内部呈直线状地延伸的棒状的集电极侧连接端子15a、15b、发射极侧连接端子17a、17b以及输出侧连接端子19a、19b接合。集电极侧连接端子15a、15b、发射极侧连接端子17a、17b以及输出侧连接端子19a、19b分别以2条为一组。
集电极侧连接端子15a、15b通过焊接或锡焊等来与密封树脂10a上的集电极侧汇流条端子15c接合，发射极侧连接端子17a、17b通过焊接或锡焊等来与密封树脂10a上的发射极侧汇流条端子17c接合，输出侧连接端子19a、19b通过焊接或锡焊等来与密封树脂10a上的输出侧汇流条端子19c接合。集电极侧连接端子15a、15b向搭载于半导体模块的功率半导体芯片的背面提供电流。发射极侧连接端子17a、17b使来自功率半导体芯片的表面的电流流向外部。输出侧连接端子19a、19b供集电极侧连接端子15a、15b的布线与发射极侧连接端子17a、17b的布线的中间的输出电流流动。下面，在说明书中，将集电极侧连接端子15a、15b、发射极侧连接端子17a、17b以及输出侧连接端子19a、19b还分别称为“主端子”。
在半导体单元10的密封树脂10a的图3中的上下方向的两端的收容部16、18的内侧，设置有被插入用于将半导体单元10安装于其它构件、装置等的螺丝等的安装孔。如图3所示，收容部16、18的侧壁在俯视图案中以壁面包围安装孔的方式描绘出圆弧。
在图3中的下侧的收容部16的左右两侧的、靠密封树脂10a的长边方向的中央的位置，示出了上臂用的发射极信号用端子11和下臂用的发射极信号用端子13各自的上端。上臂用的发射极信号用端子11和下臂用的发射极信号用端子13以收容部16为中心、对称地设置于沿着一对半导体单元10、20的并排设置方向的同一直线上。上臂用的发射极信号用端子11和下臂用的发射极信号用端子13对发射极侧电压进行检测。
另外，在图3中的上臂用的发射极信号用端子11和下臂用的发射极信号用端子13的下侧且靠收容部16的左右两侧的端部的位置，示出了左侧的栅极信号用端子12和右侧的栅极信号用端子14各自的上端。左侧的栅极信号用端子12和右侧的栅极信号用端子14以收容部16为中心、对称地设置于沿着一对半导体单元10、20的并排设置方向的同一直线上。上臂用的发射极信号用端子11、下臂用的发射极信号用端子13、左侧的栅极信号用端子12以及右侧的栅极信号用端子14为大致相同的高度。如图4所示，半导体单元10的左侧的栅极信号用端子12的上端面及右侧的栅极信号用端子14的上端面比收容部16的上端面稍高。左侧的栅极信号用端子12和右侧的栅极信号用端子14对功率半导体芯片的导通/截止(ON/OFF)进行控制。
上臂用的发射极信号用端子11、左侧的栅极信号用端子12、下臂用的发射极信号用端子13以及右侧的栅极信号用端子14均能够由使用Cu等金属的导电性材料制作而成。上臂用的发射极信号用端子11、下臂用的发射极信号用端子13、左侧的栅极信号用端子12以及右侧的栅极信号用端子14相当于本发明的“单元侧控制端子”。
如图5所示，在半导体单元10的密封树脂10a的内部沿着半导体单元10的长边方向设置有2个半导体模块(功率半导体模块)。如图6所示，在半导体单元20的密封树脂的内部也设置有2个半导体模块。即，一对半导体单元10、20均是将2个半导体模块组合来使用的所谓的“2in1”用(2in1型)半导体单元。如图5所示，在半导体单元10的密封树脂10a的上部且集电极侧汇流条端子15c、发射极侧汇流条端子17c以及输出侧汇流条端子19c之下，设置有3个螺母套。在螺母套的空间内分别设置有用于与外部设备的设备侧汇流条连接的螺母85、87、89。
在密封树脂10a的上表面上，在一对集电极侧连接端子15a、15b之间，以包围螺母85的方式设置有搭载集电极侧汇流条端子15c的台座15c1。台座15c1是如图3中所示那样在俯视图案中外缘为矩形的框型。另外，虽然省略了标记的附注，但是在密封树脂10a的上表面上，在螺母87的周围同样设置有搭载发射极侧汇流条端子17c的台座，在螺母89的周围同样设置有搭载输出侧汇流条端子19c的台座。半导体单元10使用螺母85、87、89也能够单独地借助螺丝(螺栓)等来与设置于通用逆变器等外部设备侧的设备侧汇流条连接。
密封于半导体单元10的内部的2个功率半导体模块中的在图5中的右侧示出的半导体模块具有绝缘层51、设置于绝缘层51的表面侧的由铜板等形成的表面导电箔52以及设置于绝缘层51的背面侧的由铜板等形成的背面导电箔53。背面导电箔53的下表面与图1所示的底板100的上表面接合。在表面导电箔52的上表面上，隔着焊料54来搭载有功率半导体芯片55。
在功率半导体芯片55之上设置有印刷电路板70，在印刷电路板70的下表面与功率半导体芯片55的上表面之间，棒状的柱电极71以向下侧延伸的方式设置。柱电极71与设置在功率半导体芯片55的上表面上的焊料56接合，确保了功率半导体芯片55与印刷电路板70的电接合。
另一方面，在图5中的左侧示出的半导体模块与右侧的半导体模块同样地，具有绝缘层61、绝缘层61的表面上的表面导电箔62以及绝缘层61的背面上的背面导电箔63。背面导电箔63的下表面与图1所示的底板100的上表面接合，在表面导电箔62的上表面上，隔着焊料64来搭载有功率半导体芯片65。从印刷电路板70向下侧延伸的棒状的柱电极72借助焊料66来与功率半导体芯片65的上表面电接合。
接着，说明本发明的实施方式所涉及的半导体装置的接口单元30。图1和图2所示的接口单元30的收纳部30a是长方体状且具有内部空间的箱型，支承部30b是长方体状且棒状。如图7所示，支承部30b的长边方向的下端安装于收纳部30a的长边方向的中央，由此接口单元30在俯视图案中呈倒T字状。
-收纳部-
如图7所示，在收纳部30a中，第一发射极信号用端子31、第一栅极信号用端子32、第二发射极信号用端子33以及第二栅极信号用端子34以在俯视图案中位于正方形的4个角部且等间隔地密集的方式接近配置。第一发射极信号用端子31、第一栅极信号用端子32、第二发射极信号用端子33以及第二栅极信号用端子34如在图8中例示的第一栅极信号用端子32和第二栅极信号用端子34那样，均为棒状且铅垂地向上侧延伸。
第一发射极信号用端子31、第一栅极信号用端子32、第二发射极信号用端子33以及第二栅极信号用端子34各自的下端被插入到收纳部30a的内部，与在内部空间内分别对应地设置的内部布线连接。第一发射极信号用端子31、第一栅极信号用端子32、第二发射极信号用端子33以及第二栅极信号用端子34相当于本发明的“外部连接用控制端子”。
第一发射极信号用端子31借助对应的内部布线来同时与半导体单元10的上臂用的发射极信号用端子11及半导体单元20的上臂用的发射极信号用端子21连接。第一栅极信号用端子32借助对应的内部布线来同时与半导体单元10的左侧的栅极信号用端子12及半导体单元20的左侧的栅极信号用端子22连接。第二发射极信号用端子33借助对应的内部布线来同时与半导体单元10的下臂用的发射极信号用端子13及半导体单元20的下臂用的发射极信号用端子23连接。第二栅极信号用端子34借助对应的内部布线来同时与半导体单元10的右侧的栅极信号用端子14及半导体单元20的右侧的栅极信号用端子24连接。
在收纳部30a的上表面上的设置有外部连接用控制端子的中央的区域以及该区域的图7中的左右两侧，收纳部30a的缺口30a1、30a2分别设置成在俯视图案中呈现为圆弧状。缺口30a1、30a2的圆弧沿着半导体单元10的密封树脂10a的收容部16的圆弧。在收纳部30a的设置有4根外部连接用控制端子的中央的区域与左右的端部之间，在图7中的缺口30a1、30a2的上端的位置处，沿着收纳部30a的短边方向(图7中的上下方向)的宽度最窄。
如图7所示，在收纳部30a的各个缺口30a1、30a2的与收纳部30a的中央的区域相反的一侧，以夹着各个缺口30a1、30a2的方式左右对称地设置有具有开口部的凹部，该开口部在俯视图案中左右方向的宽度随着从收纳部30a侧去向支承部30b侧而变宽。第一发射极信号用内部布线91和第一栅极信号用内部布线92各自的端部暴露于在图7中位于收纳部30a的左侧的缺口30a1的左侧的凹部的内侧。
另外，第一发射极信号用内部布线91的另一端部和第一栅极信号用内部布线92的另一端部同样地暴露于在图7中位于左侧的缺口30a1的右侧的凹部的内侧。同样地，第二发射极信号用内部布线93和第二栅极信号用内部布线94各自的端部暴露于在图7中位于收纳部30a的右侧的缺口30a2的左侧的凹部的内侧。另外，第二发射极信号用内部布线93的另一端部和第二栅极信号用内部布线94的另一端部设置成分别暴露于在图7中位于右侧的缺口30a2的右侧的凹部的内侧。
在图9中，例示了设置于在图7所示的俯视图案中位于收纳部30a的左侧的缺口30a1的左侧的凹部中的、第一发射极信号用内部布线91和第一栅极信号用内部布线92的暴露的端部的状态。在图9中的右侧所示的凹部的下部设置有具有高低差的台阶。带状的第一发射极信号用内部布线91的端部以使上表面水平的方式配置在台阶的下层的上表面，并且，带状的第一栅极信号用内部布线92的端部以使上表面水平的方式配置在台阶的上层的上表面。通过台阶，第一发射极信号用内部布线91和第一栅极信号用内部布线92各自的上表面的高度不同。在所配置的各个端部设置有贯通孔(通孔)。从下侧的半导体单元10延伸的上臂用的发射极信号用端子11被插入到第一发射极信号用内部布线91的贯通孔。
在图9中省略了贯通孔的标记，但是能够根据在水平地延伸的第一发射极信号用内部布线91的右端表示与第一发射极信号用内部布线91正交的上臂用的发射极信号用端子11的2条虚线的上部的位置来推测贯通孔的位置。另外，左侧的栅极信号用端子12的上端被插入到第一栅极信号用内部布线92的贯通孔。
如图10A所示，在收纳部30a的内侧配置有第一发射极信号用内部布线91、第一栅极信号用内部布线92、第二发射极信号用内部布线93以及第二栅极信号用内部布线94。此外，为了进行说明，图10A和图10B中示出的各个布线的尺寸是示意性地表示的，实际的尺寸、比例有时与图中所示的尺寸、比例不同。另外，在图10A和图10B中描绘的4条内部布线中的除第一栅极信号用内部布线92以外的3条内部布线的内侧标注了图案以便于说明。
如图10A和图10B所示，在收纳部30a的内侧，第一发射极信号用内部布线91、第一栅极信号用内部布线92、第二栅极信号用内部布线94以及第二发射极信号用内部布线93按此顺序从下向上地以彼此上下分离的方式堆叠。在第一发射极信号用内部布线91、第一栅极信号用内部布线92、第二发射极信号用内部布线93以及第二栅极信号用内部布线94彼此之间填充有绝缘性的树脂等。
如图10A所示，第一发射极信号用内部布线91、第一栅极信号用内部布线92、第二发射极信号用内部布线93以及第二栅极信号用内部布线94分别具有沿着图10A中的左右方向延伸的基部。在该基部设置有从基部的两端沿着图10A中的上下方向分别与基部正交地延伸的左侧支部及右侧支部以及与基部正交地从被基部的左侧支部及右侧支部夹着的中央延伸的中央支部。中央支部与左侧支部及右侧支部平行地延伸。即，第一发射极信号用内部布线91、第一栅极信号用内部布线92、第二发射极信号用内部布线93以及第二栅极信号用内部布线94为具备分别沿着收纳部30a的短边且彼此分离地延伸的3条支部的三叉构造。
例如关注图10A中的上侧的区域，第一发射极信号用内部布线91的基部91a与位于该基部91a之下的第一栅极信号用内部布线92的基部92a平行地且彼此接近地设置。另外，关注图10A中的左侧的区域，第一发射极信号用内部布线91的左侧支部91b与第一栅极信号用内部布线92的左侧支部(92b1、92b2)的第一支部92b1平行地且彼此接近地设置。
第一栅极信号用内部布线92的左侧支部(92b1、92b2)具有第一支部92b1以及从该第一支部92b1的与基部92a相反的一侧的端部起与基部92a平行地延伸的第二支部92b2。该第二支部92b2以与第一发射极信号用内部布线91的左侧支部91b的端部接近的方式向左侧延伸。因此，第一发射极信号用内部布线91的左侧支部91b的端部的贯通孔与第一栅极信号用内部布线92的左侧支部(92b1、92b2)的第二支部92b2的端部的贯通孔沿着图10A中的上下方向设置在同一直线上。
另外，关注图10A中的右侧的区域，第一发射极信号用内部布线91的右侧支部91c与第一栅极信号用内部布线92的右侧支部(92c1、92c2)的第一支部92c1平行地且彼此接近地设置。第一栅极信号用内部布线92的右侧支部(92c1、92c2)具有第一支部92c1以及从该第一支部92c1的与基部92a相反的一侧的端部起与基部92a平行地延伸的第二支部92c2。该第二支部92c2以与第一发射极信号用内部布线91的右侧支部91c的端部接近的方式向右侧延伸。第一发射极信号用内部布线91的右侧支部91c的端部的贯通孔与第一栅极信号用内部布线92的右侧支部的第二支部92c2的端部的贯通孔沿着图10A中的上下方向设置在同一直线上。
另外，关注图10A中的中央的区域，第一发射极信号用内部布线91的中央支部91d与第一栅极信号用内部布线92的中央支部(92d1、92d2)的第一中央支部92d1平行地且彼此接近地设置。第一栅极信号用内部布线92的中央支部(92d1、92d2)具有第一中央支部92d1以及从该第一中央支部92d1的与基部92a相反的一侧的端部起与基部92a平行地延伸的第二中央支部92d2。该第二中央支部92d2以与第一发射极信号用内部布线91的中央支部91d的端部接近的方式向右侧延伸。第一发射极信号用内部布线91的中央支部91d的端部的贯通孔与第一栅极信号用内部布线92的中央支部(92d1、92d2)的第二中央支部92d2的端部的贯通孔沿着图10A中的上下方向设置在同一直线上。
第一发射极信号用内部布线91的左侧支部91b、右侧支部91c以及中央支部91d各自的顶端的贯通孔的位置沿着收纳部30a的长边方向(图10A中的左右方向)设置在同一直线上。能够根据在图10A中的第一发射极信号用内部布线91的顶端的内侧示出的半导体单元10的上臂用的发射极信号用端子11、半导体单元20的上臂用的发射极信号用端子21以及收纳部30a的第一发射极信号用端子31各自的圆形状的外缘来推测该贯通孔的形状。
另外，第一栅极信号用内部布线92的左侧支部(92b1、92b2)的第一支部92b1、右侧支部(92c1、92c2)的第一支部92c1以及中央支部(92d1、92d2)各自的贯通孔的位置也沿着收纳部30a的长边方向设置在同一直线上。如图10A所示，第一发射极信号用内部布线91的3个贯通孔所形成的水平的直线与第一栅极信号用内部布线92的3个贯通孔所形成的水平的直线沿着收纳部30a的长边方向相互平行。
虽然在图10A和图10B中省略了标记的附注，但是第二发射极信号用内部布线93与第一发射极信号用内部布线91同样地具有基部、从基部延伸的左侧支部、右侧支部以及中央支部而呈三叉状。以使第二发射极信号用内部布线93的左侧支部、右侧支部以及中央支部各自的顶端的贯通孔与第一发射极信号用内部布线91的左侧支部91b、右侧支部91c以及中央支部91d各自的顶端的贯通孔配置在沿着图10A中的左右方向的同一直线上的方式，来设定第二发射极信号用内部布线93的三叉各自的区域的长度。
同样地，虽然在图10A和图10B中省略了标记的附注，但是第二栅极信号用内部布线94与第一栅极信号用内部布线92同样地具有基部、从基部延伸的左侧支部、右侧支部以及中央支部而呈三叉状。以使第二栅极信号用内部布线94的左侧支部、右侧支部以及中央支部各自的顶端的贯通孔与第一栅极信号用内部布线92的左侧支部(92b1、92b2)、右侧支部(92c1、92c2)以及中央支部(92d1、92d2)各自的顶端的贯通孔配置在沿着图10A中的左右方向的同一直线上的方式，来设定第二栅极信号用内部布线94的三叉各自的区域的长度。
在收纳部30a的下部，与从下侧的半导体单元10延伸的上臂用的发射极信号用端子11、左侧的栅极信号用端子12、下臂用的发射极信号用端子13以及右侧的栅极信号用端子14各自的上端的位置对应地设置有贯通孔。在图10B中示出的截面位置的收纳部30a的下端，沿着左右方向设置有4个贯通孔，例示了插入到4个贯通孔中的左侧的2个贯通孔的半导体单元10的上臂用的发射极信号用端子11和下臂用的发射极信号用端子13。另外，同样例示了分别插入到4个贯通孔中的右侧的2个贯通孔的半导体单元20的上臂用的发射极信号用端子21和下臂用的发射极信号用端子23。
这4个贯通孔位于与在第一发射极信号用内部布线91、第一栅极信号用内部布线92、第二发射极信号用内部布线93以及第二栅极信号用内部布线94的左侧支部及右侧支部的端部分别设置的贯通孔上下同心的位置。
如图10B所示，半导体单元10的上臂用的发射极信号用端子11的上端被同时插入到收纳部30a的下部的贯通孔以及与该贯通孔的上侧对应地设置的第一发射极信号用内部布线91的左侧支部91b的端部的贯通孔。上臂用的发射极信号用端子11与第一发射极信号用内部布线91电接合。半导体单元10的左侧的栅极信号用端子12、下臂用的发射极信号用端子13以及右侧的栅极信号用端子14也与上臂用的发射极信号用端子11的情况同样地，在被插入到收纳部30a的内部的状态下与对应的其它3条内部布线分别接合。
在图10B中，例示了第一发射极信号用端子31的下端接合在第一发射极信号用内部布线91的三叉的中央支部91d的顶端之上的状态。另外，在图10B中的第一发射极信号用端子31的右侧，例示了第二发射极信号用端子33的下端接合在第二发射极信号用内部布线93的三叉的中央支部的顶端之上的状态。
-支承部-
设置于接口单元30的支承部30b的集电极侧主端子连接条35、发射极侧主端子连接条37以及输出侧主端子连接条39均由Cu等导电性的板状构件制作而成。集电极侧主端子连接条35、发射极侧主端子连接条37以及输出侧主端子连接条39如在图8中的集电极侧主端子连接条35所例示的那样，在从能够看出厚度的方向观察时，以中央呈倒U字状的方式分别具有4处弯曲部且左右对称。
图8中在集电极侧主端子连接条35的左右的两端处主面水平地延伸的区域是与下侧的半导体单元10的集电极侧汇流条端子15c以及半导体单元20的输出侧汇流条端子固定且电接合的集电极侧汇流条连接部35a、35b。另外，集电极侧主端子连接条35的U字的底部的部分是通过利用螺丝等固定于外部设备的设备侧汇流条来与其电连接的集电极侧外部连接部35c。
如图8和图11所示，集电极侧外部连接部35c、发射极侧外部连接部37c、输出侧外部连接部39c暴露在支承部30b的上表面上。如图11和图12所示，在集电极侧外部连接部35c、发射极侧外部连接部37c、输出侧外部连接部39c的主面的中央设置有用于与外部设备连接的贯通孔。如图11所示，在集电极侧汇流条连接部35a、35b的主面的中央设置有用于与半导体单元10、20连接的贯通孔。另外，如图8所示，集电极侧主端子连接条35中的在集电极侧汇流条连接部35a、35b与集电极侧外部连接部35c之间以形成侧壁的方式铅垂地延伸的区域被埋入到支承部30b的主体的树脂之中来被固定为一体。
与集电极侧主端子连接条35同样地，如图7所示，在发射极侧主端子连接条37的左右的两端也设置有发射极侧汇流条连接部37a、37b，在中央设置有发射极侧外部连接部37c。另外，在输出侧主端子连接条39的两端设置有输出侧汇流条连接部39a、39b，在中央设置有输出侧外部连接部39c。发射极侧主端子连接条37和输出侧主端子连接条39各自的构造与集电极侧主端子连接条35是等效的，因此省略重复说明。如图12所示，在集电极侧主端子连接条35、发射极侧主端子连接条37以及输出侧主端子连接条39之下的支承部30b的主体的内部设置有收纳螺母95、97、99的螺母套的空间。
<半导体装置的制造方法>
接着，说明使用接口单元30的本发明的实施方式所涉及的半导体装置的制造方法。首先，将成对的2个半导体单元10、20彼此接合地并排设置在底板100上。然后，如图13所示，在并排设置的一对半导体单元10、20的上表面上，以使支承部30b的长边方向与半导体单元10、20的长边方向一致的方式将接口单元30搭载于半导体单元10、20的并排设置方向的中央。以使收纳部30a的缺口30a1、30a2沿着半导体单元10的密封树脂10a上的收容部16以及半导体单元20的密封树脂上的收容部的外缘的方式搭载接口单元30。接口单元30的沿着支承部30b的长边方向的中心轴与一对半导体单元10、20之间的间隙的中心对齐，收纳部30a的两端分别以相等的宽度与一对半导体单元10、20重叠。即，半导体装置在俯视图案中左右对称。
接着，通过锡焊等将接口单元30的支承部30b的集电极侧主端子连接条35的两端的集电极侧汇流条连接部35a、35b与下侧的半导体单元10的集电极侧汇流条端子15c及半导体单元20的集电极侧汇流条端子接合。另外，使集电极侧主端子连接条35的孔部与集电极侧汇流条端子15c的孔部重合后进行螺纹固定。
同样地，通过锡焊等将支承部30b的发射极侧主端子连接条37的两端的发射极侧汇流条连接部37a、37b与下侧的半导体单元10的发射极侧汇流条端子17c及半导体单元20的发射极侧汇流条端子接合。另外，使发射极侧主端子连接条37的孔部与发射极侧汇流条端子17c的孔部重合后进行螺纹固定。另外，通过锡焊等将支承部30b的输出侧主端子连接条39的两端的输出侧汇流条连接部39a、39b与下侧的半导体单元10的输出侧汇流条端子19c及半导体单元20的输出侧汇流条端子接合。另外，使输出侧主端子连接条39的孔部与输出侧汇流条端子19c的孔部重合后进行螺纹固定。
接着，使用图13且还使用图14、图10A以及图10B来具体说明收纳部30a中的一对半导体单元10、20各自的控制端子与同各个控制端子对应的内部布线的连接。首先，如图10B所示，将半导体单元10的上臂用的发射极信号用端子11插入到收纳部30a的下部的贯通孔以及收纳部30a的内部的第一发射极信号用内部布线91的左侧支部91b的端部的贯通孔来进行一体化。一体化后的上臂用的发射极信号用端子11和第一发射极信号用内部布线91的左侧支部91b的端部暴露在图13中示出的收纳部30a的左侧的缺口30a1的左侧的凹部内的、位于图13中的上侧的台阶的下层之上。在该暴露的凹部的内侧，对上臂用的发射极信号用端子11与第一发射极信号用内部布线91的端部的接合部实施焊接、铆接或使用焊料等接合材料的处理来进行电连接。
另外，将图10A所示的半导体单元10的左侧的栅极信号用端子12插入到收纳部30a的下部的贯通孔以及收纳部30a的内部的第一栅极信号用内部布线92的左侧支部(92b1、92b2)的端部的贯通孔来进行一体化。一体化后的左侧的栅极信号用端子12和第一栅极信号用内部布线92的左侧支部(92b1、92b2)的端部暴露在图13中示出的收纳部30a的左侧的缺口30a1的左侧的凹部内的、位于图13中的下侧的台阶的上层之上。在该暴露的凹部的内侧的空间内，对左侧的栅极信号用端子12与第一栅极信号用内部布线92的端部的接合部实施焊接、铆接或使用焊料等接合材料的处理来进行电连接。
同样地，将半导体单元10的下臂用的发射极信号用端子13的上端与第二发射极信号用内部布线93的左侧支部的端部一体化来形成接合部。然后，将接合部电连接在图13中示出的收纳部30a的左侧的缺口30a1的右侧的凹部内的、位于图13中的上侧的台阶的下层之上。另外，将半导体单元10的右侧的栅极信号用端子14的上端与第二栅极信号用内部布线94的左侧支部的端部一体化来形成接合部。然后，将接合部电连接在图13中示出的收纳部30a的左侧的缺口30a1的右侧的凹部内的、位于图13中的下侧的台阶的上层之上。
另一方面，关于与半导体单元10成对的半导体单元20，也是将上臂用的发射极信号用端子21插入到收纳部30a的下部的贯通孔以及收纳部30a的内部的第一发射极信号用内部布线91的右侧支部的端部的贯通孔来进行一体化。一体化后的上臂用的发射极信号用端子21和第一发射极信号用内部布线91的右侧支部的端部暴露在图13中示出的收纳部30a的右侧的缺口30a2的左侧的凹部内的、位于图13中的上侧的台阶的下层之上。在该暴露的凹部的内侧的空间内，对上臂用的发射极信号用端子21与第一发射极信号用内部布线91的端部的接合部实施焊接、铆接或使用焊料等接合材料的处理来进行电连接。
另外，将半导体单元20的左侧的栅极信号用端子22插入到收纳部30a的下部的贯通孔以及收纳部30a的内部的第一栅极信号用内部布线92的右侧支部的端部的贯通孔来进行一体化。一体化后的左侧的栅极信号用端子22和第一栅极信号用内部布线92的右侧支部的端部暴露在图13中示出的收纳部30a的右侧的缺口30a2的左侧的凹部内的、位于图13中的下侧的台阶的上层之上。在该暴露的凹部的内侧的空间内，对左侧的栅极信号用端子22与第一栅极信号用内部布线92的端部的接合部实施焊接、铆接或使用焊料等接合材料的处理来进行电连接。
同样地，将半导体单元20的下臂用的发射极信号用端子23的上端与第二发射极信号用内部布线93的右侧支部的端部一体化来形成接合部。然后，进行将接合部电连接在图13中示出的收纳部30a的右侧的缺口30a2的右侧的凹部内的、位于图13中的上侧的台阶的下层之上的处理。另外，将右侧的半导体单元20的右侧的栅极信号用端子24的上端与第二栅极信号用内部布线94的右侧支部的端部一体化来形成接合部。然后，进行将该接合部电连接在图13中示出的收纳部30a的右侧的缺口30a2的右侧的凹部内的、位于图13中的下侧的台阶的上层之上的处理。
如图10A所示，最终，一对半导体单元10、20各自的上臂用的发射极信号用端子11、21通过收纳部30a的第一发射极信号用内部布线91的左侧支部91b和右侧支部91c被一并地连结。另外，上臂用的发射极信号用端子11、21经由与左侧支部91b及右侧支部91c连接的中央支部91d来与在收纳部30a的外侧向上方延伸的第一发射极信号用端子31电连接。
另外，一对半导体单元10、20各自的左侧的栅极信号用端子12、22通过收纳部30a的第一栅极信号用内部布线92的左侧支部(92b1、92b2)和右侧支部(92c1、92c2)被一并地连结。另外，左侧的栅极信号用端子12、22经由与左侧支部(92b1、92b2)及右侧支部(92c1、92c2)连接的中央支部(92d1、92d2)来与在收纳部30a的外侧向上方延伸的第一栅极信号用端子32电连接。
另外，一对半导体单元10、20各自的下臂用的发射极信号用端子13、23通过收纳部30a的第二发射极信号用内部布线93的左侧支部和右侧支部被一并地连结。另外，下臂用的发射极信号用端子13、23经由第二发射极信号用内部布线93的与左侧支部及右侧支部连接的中央支部来与在收纳部30a的外侧向上方延伸的第二发射极信号用端子33电连接。
另外，一对半导体单元10、20各自的右侧的栅极信号用端子14、24通过收纳部30a的第二栅极信号用内部布线94的左侧支部和右侧支部被一并地连结。另外，右侧的栅极信号用端子14、24经由第二栅极信号用内部布线94的与左侧支部及右侧支部连接的中央支部来与在收纳部30a的外侧向上方延伸的第二栅极信号用端子34电连接。在图14中，例示了以下状态：半导体单元10的左侧的栅极信号用端子12及右侧的栅极信号用端子14以及半导体单元20的左侧的栅极信号用端子22及右侧的栅极信号用端子24被插入到收纳部30a的内侧而被一体化。
通过以上的一系列工序，能够得到本发明的实施方式所涉及的半导体装置。如图15所示，进一步继续在接口单元30的收纳部30a的平坦的外表面上重叠利用布线102来与外部设备连接的控制用印刷板101的主面，来将半导体装置连接于外部设备。在控制用印刷板101设置有与从收纳部30a延伸的第一发射极信号用端子31、第一栅极信号用端子32、第二发射极信号用端子33以及第二栅极信号用端子34的上端连接的区域。此外，也可以是，在控制用印刷板101的主面设置有供第一发射极信号用端子31、第一栅极信号用端子32、第二发射极信号用端子33以及第二栅极信号用端子34的上端插入的孔部，使用该孔部来实现连接。通过连接，在从半导体装置的半导体单元10侧延伸的主端子及单元侧控制端子、接口单元30的收纳部30a的内部布线及外部连接用控制端子以及控制用印刷板101及外部设备之间，形成供主电流和控制信号导通的路径。
<比较例>
另一方面，在图16所示的比较例所涉及的半导体装置的情况下，一对半导体单元10、20不借助接口单元30、而是利用集电极侧汇流条布线105、发射极侧汇流条布线107以及输出侧汇流条布线109这3条汇流条布线并联连接。包括并联连接的一对半导体单元10、20的半导体装置利用与一对半导体单元10、20分别对应的2个控制用印刷板101a、101b来与外部设备连接。如图16所示，在比较例所涉及的半导体装置的情况下，需要集电极侧汇流条布线105、发射极侧汇流条布线107以输出侧汇流条布线109以及2个控制用印刷板101a、101b这共计5个连接构件。另外，还产生将5个连接构件各自分开地安装在半导体单元10、20的工时。
另外，在与控制用印刷板101a、101b连接的布线102a、102b的内部，分别汇集有供半导体单元10、20的上臂用的发射极信号、左侧的栅极信号、下臂用的发射极信号以及右侧的栅极信号分别流动的4条布线。因此，布线102a、102b即使条数为1条，也不可避免地需要具有一定大小以上的粗细。除此以外，根据要连接的外部设备以及半导体装置的规格不同，布线102a、102b的长度还有时例如为1m以上。因此，布线102a、102b的汇集作业的负担变得非常大，并且还需要在连接的半导体装置与外部设备之间确保用于收纳该布线102a、102b的大的空间。
并且，研究以下情况：半导体单元10、20如图16所示那样在密封树脂10a上具有向上侧突出的收容部16。在图16中，下侧的收容部16设置于上臂用的发射极信号用端子11、左侧的栅极信号用端子12、下臂用的发射极信号用端子13以及右侧的栅极信号用端子14的附近。因此，产生以下工时：在与这些控制端子连接的控制用印刷板101a、101b上另外设置如在图16中例示的那样的缺口部111a、111b这样的构造，以避免与收容部16的干扰。
在本发明的实施方式所涉及的半导体装置的接口单元30中，集电极侧主端子连接条35、发射极侧主端子连接条37以及输出侧主端子连接条39被支承部30b一体地支承。另外，第一发射极信号用内部布线91、第一栅极信号用内部布线92、第二发射极信号用内部布线93以及第二栅极信号用内部布线94在收纳部30a的内部被一体地支承。
因此，只要由作业员把持1个接口单元30来配置于下侧的半导体单元10、20上的规定位置，就能够将半导体装置与外部设备之间容易地连接。另外，即使在一对半导体单元10、20中主端子和控制端子设置有多个的情况下，接口单元30也能够容易地且作业性良好地进行各个端子与外部设备连接时的位置对准，因此作为连接构件的使用性非常优异。因此，能够减轻组装作业的负担，半导体装置的量产性也优异。另外，在维护等中，在对半导体装置进行分解的作业中也非常有效。
另外，根据本发明的实施方式所涉及的半导体装置的接口单元30，控制信号用的内部布线收纳于箱状的收纳部30a的内侧，因此能够可靠地保护内部布线。另外，在支承部30b的侧壁，坚固且一体化地安装有主电流用的集电极侧主端子连接条35、发射极侧主端子连接条37以及输出侧主端子连接条39。接口单元30作为整体而言，作为接合构件的强度优异，提高了可靠性，因此即使在接合作业时突发地与其它构件接触或者从外部被附加力的情况下，也能够防止内部布线和主端子连接条的损伤。
另外，在本发明的实施方式所涉及的半导体装置的情况下，如图15所示，一对半导体单元10、20以接口单元30为中心来左右对称地配置。另外，接口单元30的支承部30b中的、一对半导体单元10、20与集电极侧主端子连接条35、发射极侧主端子连接条37及输出侧主端子连接条39之间的连接构造也以支承部30b为中心呈左右对称。除此以外，收纳部30a的内部布线也设置成在俯视图案中左右对称或近似于左右对称。因此，考虑到了在一对半导体单元10、20与接口单元30之间流动的主电流及控制信号各自的布线电感，能够实现进一步抑制了损耗的半导体装置。
另外，如图1等所示，在半导体单元10、20上设置有突出的圆弧状的收容部16、且在收纳部30a设置圆弧状的缺口30a1、30a2以避免与收容部16的干扰的情况下，有时需要与圆弧的形状相应地使收纳部30a的短边方向的宽度局部变窄。但是，在本发明的实施方式所涉及的半导体装置的接口单元30中，如图10B和图11所示，有效利用收纳部30a的上下方向的厚度，来在收纳部30a内将多个内部布线上下紧凑地堆叠。因此，即使是收纳部30a的狭窄的区域的内侧，也能够可靠地配置内部布线。
另外，在本发明的实施方式所涉及的半导体装置的情况下，利用1个接口单元30来与外部设备之间导通主电流和控制信号这两方，因此能够抑制在半导体装置与外部设备之间使用的连接构件的数量。因此，在要连接的半导体装置与外部设备之间收纳连接构件的空间较少即可。另外，能够极其简单地实现半导体装置与外部设备之间的布线的引绕，因此能够提高外部设备的设计的自由度，能够实现低成本化。
另外，在本发明的实施方式所涉及的半导体装置与外部设备的接合中使用的接口单元30的收纳部30a中，在2个缺口30a1、30a2各自的两侧各设置有1个凹部，从而设置有共计4个凹部。在4个凹部的内侧，第一发射极信号用内部布线91、第一栅极信号用内部布线92、第二发射极信号用内部布线93以及第二栅极信号用内部布线94的三叉各自的端部暴露。在本发明的实施方式所涉及的半导体装置的制造方法中，由于接合部暴露于接口单元30的凹部，因此能够在暴露的空间中使用焊接、铆接或焊料等来高效地将半导体装置侧的控制端子的上端与内部布线连接。
另外，在本发明的实施方式所涉及的半导体装置中，第一发射极信号用端子31、第一栅极信号用端子32、第二发射极信号用端子33以及第二栅极信号用端子34分别以密集的方式接近配置在收纳部30a的平坦的外表面上。因此，在与控制用印刷板101重叠时，只需准备1个设置有分别对应的连接部的控制用印刷板来进行连接，就能够将与第一发射极信号用端子31、第一栅极信号用端子32、第二发射极信号用端子33以及第二栅极信号用端子34的电连接全部实现。
<第一变形例>
图17中示出了接口单元130与一对半导体单元110、120的主端子的连接构造的其它例。也可以如图17所示那样，在接口单元130的集电极侧主端子连接条135、发射极侧主端子连接条137以及输出侧主端子连接条139各自的两端的下表面设置向下侧的半导体单元110、120侧突出的凸部。而且，也可以在一对半导体单元110、120的密封树脂110a的上表面上的与接口单元130侧的各个凸部对应的位置设置能够供凸部嵌合的形状的凹部。
在图17中，例示了在集电极侧主端子连接条135的两端设置的板状的集电极侧汇流条连接部35a1、35b1以及在该集电极侧汇流条连接部35a1的下表面设置的集电极侧嵌合用凸部35a2。此外，省略了在位于图17中的里侧的集电极侧汇流条连接部35b1的下表面设置的输出侧嵌合用凸部的图示。同样地，在发射极侧主端子连接条137的两端设置有板状的发射极侧汇流条连接部37a1、37b1以及在该发射极侧汇流条连接部37a1、37b1的下表面设置的发射极侧嵌合用凸部37a2、37b2。另外，在输出侧主端子连接条139的两端设置有板状的输出侧汇流条连接部39a1、39b1以及在该输出侧汇流条连接部39a1、39b1的下表面设置的输出侧嵌合用凸部39a2、39b2。
另一方面，在半导体单元110的密封树脂110a的上表面上，与图17中的跟前侧的集电极侧嵌合用凸部35a2、发射极侧嵌合用凸部37a2以及输出侧嵌合用凸部39a2对应地分别设置有集电极侧嵌合用凹部15d、发射极侧嵌合用凹部17d以及输出侧嵌合用凹部19d。同样地，在半导体单元20的密封树脂的上表面上，也与图17中的里侧的集电极侧嵌合用凸部、发射极侧嵌合用凸部37b2以及输出侧嵌合用凸部39b2对应地分别设置有集电极侧嵌合用凹部、发射极侧嵌合用凹部以及输出侧嵌合用凹部。第一变形例所涉及的接口单元130的其它构造与图1所示的接口单元30中的同名的构件等效，因此省略重复说明。
根据第一变形例所涉及的半导体装置，只需将接口单元130重叠在一对半导体单元110、120之上且使相互对应的凸部与凹部嵌合就能够实现并联连接的半导体装置，因此连接作业变得简单，作业负担少。另外，不需要在半导体单元110、120侧准备如图1所示的集电极侧汇流条端子15c、发射极侧汇流条端子17c、输出侧汇流条端子19c，因此能够减少半导体单元110、120侧的构件数量，从而抑制成本。第一变形例所涉及的半导体装置的其它效果与图1～图15所示的半导体装置的情况相同。此外，也可以是，作为嵌合用的凸部和凹部，在上侧的接口单元130侧设置凹部，在下侧的各个半导体单元110、120侧设置凸部。另外，与半导体单元110、120对应地设置在接口单元130侧的嵌合用的凸部和凹部的位置不限定于主端子连接条的下表面，也可以是支承部30b的下表面等其它位置。
<第二变形例>
另外，作为在本发明所涉及的半导体装置中使用的半导体单元，不限定于2in1用半导体单元，也可以是内侧的半导体模块仅为1个的所谓的“1in1”用的半导体单元。如图18所示，对不具有输出侧端子的1in1用的半导体单元210也能够连接本发明的实施方式的第二变形例所涉及的接口单元230。第二变形例所涉及的接口单元230的支承部230b不具有如图1所示的输出侧主端子连接条39，仅具备集电极侧主端子连接条35和发射极侧主端子连接条37。另外，在半导体单元210的内部配置有具有绝缘层51a、表面导电箔52a以及背面导电箔53a的半导体模块。半导体模块经由集电极侧连接端子15c及发射极侧连接端子17c来与集电极侧主端子连接条35及发射极侧主端子连接条37连接。第二变形例所涉及的接口单元230的其它构造与图1所示的接口单元30中的同名的构件等效，因此省略重复说明。第二变形例所涉及的半导体装置的其它效果与图1～图15所示的半导体装置的情况相同。
<第三变形例>
另外，作为在本发明所涉及的半导体装置中使用的接口单元的收纳部的内部布线的配置图案，不限于图10A所示的配置图案，能够适当追加变更。例如也可以如图19所示那样，将第一发射极信号用内部布线91x、第一栅极信号用内部布线92x、第二发射极信号用内部布线93x以及第二栅极信号用内部布线94x的沿左右方向延伸的各自的基部在俯视图案中全部对齐地重叠在同一直线上。第三变形例所涉及的接口单元的、除内部布线的配置图案以外的其它构造与图1所示的接口单元30的情况相同，因此省略重复说明。
在第三变形例所涉及的半导体装置中，通过将多个内部布线的基部沿着层叠方向全部对齐地重叠，能够将配置基部所需的收纳部的宽度抑制得更短，因此能够进一步提高接口单元的设计的自由度。第三变形例所涉及的半导体装置的其它效果与图1～图15所示的半导体装置的情况相同。
<其它实施方式>
利用上述的公开的实施方式对本发明进行了说明，但是不应理解为形成该公开的一部分的论述和附图对本发明进行限定。应该认为，本领域技术人员根据该公开会明确各种代替实施方式、实施例以及应用技术。例如，作为半导体芯片即半导体元件，只要是IGBT、MOSFET、二极管等在半导体模块中使用的半导体元件即可，能够采用各种半导体元件。
另外，在本发明的实施方式中，一对半导体模块由2个半导体模块构成。但是，一对半导体模块所包括的半导体模块的个数不限定为2个，也可以是2个以上。例如在将6个半导体模块并排设置来实现所谓的6in1的半导体装置的情况下，能够将6个半导体模块以3个成1组的方式分为2组，将该2组视作一对半导体模块。另外，在该半导体装置的接口单元中，只要将支承部的主端子连接条的尺寸和收纳部的内部布线各自的尺寸延长使得能够与6个半导体模块各自的主端子及信号用端子连接即可。
另外，在本发明的实施方式所涉及的半导体装置的接口单元中，在收纳部30a设置有内部的一部分暴露的4个凹部，使用该凹部来将半导体装置侧的端子的上端与接口单元的内部布线连接。但是，在本发明中，不限定于使用凹部来进行的连接，例如也可以使控制端子的上端与设置于内部布线的端部的贯通孔进行压配合来实现电连接。根据压配合，不再使用焊料等接合材料，因此能够更简易地进行接合。
另外，在本发明的实施方式所涉及的半导体装置中，如图5所示，从左侧向右侧依序配置了输出侧、发射极侧、集电极侧各自的构件。但是配置顺序不限定于图5所例示的顺序，能够如从左侧向右侧依次为发射极侧、集电极侧、输出侧那样适当进行变更。另外，也可以将图1～图19所示的各个半导体装置的结构局部地组合来实现本发明所涉及的半导体装置。如以上那样，本发明包括上述中没有记载的各种实施方式等，并且本发明的技术范围仅由根据上述的说明来看适当的权利要求书所涉及的发明技术特征来决定。

Claims (13)

1.一种半导体装置，其特征在于，具备：
底板；
多个半导体单元，所述多个半导体单元分别具备半导体芯片以及与所述半导体芯片连接且远离所述底板延伸的棒状的单元侧控制端子，所述半导体单元以成对的个数并排在所述底板上；以及
接口单元，该接口单元搭载在所述多个半导体单元的上表面上，
其中，所述接口单元在沿所述多个半导体单元的长边方向上的一侧端部具有收纳部，所述收纳部具有棒状的外部连接用控制端子，并且具有收纳内部布线的内部空间，所述内部布线连接到从所述多个半导体单元延伸的所述单元侧控制端子，所述棒状的外部连接用控制端子向远离所述多个半导体单元的一侧延伸并用于与外部设备连接，所述棒状的外部连接控制端子与所述内部布线连接。
2.根据权利要求1所述的半导体装置，其特征在于，
所述内部布线为多个，
多个所述内部布线在所述收纳部的内部空间上下堆叠。
3.根据权利要求1或2所述的半导体装置，其特征在于，
所述内部布线具有基部、从该基部的两端分别延伸的左侧支部及右侧支部以及从该基部的中央延伸的中央支部，
成对的所述半导体单元中的一个半导体单元的所述单元侧控制端子与所述左侧支部连接，
成对的所述半导体单元中的另一个半导体单元的所述单元侧控制端子与所述右侧支部连接，
所述外部连接用控制端子与所述中央支部连接。
4.根据权利要求3所述的半导体装置，其特征在于，
在所述收纳部设置有用于使所述左侧支部、所述右侧支部以及所述中央支部的端部暴露的凹部。
5.根据权利要求1所述的半导体装置，其特征在于，
多个所述外部连接用控制端子以彼此接近的方式设置在所述收纳部的中央的平坦的外表面上。
6.根据权利要求1所述的半导体装置，其特征在于，
所述半导体单元还具有与所述半导体芯片连接且供主电流导通的主端子，
所述接口单元具有与所述主端子连接的主端子连接条以及支承所述主端子连接条的棒状的支承部。
7.根据权利要求6所述的半导体装置，其特征在于，
在俯视图案中，所述支承部的一端设置于所述收纳部的中央。
8.根据权利要求1所述的半导体装置，其特征在于，
在俯视图案中，所述接口单元左右对称。
9.根据权利要求1所述的半导体装置，其特征在于，
所述接口单元具有向所述半导体单元侧突出的凸部，
一对所述半导体单元具有能够嵌合所述凸部的凹部。
10.一种半导体装置的制造方法，其特征在于，包括以下工序：
将成对的个数的多个半导体单元并排在底板上，所述多个半导体单元分别具备半导体芯片以及与所述半导体芯片连接且远离所述底板延伸的棒状的单元侧控制端子；
在所述多个半导体单元的上表面上搭载接口单元，所述接口单元在沿所述多个半导体单元的长边方向上的一侧端部具有收纳部，所述收纳部具有棒状的外部连接用控制端子，并且具有收纳内部布线的内部空间，所述内部布线连接到从所述多个半导体单元延伸的所述单元侧控制端子，所述棒状的外部连接用控制端子向远离所述多个半导体单元的一侧延伸并用于与外部设备连接，所述棒状的外部连接控制端子与所述内部布线连接。
11.根据权利要求10所述的半导体装置的制造方法，其特征在于，
所述连接的工序包括将所述单元侧控制端子插入到设置于所述内部布线的通孔后通过压配合或铆接来进行连接的处理。
12.根据权利要求10所述的半导体装置的制造方法，其特征在于，
所述连接的工序包括将所述单元侧控制端子插入到设置于所述内部布线的通孔后通过焊接或锡焊来进行连接的处理。
13.一种接口单元，其特征在于，所述接口单元搭载在多个半导体单元的上表面上，所述接口单元在沿所述多个半导体单元的长边方向上的一侧端部具有收纳部，所述收纳部具有棒状的外部连接用控制端子，并且具有收纳内部布线的内部空间，所述内部布线连接到从所述多个半导体单元延伸的单元侧控制端子，
其中，所述多个半导体单元以成对的个数并排在底板上，所述多个半导体单元分别具备半导体芯片以及与所述半导体芯片连接且远离所述底板延伸的棒状的所述单元侧控制端子，所述棒状的外部连接用控制端子向远离所述多个半导体单元的一侧延伸并用于与外部设备连接，所述棒状的外部连接控制端子与所述内部布线连接。
CN201810283513.6A 2017-04-05 2018-04-02 半导体装置、半导体装置的制造方法以及接口单元 Active CN108695297B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017075243A JP6884624B2 (ja) 2017-04-05 2017-04-05 半導体装置、半導体装置の製造方法及びインターフェースユニット
JP2017-075243 2017-04-05

Publications (2)

Publication Number Publication Date
CN108695297A CN108695297A (zh) 2018-10-23
CN108695297B true CN108695297B (zh) 2021-12-31

Family

ID=63587708

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810283513.6A Active CN108695297B (zh) 2017-04-05 2018-04-02 半导体装置、半导体装置的制造方法以及接口单元

Country Status (4)

Country Link
US (1) US10636740B2 (zh)
JP (1) JP6884624B2 (zh)
CN (1) CN108695297B (zh)
DE (1) DE102018107240B4 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018142863A1 (ja) * 2017-02-06 2018-08-09 富士電機株式会社 半導体モジュール、電気自動車、及びパワーコントロールユニット
JP7439485B2 (ja) * 2019-12-10 2024-02-28 富士電機株式会社 半導体モジュール

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5410450A (en) * 1991-12-10 1995-04-25 Fuji Electric Co., Ltd. Internal wiring structure of a semiconductor device
US20100148298A1 (en) * 2006-06-09 2010-06-17 .Honda Motor Co., Ltd., Semiconductor device
US20140355219A1 (en) * 2013-06-04 2014-12-04 Fuji Electric Co., Ltd. Semiconductor device
CN105981168A (zh) * 2014-08-28 2016-09-28 富士电机株式会社 功率半导体模块

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4301096B2 (ja) * 2004-06-29 2009-07-22 富士電機デバイステクノロジー株式会社 半導体装置
WO2013145620A1 (ja) * 2012-03-28 2013-10-03 富士電機株式会社 半導体装置
CN104160504B (zh) * 2012-03-28 2017-05-17 富士电机株式会社 半导体装置和半导体装置的制造方法
JP2016123259A (ja) * 2014-12-25 2016-07-07 富士電機株式会社 半導体装置
JP2017022346A (ja) * 2015-07-15 2017-01-26 富士電機株式会社 半導体装置及び半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5410450A (en) * 1991-12-10 1995-04-25 Fuji Electric Co., Ltd. Internal wiring structure of a semiconductor device
US20100148298A1 (en) * 2006-06-09 2010-06-17 .Honda Motor Co., Ltd., Semiconductor device
US20140355219A1 (en) * 2013-06-04 2014-12-04 Fuji Electric Co., Ltd. Semiconductor device
CN105981168A (zh) * 2014-08-28 2016-09-28 富士电机株式会社 功率半导体模块

Also Published As

Publication number Publication date
CN108695297A (zh) 2018-10-23
US20180294208A1 (en) 2018-10-11
JP2018181934A (ja) 2018-11-15
DE102018107240A1 (de) 2018-10-11
DE102018107240B4 (de) 2021-02-11
JP6884624B2 (ja) 2021-06-09
US10636740B2 (en) 2020-04-28

Similar Documents

Publication Publication Date Title
US7542318B2 (en) Capacitor mounting type inverter unit having a recessed cover
JP5289348B2 (ja) 車載用電力変換装置
JP5715766B2 (ja) 配線材の接続構造
US20140198470A1 (en) Printed circuit board stack
US6761567B2 (en) Electric power distribution unit for electric connection box and electric connection box
US20050094356A1 (en) Circuit assembly, producing method of the same, distribution unit and bus bar substrate
US8840408B2 (en) Crank-shaped board terminal with a protruding support portion
US7125262B2 (en) Electrical connector box
CN103687303A (zh) 功率半导体器件和pcb 的联接组件及其制造方法
CN108695297B (zh) 半导体装置、半导体装置的制造方法以及接口单元
US10438872B2 (en) Semiconductor device and lead frame
JP2019082792A (ja) インターフェースユニット
JP2007012769A (ja) インバータ用コンデンサ及び複合コンデンサ
JP7288066B2 (ja) 二次電池モジュール
JP2019102612A (ja) インターフェースユニット及び半導体装置
JP3678138B2 (ja) ジャンクションボックス
JP6862282B2 (ja) 電力変換装置
JP3685046B2 (ja) ジャンクションボックス
JP4401243B2 (ja) 電源分配ボックス
JP6206569B2 (ja) 電力変換装置
JP3765229B2 (ja) ジャンクションボックスのヒューズ回路構造
JP3757792B2 (ja) ジャンクションボックス
JP3685059B2 (ja) ヒューズモジュールのバスバーの形成方法
JP3747777B2 (ja) ジャンクションボックス
JP3695322B2 (ja) ジャンクションボックス

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant