CN108648680A - 一种显示面板、其驱动方法、驱动装置及显示装置 - Google Patents

Abstract

本发明公开了一种显示面板、其驱动方法、驱动装置及显示装置，通过第一时钟控制信号控制第一多路选通模块以实现对第一数据线的控制，以及通过第二时钟控制信号控制第二多路选通模块以实现对第二数据线的控制，并且第一时钟控制信号和第二时钟控制信号相互独立，从而可以使第一数据线与第二数据线分开控制以输入数据信号。并且通过使第一时钟控制信号与第二时钟控制信号的信号时序不同，可以使输入第一数据线和第二数据线的数据信号的时长，根据第一数据线和第二数据线的RC loading进行相应调整，从而可以使输入第一数据线和第二数据线的数据信号的电压均一性提高，进而可以提高显示面板的显示均一性。

Description

一种显示面板、其驱动方法、驱动装置及显示装置

技术领域

本发明涉及显示技术领域，特别涉及一种显示面板、其驱动方法、驱动装置及显示装置。

背景技术

随着显示技术的发展，全面屏以其具有较大的屏占比、超窄的边框，与普通的显示屏相比，可以大大提高观看者的视觉效果，从而受到了广泛的关注。目前，在采用全面屏的诸如手机的显示装置中，为了实现自拍和通话功能，通常都会在显示装置的正面设置前置摄像头、听筒等。为了实现全屏化显示，如图1所示的显示面板的平面结构示意图，在显示面板中一般设置有用于设置前置摄像头10、听筒20等器件的非显示区域1。然而，由于非显示区域1的存在，导致非显示区域1下方对应区域2中每列像素的数量少于其余区域3中每列像素的数量，使非显示区域1下方对应区域2中数据线与其余区域3中数据线的长度不同，从而导致非显示区域1下方对应区域2中的数据线与其余区域3中的数据线的RC负载量(RCloading)存在差异，这样导致区域2与区域3中的数据线在传输数据信号时存在的延迟会有所不同，导致输入数据线的电压不均匀，进而造成显示面板的显示不均匀的问题。

发明内容

本发明实施例提供了一种显示面板、其驱动方法、驱动装置及显示装置，用以解决现有技术中存在的显示不均匀的问题。

本发明实施例提供了一种显示面板的驱动方法，所述显示面板包括具有至少一个缺口的阵列基板；所述阵列基板包括：显示区与包围所述显示区的非显示区；所述显示区包括第一显示区和第二显示区，所述缺口位于所述第一显示区，所述第一显示区包括多条第一数据线；所述第二显示区包括多条第二数据线；所述非显示区包括第一多路选通模块和第二多路选通模块；其中，所述第一多路选通模块与多条所述第一数据线电连接，所述第二多路选通模块与多条所述第二数据线电连接；

所述驱动方法包括：

向所述第一多路选通模块加载第一时钟控制信号，使所述第一数据线输入对应的数据信号，同时向所述第二多路选通模块加载第二时钟控制信号，使所述第二数据线输入对应的数据信号；其中，所述第一时钟控制信号与所述第二时钟控制信号的信号时序不同。

相应地，本发明实施例还提供了一种本发明实施例提供的显示面板的驱动方法的驱动装置，包括：

驱动单元，用于向所述第一多路选通模块加载第一时钟控制信号，使所述第一数据线输入对应的数据信号，同时向所述第二多路选通模块加载第二时钟控制信号，使所述第二数据线输入对应的数据信号。

相应地，本发明实施例还提供了一种显示面板，采用本发明实施例提供的驱动方法驱动。

相应地，本发明实施例还提供了一种显示装置，包括：本发明实施例提供的驱动装置和显示面板。

本发明有益效果如下：

本发明实施例提供的显示面板、其驱动方法、驱动装置及显示装置，通过第一时钟控制信号控制第一多路选通模块以实现对第一显示区中的第一数据线的控制，以及通过第二时钟控制信号控制第二多路选通模块以实现对第二显示区中的第二数据线的控制，并且第一时钟控制信号和第二时钟控制信号相互独立，从而可以使第一数据线与第二数据线分开控制以输入数据信号。并且通过使第一时钟控制信号与第二时钟控制信号的信号时序不同，可以使输入第一数据线和第二数据线的数据信号的时长，根据第一数据线和第二数据线的RC loading进行相应调整，从而可以使输入第一数据线和第二数据线的数据信号的电压均一性提高，进而可以提高显示面板的显示均一性。

附图说明

图1为现有技术中的显示面板的平面结构示意图；

图2与图3分别为本发明实施例提供的显示面板的平面结构示意图；

图4至图6分别为本发明实施例提供的显示面板的电路结构示意图；

图7至图14分别为本发明实施例提供的显示面板的驱动时序图。

具体实施方式

为了使本发明的目的，技术方案和优点更加清楚，下面结合附图，对本发明实施例提供的显示面板、其驱动方法、显示装置、计算机可读存储介质及计算机设备的具体实施方式进行详细地说明。应当理解，下面所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。以及在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。并且附图中各图形的大小和形状不反映显示面板的真实比例，目的只是示意说明本发明内容。

本发明实施例提供了一种显示面板的驱动方法，可以分区域控制显示面板输入数据信号。

具体地，显示面板的结构，如图2与图3所示，可以包括：具有至少一个缺口110的阵列基板100。阵列基板100可以包括：显示区AA与包围显示区的非显示区BB。显示区AA可以包括第一显示区aa_1和第二显示区aa_2，缺口110位于第一显示区aa_1。其中，第一显示区aa_1可以包括多条第一数据线D1。第二显示区aa_2可以包括多条第二数据线D2。并且，非显示区BB可以包括：第一多路选通模块200和第二多路选通模块300；其中，第一多路选通模块200可以与多条第一数据线D1电连接。并且，第二多路选通模块300可以与多条第二数据线D2电连接。

本发明实施例提供的显示面板的驱动方法可以包括：向第一多路选通模块加载第一时钟控制信号，使第一数据线输入对应的数据信号，同时向第二多路选通模块加载第二时钟控制信号，使第二数据线输入对应的数据信号；其中，第一时钟控制信号与第二时钟控制信号的信号时序不同。第一时钟控制信号可以由第一时钟控制信号线提供，第二时钟控制信号可以由第二时钟控制信号线提供，即第一时钟控制信号与第二时钟控制信号相互独立。并且，第一多路选通模块在第一时钟控制信号的开启电平的控制下可以工作，以将集成电路芯片提供的数据信号传输到与其电连接的多条第一数据线上。第二多路选通模块在第二时钟控制信号的开启电平的控制下可以工作，以将集成电路芯片提供的数据信号传输到与其电连接的多条第二数据线上。

本发明实施例提供的上述显示面板的驱动方法，通过第一时钟控制信号控制第一多路选通模块以实现对第一显示区中的第一数据线的控制，以及通过第二时钟控制信号控制第二多路选通模块以实现对第二显示区中的第二数据线的控制，并且第一时钟控制信号和第二时钟控制信号相互独立，从而可以使第一数据线与第二数据线分开控制以输入数据信号。并且通过使第一时钟控制信号与第二时钟控制信号的信号时序不同，可以使输入第一数据线和第二数据线的数据信号的时长，根据第一数据线和第二数据线的RC loading进行相应调整，从而可以使输入第一数据线和第二数据线的数据信号的电压均一性提高，进而可以提高显示面板的显示均一性。

进一步地，在具体实施时，在本发明实施例提供的驱动方法中，可以使第一时钟控制信号和第二时钟控制信号的周期相同；并且，第一时钟控制信号中用于控制第一多路选通模块工作的开启电平的时长与第二时钟控制信号中用于控制第二多路选通模块工作的开启电平的时长不同。这样可以使第一多路选通模块在第一时钟控制信号的开启电平的控制下可以工作，以将数据信号传输到其连接的多条第一数据线上。以及使第二多路选通模块在第二时钟控制信号的开启电平的控制下可以工作，以将数据信号传输到其连接的多条第二数据线上。这样可以使输入第一数据线和第二数据线的数据信号的维持时长，根据第一数据线和第二数据线的RC loading进行相应调整，从而可以使输入第一数据线和第二数据线的数据信号的电压均一性提高，进而可以提高显示面板的显示均一性。

下面结合具体实施例，对本发明进行详细说明。需要说明的是，本实施例中是为了更好的解释本发明，但不限制本发明。

实施例一、

在本发明实施例中，显示面板还可以包括设置各第一数据线、各第二数据线以及各栅线的衬底基板。该衬底基板可以为玻璃基板、柔性基板、硅基板等，在此不作限定。在显示面板应用到显示装置中时，一般还会设置摄像头、听筒等器件，因此为了设置摄像头、听筒等器件，如图2与图3所示，缺口110可以为显示面板中的衬底基板的镂空区域。在实际制备过程中，通过将该衬底基板中对应缺口110的区域以切割的方式挖孔使其成为镂空区域，以用于在显示装置中设置摄像头、听筒等器件。或者，也可以不对衬底基板进行切割，而是通过使衬底基板上的线路进行避让，以使对应缺口110的区域为透明区域，以形成缺口。

一般缺口在显示面板中的位置不同，对应设置第一数据线的方式也不同。在具体实施时，如图2所示，第一显示区aa_1和第二显示区aa_2可以沿第一方向F1排列；阵列基板100具有第一边缘，第一边缘具有沿第一方向F1延伸的常规边缘S1和向显示区AA凹进的非常规边缘S2，非常规边缘S2形成缺口110。并且该非常规边缘S2形成缺口110在基板的正投影的形状可以是矩形等规则图形，或者也可以为不规则图形，在此不作限定。各第一数据线D1与各第二数据线D2分别沿第二方向F2延伸；即第一数据线D1和第二数据线D2分别是沿第二方向F2延伸的直线。其中，第一方向F1与第二方向F2垂直。因此，第一数据线D1的长度小于第二数据线D2的长度，这样使得第一数据线D1的RC loading小于第二数据线D2的RCloading，导致第一数据线D1在传输数据信号时存在的延迟会小于第二数据线D2在传输数据信号时存在的延迟，导致第二数据线D2输入的数据信号的电压可能会小于第一数据线D1输入的数据信号的电压。

为了使第一数据线D1和第二数据线D2输入的数据信号的电压均一，在具体实施时，在本发明实施例提供的驱动方法中，如图7至图10所示(图7与图8以N＝3，M＝2为例，图9与图10以N＝3，M＝4为例)，第一时钟控制信号ck1_y的开启电平的时长t11小于第二时钟控制信号ck2_x的开启电平的时长t21。这样可以使第二数据线D2输入数据信号所用的时长大于第一数据线D1输入数据信号所用的时长，从而可以使第二数据线D2输入的数据信号的电压增加，进而提高第一数据线D1与第二数据线D2输入的数据信号的电压的均一性，提高显示均一性。

在具体实施时，如图2所示，第一方向F1可以为像素PX的行方向，第二方向F2可以为像素PX的列方向；或者反之，第一方向F1可以为像素PX的列方向，第二方向F2可以为像素PX的行方向。在实际应用中，第一方向和第二方向可以根据实际应用环境来设计确定，在此不作限定。

在具体实施时，如图2所示，第一多路选通模块200可以包括：多个第一多路选通器210以及多条第一时钟控制信号线CK1_y(y为大于或等于1且小于或等于Y的整数，Y为显示面板中第一时钟控制信号线的总数；其中图2以Y＝3为例)。其中，第一多路选通器210分别与多条第一数据线D1以及多条第一时钟控制信号线CK1_y电连接。这样可以使第一多路选通器210在第一时钟控制信号ck1_y的开启电平的控制下进行工作，以将数据信号传输到其连接的一条第一数据线D1上。

并且，第二多路选通模块300可以包括：多个第二多路选通器310以及多条第二时钟控制信号线CK2_x(x为大于或等于1且小于或等于X的整数，X为显示面板中第二时钟控制信号线的总数；其中图2以X＝3为例)。第二多路选通器310分别与多条第二数据线D2以及多条第二时钟控制信号线CK2_x电连接。这样可以使第二多路选通器310在第二时钟控制信号ck2_x的开启电平的控制下进行工作，以将数据信号传输到其连接的一条第二数据线D2上。

进一步地，在具体实施时，在本发明实施例中，如图2和图4所示，显示区AA还可以包括：多条栅线G_k(k为大于或等于1且小于或等于K的整数，K为显示面板中栅线的总数；其中图2和图4以K＝6为例)。第一显示区aa_1和第二显示区aa_2还可以包括：阵列排布的多个像素PX；其中，各像素PX可以包括：依次排列的N个不同颜色子像素。第一显示区aa_1和第二显示区aa_2中同一行子像素由同一行栅线G_k控制。并且一条第一数据线D1对应连接第一显示区aa_1中的一列子像素，一条第二数据线D2对应连接第二显示区aa_2中的一列子像素。在具体实施时，N可以设置为3，像素PX可以包括沿第一方向F1依次排列的红色子像素R、绿色子像素G、蓝色子像素B。或者，N也可以设置为4，像素PX可以包括沿第一方向F1依次排列的红色子像素、绿色子像素、蓝色子像素、白色子像素。当然，N也可以设置为其他数值，这需要根据实际应用环境来设计确定，在此不作限定。下面均以像素PX包括沿第一方向F1依次排列的红色子像素R、绿色子像素G、蓝色子像素B为例进行说明。

在具体实施时，在本发明实施例中，如图2和图4所示，非显示区BB还可以包括：多条第一数据信号扇出线S1_i(i为大于或等于1且小于或等于I的整数，I为显示面板中第一数据信号扇出线的总数；其中图2和图4以I＝2为例)和多条第二数据信号扇出线S2_j(j为大于或等于1且小于或等于J的整数，J为显示面板中第二数据信号扇出线的总数；其中图2和图4以J＝2为例)。其中，一条第一数据信号扇出线S1_i通过一个第一多路选通器210与多条第一数据线D1电连接；一条第二数据信号扇出线S2_j通过一个第二多路选通器310与多条第二数据线D2电连接。这样可以减少数据扇出线的数量，从而实现减少显示面板所用的源极驱动芯片的数量与功耗。具体地，如图2与图4所示，一条第一数据信号扇出线S1_i通过一个第一多路选通器210与3条第一数据线D1电连接；一条第二数据信号扇出线S2_j通过一个第二多路选通器310与3条第二数据线D2电连接。或者，如图5所示，一条第一数据信号扇出线S1_i通过一个第一多路选通器210与6条第一数据线D1电连接。如图6所示，一条第二数据信号扇出线S2_j通过一个第二多路选通器310与6条第二数据线D2电连接。当然，在实际应用中，第一多路选通器连接的第一数据线的条数以及第二多路选通器连接的第二数据线的条数，可以根据实际应用环境来设计确定，在此不作限定。

进一步地，在具体实施时，如图4与图5所示，各第一多路选通器210可以包括：多个第一薄膜晶体管M1_p(p为大于或等于1且小于或等于P的整数，P为一个第一多路选通器中包括的第一薄膜晶体管的总数，图4与图5分别以P＝3为例)。其中，各第一薄膜晶体管M1_p的栅极与不同的第一时钟控制信号线CK1_y电连接，各第一薄膜晶体管M1_p的第一极与对应的第一数据信号扇出线S1_i电连接，各第一薄膜晶体管M1_p的第二极与不同的第一数据线D1电连接。同一个第一多路选通器210中的一个第一薄膜晶体管M1_p连接一条第一时钟控制信号线CK1_y。进一步地，在具体实施时，第一薄膜晶体管M1_p可以设置为N型晶体管，其可以在高电平信号的控制下导通，在低电平信号的控制下截止，因此，如图7至图10所示，第一时钟控制信号ck1_y的开启电平可以设置为高电平。或者，第一薄膜晶体管也可以设置为P型晶体管，其可以在低电平信号的控制下导通，在高电平信号的控制下截止，因此，第一时钟控制信号的开启电平可以设置为低电平。并且，在具体实施时，可以根据晶体管的类型，将其第一极作为源极，第二极作为漏极，或反之，将其第一极作为漏极，第二极作为源极。

在具体实施时，如图4与图6所示，各第二多路选通器310可以包括：多个第二薄膜晶体管M2_q(q为大于或等于1且小于或等于Q的整数，Q为一个第二多路选通器中包括的第二薄膜晶体管的总数，图4与图5分别以Q＝3为例)。其中，各第二薄膜晶体管M2_q的栅极与不同的第二时钟控制信号线CK2_x电连接，各第二薄膜晶体管M2_q的第一极与对应的第二数据信号扇出线S2_j电连接，各第二薄膜晶体管M2_q的第二极与不同的第二数据线D2电连接。同一个第二多路选通器310中的一个第二薄膜晶体管M2_q连接一条第二时钟控制信号线CK1_x。进一步地，在具体实施时，第二薄膜晶体管M2_q可以设置为N型晶体管，其可以在高电平信号的作用下导通，在低电平信号的作用下截止，因此，如图7至图10所示，第二时钟控制信号ck2_x的开启电平可以设置为高电平。或者，第二薄膜晶体管也可以设置为P型晶体管，其可以在低电平信号的作用下导通，在高电平信号的作用下截止，因此，第二时钟控制信号的开启电平可以设置为低电平。并且，在具体实施时，可以根据晶体管的类型，将其第一极作为源极，第二极作为漏极，或反之，将其第一极作为漏极，第二极作为源极。

在具体实施时，在本发明实施例中，相邻的两个第一多路选通器对应相邻的M个像素连接的第一数据线，M可以为大于或等于2的偶数。其中，相邻的M个像素可以包括：相邻的MN个子像素。该相邻的两个第一多路选通器中的一个第一多路选通器与该相邻的MN个子像素中的奇数列子像素对应的第一数据线电连接，另一个第一多路选通器与该相邻的MN个子像素中的偶数列子像素对应的第一数据线电连接。并且针对同一颜色子像素对应的第一数据线，由第一条第一数据线指向最后一条第一数据线的方向上，各第一多路选通器对应的第k条第一数据线所连接的第一薄膜晶体管均与同一第一时钟控制信号线电连接；不同颜色子像素对应的第一薄膜晶体管与不同的第一时钟控制信号线电连接；k为大于或等于1且小于或等于K，K为一个第一多路选通器连接的同一颜色子像素对应的第一数据线的总数。

具体地，M可以设置为2，如图4所示，一个第一多路选通器210与相邻的2个像素PX中奇数列的红色子像素R、蓝色子像素B以及绿色子像素G对应的第一数据线D1电连接。另一个第一多路选通器210与相邻的2个像素PX中偶数列的绿色子像素G、红色子像素R以及蓝色子像素B对应的第一数据线D1电连接。针对红色子像素R对应的第一数据线D1，各第一多路选通器210对应的第1条第一数据线D1所连接的第一薄膜晶体管均与同一第一时钟控制信号线CK1_1电连接。针对绿色子像素G对应的第一数据线D1，各第一多路选通器210对应的第1条第一数据线D1所连接的第一薄膜晶体管均与同一第一时钟控制信号线CK1_2电连接。针对蓝色子像素B对应的第一数据线D1，各第一多路选通器210对应的第1条第一数据线D1所连接的第一薄膜晶体管均与同一第一时钟控制信号线CK1_3电连接。或者，M也可以设置为4，如图5所示，一个第一多路选通器210与相邻的4个像素PX中奇数列的红色子像素R、蓝色子像素B、绿色子像素G、红色子像素R、蓝色子像素B以及绿色子像素G对应的第一数据线D1电连接。另一个第一多路选通器210与相邻的4个像素PX中偶数列的绿色子像素G、红色子像素R、蓝色子像素B、绿色子像素G、红色子像素R、蓝色子像素B对应的第一数据线D1电连接。针对红色子像素R对应的第一数据线D1，各第一多路选通器210对应的第1条第一数据线D1所连接的第一薄膜晶体管均与一条第一时钟控制信号线CK1_1电连接，第2条第一数据线D2所连接的第一薄膜晶体管均与另一条第一时钟控制信号线CK1_4电连接。针对绿色子像素G对应的第一数据线D1，各第一多路选通器210对应的第1条第一数据线D1所连接的第一薄膜晶体管均与一条第一时钟控制信号线CK1_2电连接，第2条第一数据线D1所连接的第一薄膜晶体管均与另一条第一时钟控制信号线CK1_5电连接。针对蓝色子像素B对应的第一数据线D1，各第一多路选通器210对应的第1条第一数据线D1所连接的第一薄膜晶体管均与一条第一时钟控制信号线CK1_3电连接，第2条第一数据线D1所连接的第一薄膜晶体管均与另一条第一时钟控制信号线CK1_6电连接。在M为其他数值时，以此类推，在此不作赘述。当然，在实际应用中，M的取值可以根据实际应用环境来设计确定，在此不作限定。

在具体实施时，在本发明实施例中，相邻的两个第二多路选通器对应相邻的M个像素连接的第二数据线。其中，相邻的M个像素可以包括：相邻的MN个子像素。该相邻的两个第二多路选通器中的一个第二多路选通器与该相邻的MN个子像素中的奇数列子像素对应的第二数据线电连接，另一个第二多路选通器与该相邻的MN个子像素中的偶数列子像素对应的第二数据线电连接。并且针对同一颜色子像素对应的第二数据线，由第一条第二数据线指向最后一条第二数据线的方向上，各第二多路选通器对应的第k条第二数据线所连接的第二薄膜晶体管均与同一第二时钟控制信号线电连接；不同颜色子像素对应的第二薄膜晶体管与不同的第二时钟控制信号线电连接。

具体地，M可以设置为2，如图4所示，一个第二多路选通器310与相邻的2个像素PX中奇数列的红色子像素R、蓝色子像素B以及绿色子像素G对应的第二数据线D2电连接。另一个第二多路选通器310与相邻的2个像素PX中偶数列的绿色子像素G、红色子像素R以及蓝色子像素B对应的第二数据线D2电连接。针对红色子像素R对应的第二数据线D2，各第二多路选通器310对应的第1条第二数据线D2所连接的第二薄膜晶体管均与同一第二时钟控制信号线CK2_1电连接。针对绿色子像素G对应的第二数据线D2，各第二多路选通器310对应的第1条第二数据线D2所连接的第二薄膜晶体管均与同一第二时钟控制信号线CK2_2电连接。针对蓝色子像素B对应的第二数据线D2，各第二多路选通器310对应的第1条第二数据线D2所连接的第二薄膜晶体管均与同一第二时钟控制信号线CK2_3电连接。或者，M也可以设置为4，如图6所示，一个第二多路选通器310与相邻的4个像素PX中奇数列的红色子像素R、蓝色子像素B、绿色子像素G、红色子像素R、蓝色子像素B以及绿色子像素G对应的第二数据线D2电连接。另一个第二多路选通器310与相邻的4个像素PX中偶数列的绿色子像素G、红色子像素R、蓝色子像素B、绿色子像素G、红色子像素R、蓝色子像素B对应的第二数据线D2电连接。针对红色子像素R对应的第二数据线D2，各第二多路选通器310对应的第1条第二数据线D2所连接的第二薄膜晶体管均与一条第二时钟控制信号线CK2_1电连接，第2条第二数据线D2所连接的第二薄膜晶体管均与另一条第二时钟控制信号线CK2_4电连接。针对绿色子像素G对应的第二数据线D2，各第二多路选通器310对应的第1条第二数据线D2所连接的第二薄膜晶体管均与一条第二时钟控制信号线CK2_2电连接，第2条第二数据线D2所连接的第二薄膜晶体管均与另一条第二时钟控制信号线CK2_5电连接。针对蓝色子像素B对应的第二数据线D2，各第二多路选通器310对应的第1条第二数据线D2所连接的第二薄膜晶体管均与一条第二时钟控制信号线CK2_3电连接，第2条第二数据线D2所连接的第二薄膜晶体管均与另一条第二时钟控制信号线CK2_6电连接。在M为其他数值时，以此类推，在此不作赘述。

一般可以对显示面板中的栅线采用逐行或隔行扫描的方式对栅线依次加载栅极开启信号。在具体实施时，本发明实施例提供的驱动方法可以包括：

对一行栅线加载栅极开启信号，同时对各第一时钟控制信号线分别加载时序不同的第一时钟控制信号，使部分第一数据线分时输入对应的数据信号，对各第二时钟控制信号线分别加载时序不同的第二时钟控制信号，使部分第二数据线分时输入对应的数据信号。这样可以使子像素输入对应的数据信号，以进行充电。

进一步地，在具体实施时，本发明实施例提供的驱动方法还可以包括：在对一行栅线加载栅极开启信号的同时，对各第一数据信号扇出线S1_i和各第二数据信号扇出线S2_j分别加载数据信号，从而可以实现数据信号的输入控制。

进一步地，在具体实施时，可以使一行栅线加载栅极开启信号的时间包括：个数据输入阶段。其中，在N＝3，M＝2时，即有3条第一时钟控制信号线和3条第二时钟控制信号线，一行扫描时间可以包括3个数据输入阶段。在N＝3，M＝4时，即有6条第一时钟控制信号线和6条第二时钟控制信号线，一行扫描时间可以包括6个数据输入阶段。在N＝4，M＝2时，即有4条第一时钟控制信号线和4条第二时钟控制信号线，一行扫描时间可以包括4个数据输入阶段。在N＝4，M＝4时，即有8条第一时钟控制信号线和8条第二时钟控制信号线，一行扫描时间可以包括8个数据输入阶段。其余以此类推，在此不作赘述。并且，在具体实施时，在每个数据输入阶段中，针对同一颜色子像素对应的一条第一时钟控制信号线和一条第二时钟控制信号线，分别对该第一时钟控制信号线加载呈开启电平的第一时钟控制信号，对该第二时钟控制信号线加载呈开启电平的第二时钟控制信号。这样结合输入第一数据信号扇出线和第二数据信号扇出线的数据信号以及第一时钟控制信号和第二时钟控制信号，从而使第一数据线和第二数据线分别输入对应的数据信号，以对子像素进行充电。

具体地，在具体实施时，以N＝3，M＝2以及对栅线G_3加载栅极开启信号g_3为例，结合图4、图7以及图8所示，一行栅线加载栅极开启信号的时间可以包括3个数据输入阶段：T11、T12、T13。其中，在数据输入阶段T11中，针对红色子像素R对应的第一时钟控制信号线CK1_1和第二时钟控制信号线CK2_1，对第一时钟控制信号线CK1_1加载呈开启电平的第一时钟控制信号ck1_1，对第一数据信号扇出线S1_i加载红色子像素R对应的数据信号s1_i(图7与图8以第一数据信号扇出线S1_1上加载的数据信号s1_1为例)，以使红色子像素R对应的第一数据线D1加载对应的数据信号，以对该列中一行红色子像素R进行充电；并且，还对第二时钟控制信号线CK2_1加载呈开启电平的第二时钟控制信号ck2_1，对第二数据信号扇出线S1_j加载红色子像素R对应的数据信号s1_j(图7与图8以第二数据信号扇出线S2_1上加载的数据信号s2_1为例)，以使红色子像素R对应的第二数据线D2加载对应的数据信号，以对该列中一行红色子像素R进行充电。同理，在其余数据输入阶段T12～T13中，第一时钟控制信号和第二时钟控制信号的实施以此类推，在此不作赘述。

具体地，在具体实施时，以N＝3，M＝4以及对栅线G_3加载栅极开启信号g_3为例，结合图5、图6、图9以及图10所示，一行栅线加载栅极开启信号的时间可以包括6个数据输入阶段：T11、T12、T13、T14、T15、T16。其中，在数据输入阶段T11中，针对红色子像素R对应的第一时钟控制信号线CK1_1和第二时钟控制信号线CK2_1，对第一时钟控制信号线CK1_1加载呈开启电平的第一时钟控制信号ck1_1，对第一数据信号扇出线S1_i加载红色子像素R对应的数据信号s1_i(图9与图10以第一数据信号扇出线S1_1上加载的数据信号s1_1为例)，以使各第一多路选通器210连接的第1条与红色子像素R对应的第一数据线D1加载对应的数据信号，以对各第一多路选通器210连接的第一列红色子像素R中的一行红色子像素R进行充电；并且，还对第二时钟控制信号线CK2_1加载呈开启电平的第二时钟控制信号ck2_1，对第二数据信号扇出线S1_j加载红色子像素R对应的数据信号s1_j(图9与图10以第二数据信号扇出线S2_1上加载的数据信号s2_1为例)，以使各第二多路选通器310连接的第1条与红色子像素R对应的第二数据线D2加载对应的数据信号，以对各第二多路选通器310连接的第一列红色子像素中的一行红色子像素R进行充电。同理，在其余数据输入阶段T12～T16中，第一时钟控制信号和第二时钟控制信号的实施以此类推，在此不作赘述。

在具体实施时，在本发明实施例中，在每个数据输入阶段中，第一时钟控制信号和第二时钟控制信号的开启电平的开启时间相同。具体地，如图7所示，在数据输入阶段T11中，第一时钟控制信号ck1_1和第二时钟控制信号ck2_1的开启电平的开启时间相同，即在开启电平为高电平时，第一时钟控制信号ck1_1和第二时钟控制信号ck2_1的上升沿对齐，第一时钟控制信号ck1_1的下降沿早于第二时钟控制信号ck2_1的下降沿；在开启电平为低电平时，第一时钟控制信号和第二时钟控制信号的下降沿对齐，第一时钟控制信号的上升沿早于第二时钟控制信号的上升沿。同理，在数据输入阶段T12～T13中，第一时钟控制信号ck1_3与第二时钟控制信号ck2_3的开启电平的开启时间相同。

如图9所示，在数据输入阶段T11中，第一时钟控制信号ck1_1和第二时钟控制信号ck2_1的开启电平的开启时间相同，即在开启电平为高电平时，第一时钟控制信号ck1_1和第二时钟控制信号ck2_1的上升沿对齐，第一时钟控制信号ck1_1的下降沿早于第二时钟控制信号ck2_1的下降沿；在开启电平为低电平时，第一时钟控制信号和第二时钟控制信号的下降沿对齐，第一时钟控制信号的上升沿早于第二时钟控制信号的上升沿。同理，在数据输入阶段T12～T16中，第一时钟控制信号ck1_2与第二时钟控制信号ck2_2的开启电平的开启时间相同。

在具体实施时，在本发明实施例中，在每个数据输入阶段中，第一时钟控制信号和第二时钟控制信号的开启电平的截止时间相同。具体地，如图8所示，在数据输入阶段T11中，第一时钟控制信号ck1_1和第二时钟控制信号ck2_1的开启电平的截止时间相同，即在开启电平为高电平时，第一时钟控制信号ck1_1的上升沿晚于第二时钟控制信号ck2_1的上升沿，第一时钟控制信号ck1_1的下降沿与第二时钟控制信号ck2_1的下降沿对齐；在开启电平为低电平时，第一时钟控制信号的下降沿晚于第二时钟控制信号的下降沿，第一时钟控制信号的上升沿与第二时钟控制信号的上升沿对齐。同理，在数据输入阶段T12～T13中，第一时钟控制信号ck1_3与第二时钟控制信号ck2_3的开启电平的截止时间相同。

如图10所示，在数据输入阶段T11中，第一时钟控制信号ck1_1和第二时钟控制信号ck2_1的开启电平的截止时间相同，即在开启电平为高电平时，第一时钟控制信号ck1_1的上升沿晚于第二时钟控制信号ck2_1的上升沿，第一时钟控制信号ck1_1的下降沿与第二时钟控制信号ck2_1的下降沿对齐；在开启电平为低电平时，第一时钟控制信号的下降沿晚于第二时钟控制信号的下降沿，第一时钟控制信号的上升沿与第二时钟控制信号的上升沿对齐。同理，在数据输入阶段T12～T16中，第一时钟控制信号ck1_6与第二时钟控制信号ck2_6的开启电平的截止时间相同。

并且，如图7至图10所示，相邻两个数据输入阶段之间还具有间隔时间，这样可以在前一个数据输入阶段中使第一数据线和第二数据线输入数据信号稳定后再进行下一个数据输入阶段，从而提高显示面板的稳定性。在实际应用中，该间隔时间可以根据实际应用环境来设计确定，在此不作限定。

需要说明的是，本发明实施例中提到的相邻指的是最近邻。

实施例二、

本实施例对应的显示面板的结构示意图如图3所示，其针对实施例一中缺口的实施方式进行了变形。下面仅说明本实施例与实施例一的区别之处，其相同之处在此不作赘述。

具体地，如图3所示，第一显示区aa_1具有至少一个通孔，通孔形成缺口110；即通过将基板中的镂空区域设置在第一显示区aa_1内以形成封闭的通孔。并且该通孔在基板的正投影的形状可以是圆形，椭圆形、矩形等规则图形，或者也可以为不规则图形，在此不作限定。并且，第一数据线D1可以包括：沿第二方向F2延伸的常规分部和位于缺口110周围的第一显示区aa_1内的非常规分部；其中，常规分部是沿第二方向F2延伸的直线，非常规分部是围绕缺口110的曲线，并且同一第一数据线D1的常规分部和非常规分部电连接。各第二数据线D2均沿第二方向F2延伸，即第二数据线D2是沿第二方向F2延伸的直线。因此，第一数据线D1的长度大于第二数据线D2的长度，这样使得第一数据线D1的RC loading大于第二数据线D2的RC loading，导致第一数据线D1在传输数据信号时存在的延迟会大于第二数据线D2在传输数据信号时存在的延迟，导致第一数据线D1输入的数据信号的电压可能小于第二数据线D2输入的数据信号的电压。

为了使第一数据线D1和第二数据线D2输入的数据信号的电压均一，在具体实施时，在本发明实施例提供的驱动方法中，如图11至图14所示(图11与图12以N＝3，M＝2为例，图13与图14以N＝3，M＝4为例)，第一时钟控制信号ck1_y的开启电平的时长t12大于第二时钟控制信号ck2_x的开启电平的时长t22。这样可以使第一数据线D1输入数据信号所用的时长大于第二数据线D2输入数据信号所用的时长，从而使第一数据线D1输入的数据信号的电压增加，进而提高第一数据线D1与第二数据线D2输入的数据信号的电压的均一性，提高显示均一性。

在具体实施时，在本发明实施例中，在每个数据输入阶段中，第一时钟控制信号和第二时钟控制信号的开启电平的开启时间相同。以N＝3，M＝2以及对栅线G_3加载栅极开启信号g_3为例，如图11所示，一行栅线加载栅极开启信号的时间可以包括3个数据输入阶段：T11、T12、T13。在数据输入阶段T11中，第一时钟控制信号ck1_1和第二时钟控制信号ck2_1的开启电平的开启时间相同，即在开启电平为高电平时，第一时钟控制信号ck1_1和第二时钟控制信号ck2_1的上升沿对齐，第一时钟控制信号ck1_1的下降沿晚于第二时钟控制信号ck2_1的下降沿；在开启电平为低电平时，第一时钟控制信号和第二时钟控制信号的下降沿对齐，第一时钟控制信号的上升沿晚于第二时钟控制信号的上升沿。同理，在数据输入阶段T12～T13中，第一时钟控制信号ck1_3与第二时钟控制信号ck2_3的开启电平的开启时间相同。

以N＝3，M＝4以及对栅线G_3加载栅极开启信号g_3为例，如图13所示，一行栅线加载栅极开启信号的时间可以包括6个数据输入阶段：T11、T12、T13、T14、T15、T16。在数据输入阶段T11中，第一时钟控制信号ck1_1和第二时钟控制信号ck2_1的开启电平的开启时间相同，即在开启电平为高电平时，第一时钟控制信号ck1_1和第二时钟控制信号ck2_1的上升沿对齐，第一时钟控制信号ck1_1的下降沿晚于第二时钟控制信号ck2_1的下降沿；在开启电平为低电平时，第一时钟控制信号和第二时钟控制信号的下降沿对齐，第一时钟控制信号的上升沿晚于第二时钟控制信号的上升沿。同理，在数据输入阶段T12～T16中，第一时钟控制信号ck1_6与第二时钟控制信号ck2_6的开启电平的开启时间相同。

在具体实施时，在本发明实施例中，在每个数据输入阶段中，第一时钟控制信号和第二时钟控制信号的开启电平的截止时间相同。以N＝3，M＝4以及对栅线G_3加载栅极开启信号g_3为例，如图12所示，一行栅线加载栅极开启信号的时间可以包括3个数据输入阶段：T11、T12、T13。在数据输入阶段T11中，第一时钟控制信号ck1_1和第二时钟控制信号ck2_1的开启电平的截止时间相同，即在开启电平为高电平时，第一时钟控制信号ck1_1的上升沿早于第二时钟控制信号ck2_1的上升沿，第一时钟控制信号ck1_1的下降沿与第二时钟控制信号ck2_1的下降沿对齐；在开启电平为低电平时，第一时钟控制信号的下降沿早于第二时钟控制信号的下降沿，第一时钟控制信号的上升沿与第二时钟控制信号的上升沿对齐。同理，在数据输入阶段T12～T13中，第一时钟控制信号ck1_3与第二时钟控制信号ck2_3的开启电平的截止时间相同。

以N＝3，M＝4以及对栅线G_3加载栅极开启信号g_3为例，如图14所示，一行栅线加载栅极开启信号的时间可以包括6个数据输入阶段：T11、T12、T13、T14、T15、T16。在数据输入阶段T11中，第一时钟控制信号ck1_1和第二时钟控制信号ck2_1的开启电平的截止时间相同，即在开启电平为高电平时，第一时钟控制信号ck1_1的上升沿早于第二时钟控制信号ck2_1的上升沿，第一时钟控制信号ck1_1的下降沿与第二时钟控制信号ck2_1的下降沿对齐；在开启电平为低电平时，第一时钟控制信号的下降沿早于第二时钟控制信号的下降沿，第一时钟控制信号的上升沿与第二时钟控制信号的上升沿对齐。同理，在数据输入阶段T12～T16中，第一时钟控制信号ck1_6与第二时钟控制信号ck2_6的开启电平的截止时间相同。

基于同一发明构思，本发明实施例还提供了一种本发明实施例提供的显示面板的驱动方法的驱动装置，包括：驱动单元，用于向第一多路选通模块加载第一时钟控制信号，使第一数据线输入对应的数据信号，同时向第二多路选通模块加载第二时钟控制信号，使第二数据线输入对应的数据信号。由于该驱动装置解决问题的原理与前述一种显示面板的驱动方法相似，因此该驱动装置的实施可以参见驱动方法的实施，重复之处不再赘述。

在具体实施时，本发明实施例提供的驱动装置可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式，在此不作限定。

进一步地，在具体实施时，驱动单元可以包括：源极驱动单元和栅极驱动单元；其中，

栅极驱动单元可以用于逐行对栅线加载栅极开启信号；

源极驱动单元可以用于在对一行栅线加载栅极开启信号时，对各第一时钟控制信号线分别加载时序不同的第一时钟控制信号，对各第二时钟控制信号线分别加载时序不同的第二时钟控制信号，以及对各第一数据信号扇出线和各第二数据信号扇出线分别加载数据信号，使部分第一数据线分时加载数据信号以及使部分第二数据线分时加载数据信号。

在具体实施时，栅极驱动单元可以包括栅极驱动电路或栅极驱动IC(IntegratedCircuit，集成电路)。

源极驱动单元可以包括：第一源极驱动IC和第二源极驱动IC；其中，第一源极驱动IC用于在对一行栅线加载栅极开启信号时，对各第一时钟控制信号线分别加载时序不同的第一时钟控制信号，以及对各第一数据信号扇出线分别加载数据信号，以使部分第一数据线分时加载数据信号。

第二源极驱动IC用于在对一行栅线加载栅极开启信号时，对各第二时钟控制信号线分别加载时序不同的第二时钟控制信号，以及对各第二数据信号扇出线分别加载数据信号，以使部分第二数据线分时加载数据信号。

当然，第一源极驱动IC和第二源极驱动IC还可以设置为一个源极驱动IC，这样可以提高IC的集成度，进一步降低IC占用空间。

在具体实施时，在通孔形成缺口时，在本发明实施例提供的驱动装置中，第一时钟控制信号的开启电平的时长大于第二时钟控制信号的开启电平的时长。

在具体实施时，在非常规边缘形成缺口时，在本发明实施例提供的驱动装置中，第一时钟控制信号的开启电平的时长小于第二时钟控制信号的开启电平的时长。

在具体实施时，在本发明实施例提供的驱动装置中，在每个数据输入阶段中，第一时钟控制信号和第二时钟控制信号的开启电平的开启时间相同。

在具体实施时，在本发明实施例提供的驱动装置中，在每个数据输入阶段中，第一时钟控制信号和第二时钟控制信号的开启电平的截止时间相同。

基于同一发明构思，本发明实施例提供一种显示面板，采用本发明实施例提供的上述显示面板的驱动方法进行驱动。由于显示面板解决问题的原理与前述一种显示面板的驱动方法相似，因此该显示面板的实施可以参见驱动方法的实施，重复之处不再赘述。

基于同一发明构思，本发明实施例还提供一种显示装置，包括本发明实施例提供的上述显示面板与本发明实施例提供的驱动装置。该显示装置解决问题的原理与前述显示面板相似，因此该显示装置的实施可以参见前述显示面板的实施，重复之处在此不再赘述。

在具体实施时，本发明实施例提供的显示装置还可以包括：摄像头、听筒、光线传感器、距离传感器以及指纹识别传感器中之一或组合。

在具体实施时，在本发明实施例提供的显示装置中，摄像头、听筒、光线传感器、距离传感器以及指纹识别传感器可以设置在图2与图3所示的显示面板的缺口110在阵列基板100的正投影内。

在具体实施时，本发明实施例提供的显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。对于该显示装置的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本发明的限制。

本发明实施例提供的显示面板、其驱动方法、驱动装置及显示装置，通过第一时钟控制信号控制第一多路选通模块以实现对第一显示区中的第一数据线的控制，以及通过第二时钟控制信号控制第二多路选通模块以实现对第二显示区中的第二数据线的控制，并且第一时钟控制信号和第二时钟控制信号相互独立，从而可以使第一数据线与第二数据线分开控制以输入数据信号。并且通过使第一时钟控制信号与第二时钟控制信号的信号时序不同，可以使输入第一数据线和第二数据线的数据信号的时长，根据第一数据线和第二数据线的RC loading进行相应调整，从而可以使输入第一数据线和第二数据线的数据信号的电压均一性提高，进而可以提高显示面板的显示均一性。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (15)

1.一种显示面板的驱动方法，其特征在于，所述显示面板包括具有至少一个缺口的阵列基板；所述阵列基板包括：显示区与包围所述显示区的非显示区；所述显示区包括第一显示区和第二显示区，所述缺口位于所述第一显示区，所述第一显示区包括多条第一数据线；所述第二显示区包括多条第二数据线；所述非显示区包括第一多路选通模块和第二多路选通模块；其中，所述第一多路选通模块与多条所述第一数据线电连接，所述第二多路选通模块与多条所述第二数据线电连接；

所述驱动方法包括：

向所述第一多路选通模块加载第一时钟控制信号，使所述第一数据线输入对应的数据信号，同时向所述第二多路选通模块加载第二时钟控制信号，使所述第二数据线输入对应的数据信号；其中，所述第一时钟控制信号与所述第二时钟控制信号的信号时序不同。

2.如权利要求1所述的驱动方法，其特征在于，所述第一时钟控制信号和所述第二时钟控制信号的周期相同；

所述第一时钟控制信号中用于控制所述第一多路选通模块工作的开启电平的时长与所述第二时钟控制信号中用于控制所述第二多路选通模块工作的开启电平的时长不同。

3.如权利要求2所述的驱动方法，其特征在于，所述第一显示区和所述第二显示区沿第一方向排列；所述第一显示区具有至少一个通孔，所述通孔形成所述缺口；所述第一数据线包括：沿第二方向延伸的常规分部和位于所述缺口周围的第一显示区内的非常规分部；其中，同一所述第一数据线的所述常规分部和所述非常规分部电连接；各所述第二数据线均沿所述第二方向延伸；其中，所述第一方向与所述第二方向垂直；

所述第一时钟控制信号的开启电平的时长大于所述第二时钟控制信号的开启电平的时长。

4.如权利要求2所述的驱动方法，其特征在于，所述第一显示区和所述第二显示区沿第一方向排列；所述阵列基板具有第一边缘，所述第一边缘具有沿所述第一方向延伸的常规边缘和向所述显示区凹进的非常规边缘，所述非常规边缘形成所述缺口；各所述第一数据线与各所述第二数据线分别沿第二方向延伸；其中，所述第一方向与所述第二方向垂直；

所述第一时钟控制信号的开启电平的时长小于所述第二时钟控制信号的开启电平的时长。

5.如权利要求2所述的驱动方法，其特征在于，所述第一多路选通模块包括：多个第一多路选通器与多条第一时钟控制信号线，所述第一多路选通器分别与所述多条第一数据线以及所述多条第一时钟控制信号线电连接，

所述第二多路选通模块包括：多个第二多路选通器与多条第二时钟控制信号线，所述第二多路选通器分别与所述多条第二数据线以及所述多条第二时钟控制信号线电连接。

6.如权利要求5所述的驱动方法，其特征在于，所述显示区还包括多条栅线；

所述驱动方法包括：

对一行栅线加载栅极开启信号，同时对各所述第一时钟控制信号线分别加载时序不同的第一时钟控制信号，使部分所述第一数据线分时输入对应的数据信号，对各所述第二时钟控制信号线分别加载时序不同的第二时钟控制信号，使部分所述第二数据线分时输入对应的数据信号。

7.如权利要求6所述的驱动方法，其特征在于，所述非显示区还包括：多条第一数据信号扇出线和多条第二数据信号扇出线；其中，一条所述第一数据信号扇出线通过一个所述第一多路选通器与多条第一数据线电连接；一条所述第二数据信号扇出线通过一个所述第二多路选通器与多条第二数据线电连接；

所述驱动方法还包括：

在对一行栅线加载栅极开启信号的同时，对各所述第一数据信号扇出线和各所述第二数据信号扇出线分别加载数据信号。

8.如权利要求6所述的驱动方法，其特征在于，各所述第一多路选通器包括多个第一薄膜晶体管；

其中，各所述第一薄膜晶体管的栅极与不同的所述第一时钟控制信号线电连接，各所述第一薄膜晶体管的第一极与对应的所述第一数据信号扇出线电连接，各所述第一薄膜晶体管的第二极与不同的所述第一数据线电连接；

各所述第二多路选通器包括多个第二薄膜晶体管；

其中，各所述第二薄膜晶体管的栅极与不同的所述第二时钟控制信号线电连接，各所述第二薄膜晶体管的第一极与对应的所述第二数据信号扇出线电连接，各所述第二薄膜晶体管的第二极与不同的所述第二数据线电连接。

9.如权利要求8所述的驱动方法，其特征在于，所述第一显示区和所述第二显示区还包括：阵列排布的多个像素；其中，各所述像素包括：依次排列的N个不同颜色子像素；一条所述第一数据线对应连接所述第一显示区中的一列子像素，一条所述第二数据线对应连接所述第二显示区中的一列子像素；

相邻的两个所述第一多路选通器对应相邻的M个像素连接的第一数据线；相邻的两个所述第二多路选通器对应相邻的M个像素连接的第二数据线；M为大于或等于2的偶数，N为大于或等于3的整数。

10.如权利要求9所述的驱动方法，其特征在于，一行栅线加载栅极开启信号的时间包括：个数据输入阶段；

在每个所述数据输入阶段中，针对同一颜色子像素对应的一条第一时钟控制信号线和一条第二时钟控制信号线，分别对所述第一时钟控制信号线加载呈所述开启电平的第一时钟控制信号，对所述第二时钟控制信号线加载呈所述开启电平的第二时钟控制信号。

11.如权利要求10所述的驱动方法，其特征在于，在每个所述数据输入阶段中，所述第一时钟控制信号和所述第二时钟控制信号的开启电平的开启时间相同。

12.如权利要求10所述的驱动方法，其特征在于，在每个所述数据输入阶段中，所述第一时钟控制信号和所述第二时钟控制信号的开启电平的截止时间相同。

13.一种如权利要求1-12任一项所述的显示面板的驱动方法的驱动装置，其特征在于，包括：

驱动单元，用于向所述第一多路选通模块加载第一时钟控制信号，使所述第一数据线输入对应的数据信号，同时向所述第二多路选通模块加载第二时钟控制信号，使所述第二数据线输入对应的数据信号。

14.一种显示面板，其特征在于，采用如权利要求1-12任一项所述的驱动方法驱动。

15.一种显示装置，其特征在于，包括：驱动装置和显示面板；

所述驱动装置为如权利要求13所述的驱动装置；

所述显示面板为如权利要求14所述的显示面板。