CN108599764B - 一种步长可调的比较器失调电压校正电路及方法 - Google Patents

Abstract

本发明涉及一种步长可调的比较器失调电压校正电路，包括选通开关、比较器、步长选择控制电路、电荷泵开关控制电路及电荷泵，选通开关的第一输入端接收同相输入信号V_ip，选通开关的第二输入端接收反相输入信号V_in，选通开关的共模输入端接收共模信号V_cm；选通开关的第一校正控制端与步长选择控制电路的第四输出端相连；选通开关的第二校正控制端与步长选择控制电路的第五输出端相连；选通开关的第一输出端与比较器的同相输入端V_in+连接，本发明实现校正步长的可调，在校正进程前期采用大的校正步长，进行粗校正，然后接着在校正后期采用小的校正步长，进行细校正，使比较器失调电压被校正到设定的精度范围内。

Description

一种步长可调的比较器失调电压校正电路及方法

技术领域

本发明涉及数模混合集成电路设计技术领域，尤其是一种步长可调的比较器失调电压校正电路及方法。

背景技术

模数转换器作为数模混合系统中的关键模块，广泛应用于军事和民用领域的多个方面。近年来，随着制备工艺和电路设计技术的不断发展，模数转换器的发展突飞猛进。比较器作为模数转换器组成的关键模块，其精度、速度和功耗等性能指标对整个模数转换器系统的性能产生至关重要的影响。高速低功耗的比较器一般都采用动态锁存比较器的结构，但这类动态比较器都存在很大的失调电压。而且伴随着工艺特征尺寸的日益降低，由晶体管阈值电压、面积因子以及寄生电容的失配产生的失调逐渐增大。失调电压限制了动态比较器在高速高精度模数转换器中的应用，因此需要对比较器的失调电压进行校正。

现有一种步长可调的比较器失调电压校正电路及方法背景技术参考文件：IEEE2008Asian Solid-State Circuits Conference的《A low-noise self-calibratingdynamic comparator for high-speed ADCs》和IEEE 2012International Symposium onCircuits and Systems的《A low-power dynamic comparator with digitalcalibration for reduced offset mismatch》。有以下不足：1.按《A low-noise self-calibrating dynamic comparator for high-speed ADCs》，校正步长需满足系统精度要求，对于大范围的失调，所需的校正周期数较多。比如对于100mV的比较器失调电压，系统要求比较器失调电压小于1mV，则校正步长最大为1mV，至少需要100个校正周期才能将失调电压校正到1mV以内。2.按《A low-power dynamic comparator with digital calibrationfor reduced offset mismatch》，在比较器输出负载端增加可变电容阵列，改变输出节点的充放电速率来减小比较器的失调电压，所需的校正周期数较少，但为此在输出节点增加的额外的负载电容会影响比较器的速度，而且有限的电容阵列使得可校正的比较器失调电压范围也有限。

发明内容

本发明的首要目的在于提供一种能够利用较少的校正周期有效的降低比较器失调电压，并适用于高速比较器电路的步长可调的比较器失调电压校正电路。

为实现上述目的，本发明采用了以下技术方案：一种步长可调的比较器失调电压校正电路，包括选通开关、比较器、步长选择控制电路、电荷泵开关控制电路及电荷泵，所述选通开关的第一输入端接收同相输入信号V_ip，选通开关的第二输入端接收反相输入信号V_in，选通开关的共模输入端接收共模信号V_cm；选通开关的第一校正控制端与步长选择控制电路的第四输出端相连，并接收第一校正控制信号Cal；选通开关的第二校正控制端与步长选择控制电路的第五输出端相连，并接收第二校正控制信号

选通开关的第一输出端与比较器的同相输入端V_in+连接，选通开关的第二输出端与比较器的反相输入端V_in-连接；

所述比较器的同相输出端V_o+通过第六开关S6分别与电荷泵开关控制电路的第一输入端V_o1、步长选择控制电路的第一输入端V_o3连接，比较器的同相输出端V_o+与第八开关S8的一端相连，第八开关S8的另一端作为比较器失调电压校正电路的第一输出端V_op；所述比较器的反相输出端V_o-通过第七开关S7分别与电荷泵开关控制电路的第二输入端V_o2、步长选择控制电路的第二输入端V_o4连接，比较器的反相输出端V_o-与第九开关S9的一端相连，第九开关S9的另一端作为比较器失调电压校正电路的第二输出端V_on；所述电荷泵的同相补偿输出端V_calp与比较器的同相补偿输入端V_cal+连接，电荷泵的反相补偿输出端V_caln与比较器的反相补偿输入端V_cal-连接，比较器的时钟输入端接比较器时钟信号Clk；

所述步长选择控制电路的第一输出端输出控制信号

步长选择控制电路的第二输出端输出控制信号C，步长选择控制电路的第一输出端与电荷泵开关控制电路的第三输入端相连，步长选择控制电路的第二输出端和电荷泵开关控制电路的第四输入端相连；所述步长选择控制电路的第三输出端输出比较结果有效信号Valid，并与电荷泵开关控制电路的第五输入端相连；所述步长选择控制电路的第四输出端输出第一校正控制信号Cal，并与电荷泵开关控制电路的校正控制端相连，所述步长选择控制电路的复位端接收复位信号Reset，步长选择控制电路的置位端接收置位信号Set；

所述电荷泵开关控制电路的第一输出端输出控制信号A至电荷泵的第一输入端，所述电荷泵开关控制电路的第二输出端输出控制信号B至电荷泵的第二输入端，所述电荷泵开关控制电路的第三输出端输出控制信号D至电荷泵的第三输入端，所述电荷泵开关控制电路的第四输出端输出控制信号E至电荷泵的第四输入端；所述电荷泵的共模输入端接收共模信号V_cm，电荷泵的预充电控制端接收预充电信号Prechg。

所述比较器包括动态前置放大器和锁存器，其中动态前置放大器包括尾电流源管M1、输入管M2、输入管M3、失调补偿输入管M4、失调补偿输入管M5、负载管M6和负载管M7；尾电流源管M1的漏极分别与输入管M2的源极、输入管M3的源极、失调补偿输入管M4的源极以及失调补偿输入管M5的源极相连，尾电流源管M1的源极接电源，输入管M2的漏极分别与失调补偿输入管M4的漏极、负载管M6的漏极相连，输入管M3的漏极分别与失调补偿输入管M5的漏极、负载管M7的漏极相连，负载管M6的源极和负载管M7的源极均接地；输入管M2的栅极为比较器的同相输入端V_in+，输入管M3的栅极为比较器的反相输入端V_in-，失调补偿输入管M4的栅极为比较器的同相失调补偿输入端V_cal+，失调补偿输入管M5的栅极为比较器的反相失调补偿输入端V_cal-；输入管M2的漏极、输入管M3的漏极均与锁存器的输入端相连；锁存器的输出端即为比较器的输出端，包括锁存器的同相输出端V_o+和反相输出端V_o-；所述尾电流源管M1、输入管M2、输入管M3、失调补偿输入管M4、失调补偿输入管M5为PMOS管，所述负载管M6和负载管M7为NMOS管。

所述步长选择控制电路包括第一或门、第一DFF、第二DFF、第三DFF、第四DFF、第二或门、第一反相器、与非门、第五DFF、第六DFF、第九与门及第二反相器；第一或门的输出端分别与第一DFF的时钟输入端以及第二DFF的时钟输入端相连，第一DFF的输出端与第三DFF的时钟输入端相连，第二DFF的输出端与第四DFF的时钟输入端相连，第三DFF的输出端与第二或门的第一输入端相连，第四DFF的输出端与第二或门的第二输入端相连，第二或门的输出端分别与第一反相器的输入端、与非门的第一输入端相连，与非门的输出端分别与第三DFF的信号输入端、第四DFF的信号输入端相连，第一反相器的输出端与第五DFF的时钟输入端相连，第五DFF的输出端与第六DFF的时钟输入端相连，第六DFF的输出端与第九与门的第二输入端相连，第九与门的输出端与第二反相器的输入端相连；第一或门的第一输入端作为步长选择控制电路的第一输入端V_o3接收比较器的同相输出结果，第一或门的第二输入端作为步长选择控制电路的第二输入端V_o4接收比较器的反相输出结果，第三DFF的复位端、第四DFF的复位端、第五DFF的复位端和第九与门的第一输入端连接在一起作为步长选择控制电路的复位端且接收复位信号Reset，第一DFF的置位端、第二DFF的置位端和第六DFF的置位端连接在一起作为步长选择控制电路的置位端且接收置位信号Set，第一反相器的输出端作为步长选择控制电路的第一输出端输出控制信号

第二或门的输出端作为步长选择控制电路的第二输出端输出控制信号C，第一或门的输出端作为步长选择控制电路的第三输出端输出比较结果有效信号Valid，第九与门的输出端作为步长选择控制电路的第四输出端输出第一校正控制信号Cal，第二反相器的输出端作为步长选择控制电路的第五输出端输出第二校正控制信号

所述DFF为D触发器。

所述电荷泵开关控制电路包括第七DFF、第八DFF、第一与门、第二与门、第三与门、第四与门、第五与门、第六与门、第七与门及第八与门；第七DFF的输出端与第一与门的第一输入端相连，第八DFF的输出端与第二与门的第二输入端相连，第一与门的输出端与第三与门的第一输入端相连，第二与门的输出端与第四与门的第二输入端相连，第三与门的输出端分别与第五与门的第二输入端、第六与门的第二输入端相连，第四与门的输出端分别与第七与门的第一输入端、第八与门的第一输入端相连；第七DFF的信号输入端作为电荷泵开关控制电路的第一输入端V_o1接收比较器的同相输出结果，第八DFF的信号输入端作为电荷泵开关控制电路的第二输入端V_o2接收比较器的反相输出结果，第六与门的第一输入端与第七与门的第二输入端相连且作为电荷泵开关控制电路的第三输入端接收控制信号

第五与门的第一输入端与第八与门的第二输入端相连且作为电荷泵开关控制电路的第四输入端接收控制信号C，第七DFF的时钟输入端与第八DFF的时钟输入端相连且作为电荷泵开关控制电路的第五输入端接收比较结果有效信号Valid，第三与门的第二输入端与第四与门的第一输入端相连且作为电荷泵开关控制电路的校正控制端接收第一校正控制信号Cal，第一与门的第二输入端与第二与门的第一输入端相连且作为电荷泵开关控制电路的时钟输入端接收时钟信号Clk，第七DFF的复位端与第八DFF的复位端相连且作为电荷泵开关控制电路的复位端接收复位信号Reset，第七与门的输出端作为电荷泵开关控制电路的第一输出端输出电荷泵开关控制信号A，第六与门的输出端作为电荷泵开关控制电路的第二输出端输出电荷泵开关控制信号B，第八与门的输出端作为电荷泵开关控制电路的第三输出端输出电荷泵开关控制信号D，第五与门的输出端作为电荷泵开关控制电路的第四输出端输出电荷泵开关控制信号E。

所述电荷泵包括第一电流源Icp1、第二电流源Icp2、第三电流源Icp3、第四电流源Icp4、第五电流源Icp5、第六电流源Icp6、第七电流源Icp7、第八电流源Icp8、第十开关S10、第十一开关S11、第十二开关S12、第十三开关S13、第十四开关S14、第十五开关S15、第十六开关S16、第十七开关S17、第十八开关S18、第十九开关S19、第一存储电容C1和第二存储电容C2；电流源Icp1的输入端连接电源，电流源Icp1的输出端与第十开关S10的第一端相连，电流源Icp2的输入端与第十开关S11的第二端相连，电流源Icp2的输出端接地，电流源Icp3的输入端连接电源，电流源Icp3的输出端与第十二开关S12的第一端相连，电流源Icp4的输入端与第十三开关S13的第二端相连，电流源Icp4的输出端接地，电流源Icp5的输入端连接电源，电流源Icp5的输出端与第十四开关S14的第一端相连，电流源Icp6的输入端与第十五开关S15的第二端相连，电流源Icp6的输出端接地，电流源Icp7的输入端连接电源，电流源Icp7的输出端与第十六开关S16的第一端相连，电流源Icp8的输入端与第十七开关S17的第二端相连，电流源Icp8的输出端接地，第十开关S10的第二端、第十一开关S11的第一端、第十四开关S14的第二端、第十五开关S15的第一端、存储电容C1的第一端以及第十八开关S18的第一端连接在一起并作为电荷泵的同相补偿输出端Vcalp，第十二开关S12的第二端、第十三开关S13的第一端、第十六开关S16的第二端、第十七开关S17的第一端、存储电容C2的第一端以及第十九开关S19的第二端连接在一起并作为电荷泵的反相补偿输出端Vcaln，第十八开关S18的第二端与第十九开关S19的第一端相连并作为电荷泵的共模输入端Vcm，存储电容C1的第二端和存储电容C2的第二端均接地；电荷泵的第一输入端、第二输入端、第三输入端、第四输入端分别接收电荷泵开关控制信号A、电荷泵开关控制信号B、电荷泵开关控制信号D、电荷泵开关控制信号E，电荷泵开关控制信号A控制第十开关S10和第十三开关S13，电荷泵开关控制信号B控制第十一开关S11和第十二开关S12，电荷泵开关控制信号D控制第十四开关S14和第十七开关S17，电荷泵开关控制信号E控制第十五开关S15和第十六开关S16，电荷泵的共模输入端接收共模信号Vcm，电荷泵的预充电控制端接收预充电控制信号Prechg，预充电控制信号Prechg控制第十八开关S18和第十九开关S19，电荷泵的同相补偿输出端Vcalp和反相补偿输出端Vcaln分别输出同相失调补偿电压和反相失调补偿电压，电流源Icp1、电流源Icp2、电流源Icp3及电流源Icp4的输出电流均为I，电流源Icp5、电流源Icp6、电流源Icp7及电流源Icp8的输出电流均为I/N，存储电容C1及存储电容C2的电容值均为Cu，所述第十开关S10、第十一开关S11、第十二开关S12、第十三开关S13、第十四开关S14、第十五开关S15、第十六开关S16、第十七开关S17、第十八开关S18、第十九开关S19均采用MOS管。

本发明的另一目的在于提供一种步长可调的比较器失调电压校正电路的校正方法，该方法包括下列顺序的步骤：

(1)上电后，比较器时钟信号Clk为高电平，置位信号Set为高电平，复位信号Reset为低电平，预充电信号Prechg为高电平；选通开关的第一开关S1和第二开关S2导通，第三开关S3、第四开关S4和第五开关S5断开；比较器复位，比较器的同相输出端V_o+及反相输出端V_o-输出初始化为低电平；

步长选择控制电路的第一DFF、第二DFF及第六DFF的输出初始化为高电平，第三DFF、第四DFF及第五DFF的输出初始化为低电平，其中第五DFF的输出F为校正完成标志信号，所述步长选择控制电路输出的控制信号C初始化为低电平，控制信号

初始化为高电平，比较结果有效信号Valid初始化为低电平，第一校正控制信号Cal初始化为低电平，第二校正控制信号

初始化为高电平；

所述电荷泵开关控制电路的第一DFF和第二DFF输出初始化为低电平，所述电荷泵开关控制电路输出的控制信号A、控制信号B、控制信号D和控制信号E初始化为低电平；

所述电荷泵的第十八开关S18和第十九开关S19导通，共模信号V_cm对存储电容C1和存储电容C2预充电，使得同相补偿输出端V_calp和反相补偿输出端V_caln初始电压为V_cm，即使比较器同相补偿输入端V_cal+和反相补偿输入端V_cal-初始电压为V_cm，电流源Icp1、电流源Icp2、电流源Icp3和电流源Icp4输出电流为I，电流源Icp5、电流源Icp6、电流源Icp7和电流源Icp8输出电流为I/N，N>1；

第六开关S6和第七开关S7断开，第八开关S8和第九开关S9导通；

(2)校正开始后，置位信号Set变为低电平，复位信号Reset变为高电平，预充电信号Prechg变为低电平，所述电荷泵的第十八开关S18和第十九开关S19断开，所述步长选择控制电路输出的第一校正控制信号Cal变为高电平，第二校正控制信号

变为低电平；

选通开关的第一开关S1和第二开关S2断开，第三开关S3、第四开关S4和第五开关S5导通，比较器的同相输入端V_in+和反相输入端V_in-短接并连接共模电平V_cm；

第六开关S6导通，比较器的同相输出端V_o+分别与步长选择电路的第一输入端V_o3、电荷泵开关控制电路的第一输入端V_o1连通；第七开关S7导通，比较器的反相输出端V_o-分别与步长选择控制电路的第二输入端V_o4、电荷泵开关控制电路的第二输入端V_o2连通，第八开关S8和第九开关S9断开；

(3)当比较器时钟信号Clk的每一个时钟下降沿到来时，电荷泵开关控制电路输出的控制信号A、控制信号B、控制信号D和控制信号E均为低电平，电荷泵所有开关断开，存储电容C1和存储电容C2上存储的电荷保持不变，同相补偿输出端V_calp和反相补偿输出端V_caln输出的失调补偿电压保持不变，所述比较器进入比较状态，对失调电压进行比较判定并输出比较结果，步长选择控制电路的第一或门输出的比较结果有效信号Valid由低电平变为高电平，并触发第一DFF和第二DFF锁存比较结果，步长选择控制电路的其余电路判断比较结果是否发生翻转以确认控制信号

和控制信号C的状态，确认校正完成标志信号F的状态，确认第一校正控制信号Cal和第二校正控制信号

的状态，比较结果有效信号Valid触发所述电荷泵开关控制电路的第一DFF和第二DFF锁存比较结果；

当比较器时钟信号Clk的每一个时钟上升沿到来时，比较器进入复位状态，比较器输出结果均为低电平，步长选择控制电路的第一或门输出的比较结果有效信号Valid变为低电平，输出的控制信号

控制信号C、校正完成标志信号F、第一校正控制信号Cal和第二校正控制信号

的状态保持不变，所述电荷泵开关控制电路根据DFF和第二DFF锁存的比较结果输出的相应状态的控制信号A、控制信号B、控制信号D和控制信号E，所述电荷泵的各个开关根据控制信号A、控制信号B、控制信号D和控制信号E的状态断开或者导通，各个开关对应的电流源对存储电容C1和存储电容C2进行充放电，增加同相补偿输出端V_calp的电压和降低反相补偿输出端V_caln的电压，或者降低同相补偿输出端V_calp的电压和增加反相补偿输出端V_caln的电压，以补偿比较器失调电压。

在比较器时钟信号Clk的第i个时钟周期中，当Clk时钟下降沿到来时，比较器开始比较，当步长选择控制电路的第一或门输出的比较结果有效信号Valid由低电平变为高电平时，判定第i个时钟周期的比较结果与前i-1个时钟周期的比较结果相同，i>0即比较结果没有发生翻转，控制信号

保持高电平，控制信号C保持低电平，校正完成标志信号F保持低电平，第一校正控制信号Cal保持高电平，第二校正控制信号

保持低电平，电荷泵开关控制电路锁存比较结果，当Clk变为高电平时，比较器进入复位状态，电荷泵开关控制电路根据比较结果输出相应状态的控制信号A和控制信号B，输出的控制信号D和控制信号E保持低电平，电荷泵根据控制信号A和控制信号B的状态控制电流源Icp1、电流源Icp2、电流源Icp3和电流源Icp4以电流I对存储电容C1和存储电容C2进行充放电，以较大的步长增加同相补偿输出端V_calp的电压和降低反相补偿输出端V_caln的电压，或者以较大的步长降低同相补偿输出端V_calp的电压和增加反相补偿输出端V_caln的电压，以补偿比较器失调电压；

在比较器时钟信号Clk的第i+1个时钟周期中，当Clk时钟下降沿到来时，比较器开始比较，当步长选择控制电路的第一或门输出的比较结果有效信号Valid由低电平变为高电平时，步长选择控制电路的其余电路判定第i+1个时钟周期的比较结果与第i个时钟周期的比较结果不同，即比较结果发生第一次翻转，控制信号

变为低电平，控制信号C变为高电平，校正完成标志信号F保持低电平，第一校正控制信号Cal保持高电平，第二校正控制信号

保持低电平，电荷泵开关控制电路锁存比较结果，当Clk变为高电平时，比较器进入复位状态，电荷泵开关控制电路根据比较结果输出相应状态的控制信号D和控制信号E，输出的控制信号A和控制信号B保持低电平，电荷泵根据控制信号D和控制信号E的状态控制电流源Icp5、电流源Icp6、电流源Icp7和电流源Icp8以电流I/N对存储电容C1和存储电容C2进行充放电，以较小的步长继续增加同相补偿输出端V_calp的电压和降低反相补偿输出端V_caln的电压，或者以较小的步长继续降低同相补偿输出端V_calp的电压和增加反相补偿输出端V_caln的电压，以补偿比较器失调电压；

然后比较器失调电压校正电路重复比较结果第一次翻转后的运算操作，电荷泵根据比较结果以电流I/N对存储电容C1和存储电容C2进行充放电，补偿失调电压；

直到在比较器时钟信号Clk的第j个时钟周期中，j>i+1，当Clk时钟下降沿到来时，比较器开始比较，当步长选择控制电路的第一或门输出的比较结果有效信号Valid由低电平变为高电平时，判定第j个时钟周期的比较结果与第j-1个时钟周期的比较结果不同，即比较结果发生第二次翻转，控制信号C变为低电平，控制信号

由低电平变为高电平，触发步长选择控制电路的第五DFF，使校正完成标志信号F由低电平变为高电平，并触发步长选择控制电路的第六DFF输出低电平，使得第一校正控制信号Cal变为低电平，第二校正控制信号

变为高电平，校正完成，比较器的比较结果与步长选择控制电路及电荷泵开关控制电路的连接断开，电荷泵开关控制电路输出的控制信号A、控制信号B、控制信号D和控制信号E不跟踪比较结果并保持低电平，电荷泵的所有开关断开，此时存储电容C1和存储电容C2存储的电荷保持不变，同相补偿输出端V_calp和反相补偿输出端V_caln的输出电压保持不变，并补偿比较器失调电压使得比较器剩余的失调电压，达到所需的精度要求，比较器的同相输入端和反相输入端均与共模电平V_cm断开，分别通过选通开关接入同相输入信号V_ip和反相输入信号V_in，在下一个比较器时钟周期到来时，开始正常的比较工作，并通过第八开关S8和第九开关S9在第一输出端V_op和第二输出端V_on输出比较结果。

由上述技术方案可知，本发明的优点在于：第一，本发明将传统比较器失调电压校正技术中恒定的电荷泵充放电电流改进为可随校正进程变化的可调充放电电流，从而实现校正步长的可调，在校正进程前期采用大的校正步长，进行粗校正，快速将大的失调电压减小到一定值；第二，接着在校正后期采用小的校正步长，进行细校正，使比较器失调电压被校正到设定的精度范围内。

附图说明

图1是本发明的电路结构框图；

图2是图1中比较器的电路原理图；

图3是图1中步长选择控制电路的电路原理图；

图4是图1中电荷泵开关控制电路的电路原理图；

图5是图1中电荷泵的电路原理图。

具体实施方式

如图1所示，一种步长可调的比较器失调电压校正电路，包括选通开关102、比较器103、步长选择控制电路104、电荷泵开关控制电路105及电荷泵106，所述选通开关102的第一输入端接收同相输入信号V_ip，选通开关102的第二输入端接收反相输入信号V_in，选通开关102的共模输入端接收共模信号V_cm；选通开关102的第一校正控制端与步长选择控制电路104的第四输出端相连，并接收第一校正控制信号Cal；选通开关102的第二校正控制端与步长选择控制电路104的第五输出端相连，并接收第二校正控制信号

选通开关102的第一输出端与比较器103的同相输入端V_in+连接，选通开关102的第二输出端与比较器103的反相输入端V_in-连接；

如图1所示，所述比较器103的同相输出端V_o+通过第六开关S6分别与电荷泵开关控制电路105的第一输入端V_o1、步长选择控制电路104的第一输入端V_o3连接，比较器103的同相输出端V_o+与第八开关S8的一端相连，第八开关S8的另一端作为比较器103失调电压校正电路的第一输出端V_op；所述比较器103的反相输出端V_o-通过第七开关S7分别与电荷泵开关控制电路105的第二输入端V_o2、步长选择控制电路104的第二输入端V_o4连接，比较器103的反相输出端V_o-与第九开关S9的一端相连，第九开关S9的另一端作为比较器103失调电压校正电路的第二输出端V_on；所述电荷泵106的同相补偿输出端V_calp与比较器103的同相补偿输入端V_cal+连接，电荷泵106的反相补偿输出端V_caln与比较器103的反相补偿输入端V_cal-连接，比较器103的时钟输入端接比较器103时钟信号Clk；

如图1所示，所述步长选择控制电路104的第一输出端输出控制信号

步长选择控制电路104的第二输出端输出控制信号C，步长选择控制电路104的第一输出端与电荷泵开关控制电路105的第三输入端相连，步长选择控制电路104的第二输出端和电荷泵开关控制电路105的第四输入端相连；所述步长选择控制电路104的第三输出端输出比较结果有效信号Valid，并与电荷泵开关控制电路105的第五输入端相连；所述步长选择控制电路104的第四输出端输出第一校正控制信号Cal，并与电荷泵开关控制电路105的校正控制端相连，所述步长选择控制电路104的复位端接收复位信号Reset，步长选择控制电路104的置位端接收置位信号Set；

如图1所示，所述电荷泵开关控制电路105的第一输出端输出控制信号A至电荷泵106的第一输入端，所述电荷泵开关控制电路105的第二输出端输出控制信号B至电荷泵106的第二输入端，所述电荷泵开关控制电路105的第三输出端输出控制信号D至电荷泵106的第三输入端，所述电荷泵开关控制电路105的第四输出端输出控制信号E至电荷泵106的第四输入端；所述电荷泵106的共模输入端接收共模信号V_cm，电荷泵106的预充电控制端接收预充电信号Prechg。

如图2所示，所述比较器103包括动态前置放大器301和锁存器302，其中动态前置放大器301包括尾电流源管M1、输入管M2、输入管M3、失调补偿输入管M4、失调补偿输入管M5、负载管M6和负载管M7；尾电流源管M1的漏极分别与输入管M2的源极、输入管M3的源极、失调补偿输入管M4的源极以及失调补偿输入管M5的源极相连，尾电流源管M1的源极接电源，输入管M2的漏极分别与失调补偿输入管M4的漏极、负载管M6的漏极相连，输入管M3的漏极分别与失调补偿输入管M5的漏极、负载管M7的漏极相连，负载管M6的源极和负载管M7的源极均接地；输入管M2的栅极为比较器103的同相输入端V_in+，输入管M3的栅极为比较器103的反相输入端V_in-，失调补偿输入管M4的栅极为比较器103的同相失调补偿输入端V_cal+，失调补偿输入管M5的栅极为比较器103的反相失调补偿输入端V_cal-；输入管M2的漏极、输入管M3的漏极均与锁存器302的输入端相连；锁存器302的输出端即为比较器103的输出端，包括锁存器302的同相输出端V_o+和反相输出端V_o-；所述尾电流源管M1、输入管M2、输入管M3、失调补偿输入管M4、失调补偿输入管M5为PMOS管，所述负载管M6和负载管M7为NMOS管。

如图3所示，所述步长选择控制电路104包括第一或门401、第一DFF402、第二DFF403、第三DFF404、第四DFF405、第二或门406、第一反相器407、与非门408、第五DFF409、第六DFF410、第九与门411及第二反相器412；第一或门401的输出端分别与第一DFF402的时钟输入端以及第二DFF403的时钟输入端相连，第一DFF402的输出端与第三DFF404的时钟输入端相连，第二DFF403的输出端与第四DFF405的时钟输入端相连，第三DFF404的输出端与第二或门406的第一输入端相连，第四DFF405的输出端与第二或门406的第二输入端相连，第二或门406的输出端分别与第一反相器407的输入端、与非门408的第一输入端相连，与非门408的输出端分别与第三DFF404的信号输入端、第四DFF405的信号输入端相连，第一反相器407的输出端与第五DFF409的时钟输入端相连，第五DFF409的输出端与第六DFF410的时钟输入端相连，第六DFF410的输出端与第九与门411的第二输入端相连，第九与门411的输出端与第二反相器412的输入端相连；第一或门401的第一输入端作为步长选择控制电路104的第一输入端V_o3接收比较器的同相输出结果，第一或门401的第二输入端作为步长选择控制电路104的第二输入端V_o4接收比较器的反相输出结果，第三DFF404的复位端、第四DFF405的复位端、第五DFF409的复位端和第九与门411的第一输入端连接在一起作为步长选择控制电路104的复位端且接收复位信号Reset，第一DFF402的置位端、第二DFF403的置位端和第六DFF410的置位端连接在一起作为步长选择控制电路104的置位端且接收置位信号Set，第一反相器407的输出端作为步长选择控制电路104的第一输出端输出控制信号

第二或门406的输出端作为步长选择控制电路104的第二输出端输出控制信号C，第一或门401的输出端作为步长选择控制电路104的第三输出端输出比较结果有效信号Valid，第九与门411的输出端作为步长选择控制电路104的第四输出端输出第一校正控制信号Cal，第二反相器412的输出端作为步长选择控制电路104的第五输出端输出第二校正控制信号

所述DFF为D触发器。

如图4所示，所述电荷泵开关控制电路105包括第七DFF501、第八DFF502、第一与门503、第二与门504、第三与门505、第四与门506、第五与门507、第六与门508、第七与门509及第八与门510；第七DFF501的输出端与第一与门503的第一输入端相连，第八DFF502的输出端与第二与门504的第二输入端相连，第一与门503的输出端与第三与门505的第一输入端相连，第二与门504的输出端与第四与门506的第二输入端相连，第三与门505的输出端分别与第五与门507的第二输入端、第六与门508的第二输入端相连，第四与门506的输出端分别与第七与门509的第一输入端、第八与门510的第一输入端相连；第七DFF501的信号输入端作为电荷泵开关控制电路105的第一输入端V_o1接收比较器的同相输出结果，第八DFF502的信号输入端作为电荷泵开关控制电路105的第二输入端V_o2接收比较器的反相输出结果，第六与门508的第一输入端与第七与门509的第二输入端相连且作为电荷泵开关控制电路105的第三输入端接收控制信号

第五与门507的第一输入端与第八与门510的第二输入端相连且作为电荷泵开关控制电路105的第四输入端接收控制信号C，第七DFF501的时钟输入端与第八DFF502的时钟输入端相连且作为电荷泵开关控制电路105的第五输入端接收比较结果有效信号Valid，第三与门505的第二输入端与第四与门506的第一输入端相连且作为电荷泵开关控制电路105的校正控制端接收第一校正控制信号Cal，第一与门503的第二输入端与第二与门504的第一输入端相连且作为电荷泵开关控制电路105的时钟输入端接收时钟信号Clk，第七DFF501的复位端与第八DFF502的复位端相连且作为电荷泵开关控制电路105的复位端接收复位信号Reset，第七与门509的输出端作为电荷泵开关控制电路105的第一输出端输出电荷泵开关控制信号A，第六与门508的输出端作为电荷泵开关控制电路105的第二输出端输出电荷泵开关控制信号B，第八与门510的输出端作为电荷泵开关控制电路105的第三输出端输出电荷泵开关控制信号D，第五与门507的输出端作为电荷泵开关控制电路105的第四输出端输出电荷泵开关控制信号E。

如图5所示，所述电荷泵106包括第一电流源Icp1、第二电流源Icp2、第三电流源Icp3、第四电流源Icp4、第五电流源Icp5、第六电流源Icp6、第七电流源Icp7、第八电流源Icp8、第十开关S10、第十一开关S11、第十二开关S12、第十三开关S13、第十四开关S14、第十五开关S15、第十六开关S16、第十七开关S17、第十八开关S18、第十九开关S19、第一存储电容C1和第二存储电容C2；电流源Icp1的输入端连接电源，电流源Icp1的输出端与第十开关S10的第一端相连，电流源Icp2的输入端与第十开关S11的第二端相连，电流源Icp2的输出端接地，电流源Icp3的输入端连接电源，电流源Icp3的输出端与第十二开关S12的第一端相连，电流源Icp4的输入端与第十三开关S13的第二端相连，电流源Icp4的输出端接地，电流源Icp5的输入端连接电源，电流源Icp5的输出端与第十四开关S14的第一端相连，电流源Icp6的输入端与第十五开关S15的第二端相连，电流源Icp6的输出端接地，电流源Icp7的输入端连接电源，电流源Icp7的输出端与第十六开关S16的第一端相连，电流源Icp8的输入端与第十七开关S17的第二端相连，电流源Icp8的输出端接地，第十开关S10的第二端、第十一开关S11的第一端、第十四开关S14的第二端、第十五开关S15的第一端、存储电容C1的第一端以及第十八开关S18的第一端连接在一起并作为电荷泵106的同相补偿输出端Vcalp，第十二开关S12的第二端、第十三开关S13的第一端、第十六开关S16的第二端、第十七开关S17的第一端、存储电容C2的第一端以及第十九开关S19的第二端连接在一起并作为电荷泵106的反相补偿输出端Vcaln，第十八开关S18的第二端与第十九开关S19的第一端相连并作为电荷泵106的共模输入端Vcm，存储电容C1的第二端和存储电容C2的第二端均接地；电荷泵106的第一输入端、第二输入端、第三输入端、第四输入端分别接收电荷泵106开关控制信号A、电荷泵106开关控制信号B、电荷泵106开关控制信号D、电荷泵106开关控制信号E，电荷泵106开关控制信号A控制第十开关S10和第十三开关S13，电荷泵106开关控制信号B控制第十一开关S11和第十二开关S12，电荷泵106开关控制信号D控制第十四开关S14和第十七开关S17，电荷泵106开关控制信号E控制第十五开关S15和第十六开关S16，电荷泵106的共模输入端接收共模信号Vcm，电荷泵106的预充电控制端接收预充电控制信号Prechg，预充电控制信号Prechg控制第十八开关S18和第十九开关S19，电荷泵106的同相补偿输出端Vcalp和反相补偿输出端Vcaln分别输出同相失调补偿电压和反相失调补偿电压，电流源Icp1、电流源Icp2、电流源Icp3及电流源Icp4的输出电流均为I，电流源Icp5、电流源Icp6、电流源Icp7及电流源Icp8的输出电流均为I/N，存储电容C1及存储电容C2的电容值均为Cu，所述第十开关S10、第十一开关S11、第十二开关S12、第十三开关S13、第十四开关S14、第十五开关S15、第十六开关S16、第十七开关S17、第十八开关S18、第十九开关S19均采用MOS管。所述第一开关S1至第九开关S9均采用MOS管。

本方法包括下列顺序的步骤：

(1)上电后，比较器103时钟信号Clk为高电平，置位信号Set为高电平，复位信号Reset为低电平，预充电信号Prechg为高电平；选通开关102的第一开关S1和第二开关S2导通，第三开关S3、第四开关S4和第五开关S5断开；比较器103复位，比较器103的同相输出端V_o+及反相输出端V_o-输出初始化为低电平；

步长选择控制电路104的第一DFF402、第二DFF403及第六DFF410的输出初始化为高电平，第三DFF404、第四DFF405及第五DFF409的输出初始化为低电平，其中第五DFF409的输出F为校正完成标志信号，所述步长选择控制电路104输出的控制信号C初始化为低电平，控制信号

初始化为高电平，比较结果有效信号Valid初始化为低电平，第一校正控制信号Cal初始化为低电平，第二校正控制信号

初始化为高电平；

所述电荷泵开关控制电路105的第一DFF402和第二DFF403输出初始化为低电平，所述电荷泵开关控制电路105输出的控制信号A、控制信号B、控制信号D和控制信号E初始化为低电平；

所述电荷泵106的第十八开关S18和第十九开关S19导通，共模信号V_cm对存储电容C1和存储电容C2预充电，使得同相补偿输出端V_calp和反相补偿输出端V_caln初始电压为V_cm，即使比较器103同相补偿输入端V_cal+和反相补偿输入端V_cal-初始电压为V_cm，电流源Icp1、电流源Icp2、电流源Icp3和电流源Icp4输出电流为I，电流源Icp5、电流源Icp6、电流源Icp7和电流源Icp8输出电流为I/N，N>1；

第六开关S6和第七开关S7断开，第八开关S8和第九开关S9导通；

(2)校正开始后，置位信号Set变为低电平，复位信号Reset变为高电平，预充电信号Prechg变为低电平，所述电荷泵106的第十八开关S18和第十九开关S19断开，所述步长选择控制电路104输出的第一校正控制信号Cal变为高电平，第二校正控制信号

变为低电平；

选通开关102的第一开关S1和第二开关S2断开，第三开关S3、第四开关S4和第五开关S5导通，比较器103的同相输入端V_in+和反相输入端V_in-短接并连接共模电平V_cm；

第六开关S6导通，比较器103的同相输出端V_o+分别与步长选择电路的第一输入端V_o3、电荷泵开关控制电路105的第一输入端V_o1连通；第七开关S7导通，比较器103的反相输出端V_o-分别与步长选择控制电路104的第二输入端V_o4、电荷泵开关控制电路105的第二输入端V_o2连通，第八开关S8和第九开关S9断开；

(3)当比较器103时钟信号Clk的每一个时钟下降沿到来时，电荷泵开关控制电路105输出的控制信号A、控制信号B、控制信号D和控制信号E均为低电平，电荷泵106所有开关断开，存储电容C1和存储电容C2上存储的电荷保持不变，同相补偿输出端V_calp和反相补偿输出端V_caln输出的失调补偿电压保持不变，所述比较器103进入比较状态，对失调电压进行比较判定并输出比较结果，由于比较器103同相输入端V_in+存在正的失调电压V_os，所以在比较器103同相输入端V_in+和反相输入端V_in-短接并连接共模电压V_cm，同相补偿输入端V_cal+和反相补偿输入端V_cal-电压均为V_cm时，比较器103同相输出端V_o+输出为高电平，反相输出端V_o-为低电平。

步长选择控制电路104的第一或门401输出的比较结果有效信号Valid由低电平变为高电平，并触发第一DFF402和第二DFF403锁存比较结果，步长选择控制电路104的其余电路判断比较结果是否发生翻转以确认控制信号

和控制信号C的状态，确认校正完成标志信号F的状态，确认第一校正控制信号Cal和第二校正控制信号

的状态，比较结果有效信号Valid触发所述电荷泵开关控制电路105的第一DFF402和第二DFF403锁存比较结果；

当比较器103时钟信号Clk的每一个时钟上升沿到来时，比较器103进入复位状态，比较器103输出结果均为低电平，步长选择控制电路104的第一或门401输出的比较结果有效信号Valid变为低电平，输出的控制信号

控制信号C、校正完成标志信号F、第一校正控制信号Cal和第二校正控制信号

的状态保持不变，所述电荷泵开关控制电路105根据DFF和第二DFF403锁存的比较结果输出的相应状态的控制信号A、控制信号B、控制信号D和控制信号E，其中输出的控制信号A为0，控制信号B为1，输出的控制信号D和控制信号E保持0。

控制信号B使得电荷泵106的第十一开关S11和第十二开关S12导通，电流源Icp2以电流I对存储电容C1进行放电，电流源Icp3以电流I对存储电容C2进行充电，充放电时间t为Clk一个时钟周期中高电平的时间，同相补偿输出端V_calp的电压和反相补偿输出端V_caln的电压分别以步长V_setp1减小和增大，其中V_step1为

当比较器103时钟信号Clk第i+1(i>1)个时钟下降沿到来时，电荷泵开关控制电路105输出的控制信号A、B、D和E为0，电荷泵106所有开关断开，存储电容C1和存储电容C2上存储的电荷保持不变，同相补偿输出端V_calp和反相补偿输出端V_caln输出的失调补偿电压V_calp,i+1和V_caln,i+1保持不变，其中：

此时，比较器103同相输入端V_in+存在的等效失调电压V_os1为：

比较器103开始比较，比较器103同相输出端V_o+输出为0，反相输出端V_o-为1，当步长选择控制电路104的第一或门401输出的比较结果有效信号Valid由0变为1时，步长选择控制电路104的其余电路判定第i+1个时钟周期的比较结果与第i个时钟周期的比较结果不同，即比较结果发生第一次翻转，控制信号

变为0，控制信号C变为1，校正完成标志信号F保持0，第一校正控制信号Cal保持1，第二校正控制信号

保持0，比较结果有效信号Valid触发电荷泵开关控制电路105的第一DFF402和第二DFF403锁存比较结果。

当比较器103时钟信号Clk第i+1个时钟升沿到来时，比较器103进入复位状态，比较器103输出结果均为0，步长选择控制电路104的第一或门401输出的比较结果有效信号Valid变为0，输出的控制信号

控制信号C、校正完成标志信号F、第一校正控制信号Cal和第二校正控制信号

的状态保持不变，电荷泵开关控制电路105根据DFF和第二DFF403锁存的比较结果输出相应状态的控制信号A、B、D和E，其中输出的控制信号D为1，控制信号E为0，输出的控制信号A和B保持0。

控制信号D使得电荷泵106的第十四开关S14和第十七开关S17导通，电流源Icp5以电流I/N对存储电容C1进行充电，电流源Icp8以电流I/N对存储电容C2进行放电，充放电时间t为Clk一个时钟周期中高电平的时间，同相补偿输出端V_calp的电压和反相补偿输出端V_caln的电压分别以步长V_setp2增大和减小，其中V_step2为：

当比较器103时钟信号Clk第j(j>i+1)个时钟下降沿到来时，电荷泵开关控制电路105输出的控制信号A、B、D和E为0，电荷泵106所有开关断开，存储电容C1和存储电容C2上存储的电荷保持不变，同相补偿输出端V_calp和反相补偿输出端V_caln输出的失调补偿电压V_calp,j和V_caln,j保持不变，其中：

此时，比较器103同相输入端V_in+存在的等效失调电压V_os2为：

比较器103开始比较，比较器103同相输出端V_o+输出为1，反相输出端V_o-为0，当步长选择控制电路104的第一或门401输出的比较结果有效信号Valid由0变为1时，步长选择控制电路104的其余电路判定第j个时钟周期的比较结果与第j-1个时钟周期的比较结果不同，即比较结果发生第二次翻转，控制信号C变为0，控制信号

由0变为1，触发所述步长选择控制电路104的第五DFF409，使校正完成标志信号F由0变为1，并触发所述步长选择控制电路104的第六DFF410输出低电平，使得第一校正控制信号Cal变为0，第二校正控制信号

变为1，校正完成，第六开关S6和第七开关S7断开，电荷泵开关控制电路105输出的控制信号A、B、D和E不跟踪比较结果并保持0，电荷泵106的所有开关断开，此时存储电容C1和存储电容C2存储的电荷保持不变，同相补偿输出端V_calp和反相补偿输出端V_caln的输出电压保持不变，选通开关102的第三开关S3、第四开关S4和第五开关S5断开，第一开关S1和第二开关S2导通，比较器103的同相输入端、反相输入端分别接入同相输入信号V_ip和反相输入信号V_in，在下一个比较器103时钟周期到来时，开始正常的比较工作，第八开关S8和第九开关S9导通，比较结果通过第一输出端V_op和第二输出端V_on输出。

经过j个时钟周期完成比较器103失调电压的校正，其中前i个时钟周期采用较大步长补偿比较器103失调电压，后j-i-1个时钟周期采用较小步长补偿比较器103失调电压，校正后比较器103剩余的失调电压为V_os2，通过选择电流I及N的取值可以预设希望达到的比较器103失调电压校正精度。

综上所述，本发明将传统比较器失调电压校正技术中恒定的电荷泵充放电电流改进为可随校正进程变化的可调充放电电流，从而实现校正步长的可调，在校正进程前期采用大的校正步长，进行粗校正，快速将大的失调电压减小到一定值，然后接着在校正后期采用小的校正步长，进行细校正，使比较器失调电压被校正到设定的精度范围内。

Claims (7)

1.一种步长可调的比较器失调电压校正电路，其特征在于：包括选通开关、比较器、步长选择控制电路、电荷泵开关控制电路及电荷泵，所述选通开关的第一输入端接收同相输入信号V_ip，选通开关的第二输入端接收反相输入信号V_in，选通开关的共模输入端接收共模信号V_cm；选通开关的第一校正控制端与步长选择控制电路的第四输出端相连，并接收第一校正控制信号Cal；选通开关的第二校正控制端与步长选择控制电路的第五输出端相连，并接收第二校正控制信号

选通开关的第一输出端与比较器的同相输入端V_in+连接，选通开关的第二输出端与比较器的反相输入端V_in-连接；

所述比较器的同相输出端V_o+通过第六开关S6分别与电荷泵开关控制电路的第一输入端V_o1、步长选择控制电路的第一输入端V_o3连接，比较器的同相输出端V_o+与第八开关S8的一端相连，第八开关S8的另一端作为比较器失调电压校正电路的第一输出端V_op；所述比较器的反相输出端V_o-通过第七开关S7分别与电荷泵开关控制电路的第二输入端V_o2、步长选择控制电路的第二输入端V_o4连接，比较器的反相输出端V_o-与第九开关S9的一端相连，第九开关S9的另一端作为比较器失调电压校正电路的第二输出端V_on；所述电荷泵的同相补偿输出端V_calp与比较器的同相补偿输入端V_cal+连接，电荷泵的反相补偿输出端V_caln与比较器的反相补偿输入端V_cal-连接，比较器的时钟输入端接比较器时钟信号Clk；

所述步长选择控制电路的第一输出端输出控制信号

步长选择控制电路的第二输出端输出控制信号C，步长选择控制电路的第一输出端与电荷泵开关控制电路的第三输入端相连，步长选择控制电路的第二输出端和电荷泵开关控制电路的第四输入端相连；所述步长选择控制电路的第三输出端输出比较结果有效信号Valid，并与电荷泵开关控制电路的第五输入端相连；所述步长选择控制电路的第四输出端输出第一校正控制信号Cal，并与电荷泵开关控制电路的校正控制端相连，所述步长选择控制电路的复位端接收复位信号Reset，步长选择控制电路的置位端接收置位信号Set；

所述电荷泵开关控制电路的第一输出端输出控制信号A至电荷泵的第一输入端，所述电荷泵开关控制电路的第二输出端输出控制信号B至电荷泵的第二输入端，所述电荷泵开关控制电路的第三输出端输出控制信号D至电荷泵的第三输入端，所述电荷泵开关控制电路的第四输出端输出控制信号E至电荷泵的第四输入端；所述电荷泵的共模输入端接收共模信号V_cm，电荷泵的预充电控制端接收预充电信号Prechg。

2.根据权利要求1所述的步长可调的比较器失调电压校正电路，其特征在于：所述比较器包括动态前置放大器和锁存器，其中动态前置放大器包括尾电流源管M1、输入管M2、输入管M3、失调补偿输入管M4、失调补偿输入管M5、负载管M6和负载管M7；尾电流源管M1的漏极分别与输入管M2的源极、输入管M3的源极、失调补偿输入管M4的源极以及失调补偿输入管M5的源极相连，尾电流源管M1的源极接电源，输入管M2的漏极分别与失调补偿输入管M4的漏极、负载管M6的漏极相连，输入管M3的漏极分别与失调补偿输入管M5的漏极、负载管M7的漏极相连，负载管M6的源极和负载管M7的源极均接地；输入管M2的栅极为比较器的同相输入端V_in+，输入管M3的栅极为比较器的反相输入端V_in-，失调补偿输入管M4的栅极为比较器的同相失调补偿输入端V_cal+，失调补偿输入管M5的栅极为比较器的反相失调补偿输入端V_cal-；输入管M2的漏极与锁存器的第二输入端相连，输入管M3的漏极与锁存器的第一输入端相连；锁存器的输出端即为比较器的输出端，包括锁存器的同相输出端V_o+和反相输出端V_o-；所述尾电流源管M1、输入管M2、输入管M3、失调补偿输入管M4、失调补偿输入管M5为PMOS管，所述负载管M6和负载管M7为NMOS管。

3.根据权利要求1所述的步长可调的比较器失调电压校正电路，其特征在于：所述步长选择控制电路包括第一或门、第一DFF、第二DFF、第三DFF、第四DFF、第二或门、第一反相器、与非门、第五DFF、第六DFF、第九与门及第二反相器；第一或门的输出端分别与第一DFF的时钟输入端以及第二DFF的时钟输入端相连，第一DFF的输出端与第三DFF的时钟输入端相连，第二DFF的输出端与第四DFF的时钟输入端相连，第三DFF的输出端与第二或门的第一输入端相连，第四DFF的输出端与第二或门的第二输入端相连，第二或门的输出端分别与第一反相器的输入端、与非门的第一输入端相连，与非门的输出端分别与第三DFF的信号输入端、第四DFF的信号输入端相连，第一反相器的输出端与第五DFF的时钟输入端相连，第五DFF的输出端与第六DFF的时钟输入端相连，第六DFF的输出端与第九与门的第二输入端相连，第九与门的输出端与第二反相器的输入端相连；第一或门的第一输入端作为步长选择控制电路的第一输入端V_o3接收比较器的同相输出结果，第一或门的第二输入端作为步长选择控制电路的第二输入端V_o4接收比较器的反相输出结果，第三DFF的复位端、第四DFF的复位端、第五DFF的复位端和第九与门的第一输入端连接在一起作为步长选择控制电路的复位端且接收复位信号Reset，第一DFF的置位端、第二DFF的置位端和第六DFF的置位端连接在一起作为步长选择控制电路的置位端且接收置位信号Set，第一反相器的输出端作为步长选择控制电路的第一输出端输出控制信号

第二或门的输出端作为步长选择控制电路的第二输出端输出控制信号C，第一或门的输出端作为步长选择控制电路的第三输出端输出比较结果有效信号Valid，第九与门的输出端作为步长选择控制电路的第四输出端输出第一校正控制信号Cal，第二反相器的输出端作为步长选择控制电路的第五输出端输出第二校正控制信号

所述DFF为D触发器。

4.根据权利要求1所述的步长可调的比较器失调电压校正电路，其特征在于：所述电荷泵开关控制电路包括第七DFF、第八DFF、第一与门、第二与门、第三与门、第四与门、第五与门、第六与门、第七与门及第八与门；第七DFF的输出端与第一与门的第一输入端相连，第八DFF的输出端与第二与门的第二输入端相连，第一与门的输出端与第三与门的第一输入端相连，第二与门的输出端与第四与门的第二输入端相连，第三与门的输出端分别与第五与门的第二输入端、第六与门的第二输入端相连，第四与门的输出端分别与第七与门的第一输入端、第八与门的第一输入端相连；第七DFF的信号输入端作为电荷泵开关控制电路的第一输入端V_o1接收比较器的同相输出结果，第八DFF的信号输入端作为电荷泵开关控制电路的第二输入端V_o2接收比较器的反相输出结果，第六与门的第一输入端与第七与门的第二输入端相连且作为电荷泵开关控制电路的第三输入端接收控制信号

第五与门的第一输入端与第八与门的第二输入端相连且作为电荷泵开关控制电路的第四输入端接收控制信号C，第七DFF的时钟输入端与第八DFF的时钟输入端相连且作为电荷泵开关控制电路的第五输入端接收比较结果有效信号Valid，第三与门的第二输入端与第四与门的第一输入端相连且作为电荷泵开关控制电路的校正控制端接收第一校正控制信号Cal，第一与门的第二输入端与第二与门的第一输入端相连且作为电荷泵开关控制电路的时钟输入端接收时钟信号Clk，第七DFF的复位端与第八DFF的复位端相连且作为电荷泵开关控制电路的复位端接收复位信号Reset，第七与门的输出端作为电荷泵开关控制电路的第一输出端输出电荷泵开关控制信号A，第六与门的输出端作为电荷泵开关控制电路的第二输出端输出电荷泵开关控制信号B，第八与门的输出端作为电荷泵开关控制电路的第三输出端输出电荷泵开关控制信号D，第五与门的输出端作为电荷泵开关控制电路的第四输出端输出电荷泵开关控制信号E。

5.根据权利要求1所述的步长可调的比较器失调电压校正电路，其特征在于：所述电荷泵包括第一电流源Icp1、第二电流源Icp2、第三电流源Icp3、第四电流源Icp4、第五电流源Icp5、第六电流源Icp6、第七电流源Icp7、第八电流源Icp8、第十开关S10、第十一开关S11、第十二开关S12、第十三开关S13、第十四开关S14、第十五开关S15、第十六开关S16、第十七开关S17、第十八开关S18、第十九开关S19、第一存储电容C1和第二存储电容C2；电流源Icp1的输入端连接电源，电流源Icp1的输出端与第十开关S10的第一端相连，电流源Icp2的输入端与第十开关S11的第二端相连，电流源Icp2的输出端接地，电流源Icp3的输入端连接电源，电流源Icp3的输出端与第十二开关S12的第一端相连，电流源Icp4的输入端与第十三开关S13的第二端相连，电流源Icp4的输出端接地，电流源Icp5的输入端连接电源，电流源Icp5的输出端与第十四开关S14的第一端相连，电流源Icp6的输入端与第十五开关S15的第二端相连，电流源Icp6的输出端接地，电流源Icp7的输入端连接电源，电流源Icp7的输出端与第十六开关S16的第一端相连，电流源Icp8的输入端与第十七开关S17的第二端相连，电流源Icp8的输出端接地，第十开关S10的第二端、第十一开关S11的第一端、第十四开关S14的第二端、第十五开关S15的第一端、存储电容C1的第一端以及第十八开关S18的第一端连接在一起并作为电荷泵的同相补偿输出端Vcalp，第十二开关S12的第二端、第十三开关S13的第一端、第十六开关S16的第二端、第十七开关S17的第一端、存储电容C2的第一端以及第十九开关S19的第二端连接在一起并作为电荷泵的反相补偿输出端Vcaln，第十八开关S18的第二端与第十九开关S19的第一端相连并作为电荷泵的共模输入端Vcm，存储电容C1的第二端和存储电容C2的第二端均接地；电荷泵的第一输入端、第二输入端、第三输入端、第四输入端分别接收电荷泵开关控制信号A、电荷泵开关控制信号B、电荷泵开关控制信号D、电荷泵开关控制信号E，电荷泵开关控制信号A控制第十开关S10和第十三开关S13，电荷泵开关控制信号B控制第十一开关S11和第十二开关S12，电荷泵开关控制信号D控制第十四开关S14和第十七开关S17，电荷泵开关控制信号E控制第十五开关S15和第十六开关S16，电荷泵的共模输入端接收共模信号Vcm，电荷泵的预充电控制端接收预充电控制信号Prechg，预充电控制信号Prechg控制第十八开关S18和第十九开关S19，电荷泵的同相补偿输出端Vcalp和反相补偿输出端Vcaln分别输出同相失调补偿电压和反相失调补偿电压，电流源Icp1、电流源Icp2、电流源Icp3及电流源Icp4的输出电流均为I，电流源Icp5、电流源Icp6、电流源Icp7及电流源Icp8的输出电流均为I/N，存储电容C1及存储电容C2的电容值均为Cu，所述第十开关S10、第十一开关S11、第十二开关S12、第十三开关S13、第十四开关S14、第十五开关S15、第十六开关S16、第十七开关S17、第十八开关S18、第十九开关S19均采用MOS管。

6.根据权利要求1至5中任一项所述的步长可调的比较器失调电压校正电路的校正方法，其特征在于：该方法包括下列顺序的步骤：

(1)上电后，比较器时钟信号Clk为高电平，置位信号Set为高电平，复位信号Reset为低电平，预充电信号Prechg为高电平；选通开关的第一开关S1和第二开关S2导通，第三开关S3、第四开关S4和第五开关S5断开；比较器复位，比较器的同相输出端V_o+及反相输出端V_o-输出初始化为低电平；

步长选择控制电路的第一DFF、第二DFF及第六DFF的输出初始化为高电平，第三DFF、第四DFF及第五DFF的输出初始化为低电平，其中第五DFF的输出F为校正完成标志信号，所述步长选择控制电路输出的控制信号C初始化为低电平，控制信号

初始化为高电平，比较结果有效信号Valid初始化为低电平，第一校正控制信号Cal初始化为低电平，第二校正控制信号

初始化为高电平；

所述电荷泵开关控制电路的第一DFF和第二DFF输出初始化为低电平，所述电荷泵开关控制电路输出的控制信号A、控制信号B、控制信号D和控制信号E初始化为低电平；

所述电荷泵的第十八开关S18和第十九开关S19导通，共模信号V_cm对存储电容C1和存储电容C2预充电，使得同相补偿输出端V_calp和反相补偿输出端V_caln初始电压为V_cm，即使比较器同相补偿输入端V_cal+和反相补偿输入端V_cal-初始电压为V_cm，电流源Icp1、电流源Icp2、电流源Icp3和电流源Icp4输出电流为I，电流源Icp5、电流源Icp6、电流源Icp7和电流源Icp8输出电流为I/N，N>1；

第六开关S6和第七开关S7断开，第八开关S8和第九开关S9导通；

(2)校正开始后，置位信号Set变为低电平，复位信号Reset变为高电平，预充电信号Prechg变为低电平，所述电荷泵的第十八开关S18和第十九开关S19断开，所述步长选择控制电路输出的第一校正控制信号Cal变为高电平，第二校正控制信号

变为低电平；

选通开关的第一开关S1和第二开关S2断开，第三开关S3、第四开关S4和第五开关S5导通，比较器的同相输入端V_in+和反相输入端V_in-短接并连接共模电平V_cm；

第六开关S6导通，比较器的同相输出端V_o+分别与步长选择电路的第一输入端V_o3、电荷泵开关控制电路的第一输入端V_o1连通；第七开关S7导通，比较器的反相输出端V_o-分别与步长选择控制电路的第二输入端V_o4、电荷泵开关控制电路的第二输入端V_o2连通，第八开关S8和第九开关S9断开；

(3)当比较器时钟信号Clk的每一个时钟下降沿到来时，电荷泵开关控制电路输出的控制信号A、控制信号B、控制信号D和控制信号E均为低电平，电荷泵所有开关断开，存储电容C1和存储电容C2上存储的电荷保持不变，同相补偿输出端V_calp和反相补偿输出端V_caln输出的失调补偿电压保持不变，所述比较器进入比较状态，对失调电压进行比较判定并输出比较结果，步长选择控制电路的第一或门输出的比较结果有效信号Valid由低电平变为高电平，并触发第一DFF和第二DFF锁存比较结果，步长选择控制电路的其余电路判断比较结果是否发生翻转以确认控制信号

和控制信号C的状态，确认校正完成标志信号F的状态，确认第一校正控制信号Cal和第二校正控制信号

的状态，比较结果有效信号Valid触发所述电荷泵开关控制电路的第一DFF和第二DFF锁存比较结果；

当比较器时钟信号Clk的每一个时钟上升沿到来时，比较器进入复位状态，比较器输出结果均为低电平，步长选择控制电路的第一或门输出的比较结果有效信号Valid变为低电平，输出的控制信号

控制信号C、校正完成标志信号F、第一校正控制信号Cal和第二校正控制信号

的状态保持不变，所述电荷泵开关控制电路根据DFF和第二DFF锁存的比较结果输出的相应状态的控制信号A、控制信号B、控制信号D和控制信号E，所述电荷泵的各个开关根据控制信号A、控制信号B、控制信号D和控制信号E的状态断开或者导通，各个开关对应的电流源对存储电容C1和存储电容C2进行充放电，增加同相补偿输出端V_calp的电压和降低反相补偿输出端V_caln的电压，或者降低同相补偿输出端V_calp的电压和增加反相补偿输出端V_caln的电压，以补偿比较器失调电压。

7.根据权利要求6所述的校正方法，其特征在于：在比较器时钟信号Clk的第i个时钟周期中，当Clk时钟下降沿到来时，比较器开始比较，当步长选择控制电路的第一或门输出的比较结果有效信号Valid由低电平变为高电平时，判定第i个时钟周期的比较结果与前i-1个时钟周期的比较结果相同，i>0即比较结果没有发生翻转，控制信号

保持高电平，控制信号C保持低电平，校正完成标志信号F保持低电平，第一校正控制信号Cal保持高电平，第二校正控制信号

保持低电平，电荷泵开关控制电路锁存比较结果，当Clk变为高电平时，比较器进入复位状态，电荷泵开关控制电路根据比较结果输出相应状态的控制信号A和控制信号B，输出的控制信号D和控制信号E保持低电平，电荷泵根据控制信号A和控制信号B的状态控制电流源Icp1、电流源Icp2、电流源Icp3和电流源Icp4以电流I对存储电容C1和存储电容C2进行充放电，以较大的步长增加同相补偿输出端V_calp的电压和降低反相补偿输出端V_caln的电压，或者以较大的步长降低同相补偿输出端V_calp的电压和增加反相补偿输出端V_caln的电压，以补偿比较器失调电压；

在比较器时钟信号Clk的第i+1个时钟周期中，当Clk时钟下降沿到来时，比较器开始比较，当步长选择控制电路的第一或门输出的比较结果有效信号Valid由低电平变为高电平时，步长选择控制电路的其余电路判定第i+1个时钟周期的比较结果与第i个时钟周期的比较结果不同，即比较结果发生第一次翻转，控制信号

变为低电平，控制信号C变为高电平，校正完成标志信号F保持低电平，第一校正控制信号Cal保持高电平，第二校正控制信号

保持低电平，电荷泵开关控制电路锁存比较结果，当Clk变为高电平时，比较器进入复位状态，电荷泵开关控制电路根据比较结果输出相应状态的控制信号D和控制信号E，输出的控制信号A和控制信号B保持低电平，电荷泵根据控制信号D和控制信号E的状态控制电流源Icp5、电流源Icp6、电流源Icp7和电流源Icp8以电流I/N对存储电容C1和存储电容C2进行充放电，以较小的步长继续增加同相补偿输出端V_calp的电压和降低反相补偿输出端V_caln的电压，或者以较小的步长继续降低同相补偿输出端V_calp的电压和增加反相补偿输出端V_caln的电压，以补偿比较器失调电压；

然后比较器失调电压校正电路重复比较结果第一次翻转后的运算操作，电荷泵根据比较结果以电流I/N对存储电容C1和存储电容C2进行充放电，补偿失调电压；

直到在比较器时钟信号Clk的第j个时钟周期中，j>i+1，当Clk时钟下降沿到来时，比较器开始比较，当步长选择控制电路的第一或门输出的比较结果有效信号Valid由低电平变为高电平时，判定第j个时钟周期的比较结果与第j-1个时钟周期的比较结果不同，即比较结果发生第二次翻转，控制信号C变为低电平，控制信号

由低电平变为高电平，触发步长选择控制电路的第五DFF，使校正完成标志信号F由低电平变为高电平，并触发步长选择控制电路的第六DFF输出低电平，使得第一校正控制信号Cal变为低电平，第二校正控制信号

变为高电平，校正完成，比较器的比较结果与步长选择控制电路及电荷泵开关控制电路的连接断开，电荷泵开关控制电路输出的控制信号A、控制信号B、控制信号D和控制信号E不跟踪比较结果并保持低电平，电荷泵的所有开关断开，此时存储电容C1和存储电容C2存储的电荷保持不变，同相补偿输出端V_calp和反相补偿输出端V_caln的输出电压保持不变，并补偿比较器失调电压使得比较器剩余的失调电压，达到所需的精度要求，比较器的同相输入端和反相输入端均与共模电平V_cm断开，分别通过选通开关接入同相输入信号V_ip和反相输入信号V_in，在下一个比较器时钟周期到来时，开始正常的比较工作，并通过第八开关S8和第九开关S9在第一输出端V_op和第二输出端V_on输出比较结果。

Images