Nothing Special   »   [go: up one dir, main page]

CN108470709A - 浅沟槽绝缘结构的制造方法 - Google Patents

浅沟槽绝缘结构的制造方法 Download PDF

Info

Publication number
CN108470709A
CN108470709A CN201810271392.3A CN201810271392A CN108470709A CN 108470709 A CN108470709 A CN 108470709A CN 201810271392 A CN201810271392 A CN 201810271392A CN 108470709 A CN108470709 A CN 108470709A
Authority
CN
China
Prior art keywords
groove
shallow
shallow trench
layer
trench isolation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810271392.3A
Other languages
English (en)
Inventor
刘怡良
李昱廷
龚昌鸿
陈建勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN201810271392.3A priority Critical patent/CN108470709A/zh
Publication of CN108470709A publication Critical patent/CN108470709A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

本发明公开了一种浅沟槽绝缘结构的制造方法，包括步骤：步骤一、在一半导体衬底上形成浅沟槽绝缘层；步骤二、光刻定义出有源区的形成区域；步骤三、对浅沟槽绝缘层进行刻蚀在有源区的形成区域中形成沟槽；步骤四、沉积形成将沟槽完全填充的半导体材料层；步骤五、进行半导体材料层的化学机械研磨并由研磨后填充于沟槽中的半导体材料层组成有源区。本发明能提高浅沟槽绝缘层的厚度的一致性，提高沟槽填充后的平坦性，消除CMP工艺形成的碟状结构。

Description

浅沟槽绝缘结构的制造方法
技术领域
本发明涉及一种半导体集成电路制造方法，特别是涉及一种浅沟槽绝缘结构(STI)的制造方法。
背景技术
浅沟槽绝缘结构(STI)用于隔离出有源区，如图1A至图1E所示，是现有浅沟槽绝缘结构的制造方法的各步骤中的器件结构图；现有浅沟槽绝缘结构的制造方法包括如下步骤：
步骤一、如图1A所示，提供一半导体衬底如硅衬底101，在半导体衬底101的表面依次形成衬垫氧化层(Pad Oxide)102和衬垫氮化层(Pad SiN)103。在半导体集成电路制造领域中，半导体衬底通常为由晶体结构的半导体材料组成的圆片组成，故也称晶圆(wafer)。
步骤二、如图1B所示，光刻定义出浅沟槽104的形成区域，之后依次对衬垫氮化层103和衬垫氧化层102进行刻蚀形成浅沟槽104的开口，之后以衬垫氮化层103和衬垫氧化层102为掩膜对底部的半导体衬底101进行刻蚀形成浅沟槽104。浅沟槽104的宽度相同或不同，图1B中显示了两种宽度的浅沟槽104，其中较宽的浅沟槽104单独用于标记104a标示。图1B中显示了浅沟槽104的宽度为d1，而浅沟槽104a的宽度为d2，d2大于d1。
由于浅沟槽的宽度不同，不同宽度的浅沟槽的刻蚀工艺中的刻蚀负载(loading)也不同，宽度较宽的浅沟槽104a区域的刻蚀速率会较大，使得形成的各浅沟槽的深度不一致，浅沟槽104a对应的深度会更大；浅沟槽的深度不一致也即深度loading不好。
步骤三、如图1C所示，形成浅沟槽绝缘层105，浅沟槽绝缘层105会将各浅沟槽104完全填充，并会延伸到各浅沟槽104的外部。由图1C所示可知，浅沟槽绝缘层105的顶部表面的平坦性较差，具有较大的高低起伏，如虚线圈201所示，浅沟槽绝缘层105的顶部表面的平坦性较差也即覆盖层(overburden)loading不好。
步骤四、如图1D所示，采用化学机械研磨(CMP)工艺对浅沟槽绝缘层105进行平坦化，平坦化后各浅沟槽104外部的浅沟槽绝缘层105都被去除，各浅沟槽104内部的浅沟槽绝缘层105研磨到和浅沟槽104的表面相平。实际工艺中，由于overburdenloading不好，使得各位置的研磨效果并不一致，会影响CMP后的图案的一致性即图案loading较差。图1D的虚线圈202所示可知，在较大的浅沟槽104a的区域中的浅沟槽绝缘层105会形成一个碟状缺陷(dishing defect)。
步骤五、如图1E所示，去除衬垫氮化层103。
由上可知，现有方法中，浅沟槽绝缘层105一般多是利用微影蚀刻先制造出浅沟槽104后，再进行绝缘材料即浅沟槽绝缘层105的填充。通常浅沟槽104的深度多在以上，这使得蚀刻后大小线宽即不同宽度的浅沟槽104对应的深度loading表现不好；进一步接着绝缘材料105填充后的表面形成的overburden loading也不好，最后影响化学机械研磨的图案loading。市面上常见的绝缘材料通常为二氧化硅，而该材料的研磨液特性容易有较差的局部形貌而容易造成较差的碟状缺陷。在上述三种loading不好以及碟状缺陷的请况下，晶圆之间的浅沟槽绝缘结构的台阶高度(STIstep height wafer to wafer)的控制也会比较差，必需利用分批先进过程控制(auto-process control，APC)作业，此举费时造成机台生产效率差。
发明内容
本发明所要解决的技术问题是提供一种浅沟槽绝缘结构的制造方法，能提高浅沟槽绝缘层的厚度的一致性，提高沟槽填充后的平坦性，消除CMP工艺形成的碟状结构。
为解决上述技术问题，本发明提供的浅沟槽绝缘结构的制造方法包括如下步骤：
步骤一、在一半导体衬底上形成浅沟槽绝缘层。
步骤二、光刻定义出有源区的形成区域。
步骤三、对所述浅沟槽绝缘层进行刻蚀并在所述有源区的形成区域中形成所述浅沟槽绝缘层被去除后的沟槽，所述沟槽的深度小于所述浅沟槽绝缘层的厚度。
步骤四、沉积形成半导体材料层，所述半导体材料层将所述沟槽完全填充并延伸到所述沟槽外的所述浅沟槽绝缘层的表面。
步骤五、进行化学机械研磨将所述沟槽外的所述半导体材料层去除以及将所述沟槽区域中的所述半导体材料层研磨到和所述浅沟槽绝缘层的表面相平，由所述化学机械研磨后填充于所述沟槽中的所述半导体材料层组成有源区，所述有源区的周侧被所述浅沟槽绝缘层隔离。
进一步的改进是，步骤一中所述半导体衬底为硅衬底。
进一步的改进是，步骤一中形成所述浅沟槽绝缘层之前还包括在所述半导体衬底表面形成衬垫氧化层的步骤，所述浅沟槽绝缘层形成于所述衬垫氧化层表面。
进一步的改进是，所述浅沟槽绝缘层的厚度为以上。
进一步的改进是，所述浅沟槽绝缘层的材料为二氧化硅层。
进一步的改进是，所述浅沟槽绝缘层采用化学气相沉积(CVD)工艺沉积。
进一步的改进是，所述浅沟槽绝缘层采用高密度等离子体化学气相沉积(HDPCVD)工艺或等离子体加强化学气相沉积(PECVD)工艺沉积。
进一步的改进是，步骤二中定义的所述有源区的数量为一个以上。
进一步的改进是，各所述有源区的宽度相同或不同。
进一步的改进是，各所述有源区对应的所述沟槽的深度采用APC控制。
进一步的改进是，步骤四中所述半导体材料层为多晶硅层。
进一步的改进是，所述有源区中用于形成MOS晶体管。
进一步的改进是，所述MOS晶体管具有平面栅结构，被所述平面栅覆盖的所述有源区中形成有沟道区且被所述平面栅覆盖的所述沟道区的表面用于形成横向沟道。
进一步的改进是，所述平面栅包括依次叠加的栅介质层和栅极电极材料层。
进一步的改进是，所述栅介质层包括栅氧化层；所述栅极电极材料层的材料包括多晶硅和金属。
本发明形成浅沟槽绝缘结构并隔离有源区的方法中并不是采用现有技术中直接在半导体衬底上先刻蚀浅沟槽再填充浅沟槽绝缘层的方法；而是采用先在半导体衬底表面形成浅沟槽绝缘层，之后再在浅沟槽绝缘层中刻蚀形成沟槽并在沟槽中填充半导体材料层，由填充于沟槽中的半导体材料层组成有源区，也即本发明采用浅沟槽绝缘层先形成(STI first)的工艺；比较本发明还现有技术可知，本发明的浅沟槽绝缘层不需要要填充沟槽，故浅沟槽绝缘层的厚度的一致性较好。
本发明的沟槽是用于填充半导体材料层并形成有源区的沟槽，有源区的深度通常低于周侧用于隔离有源区的浅沟槽绝缘层的深度，故和现有技术中的用于填充浅沟槽绝缘层的浅沟槽相比，本发明的沟槽的深度更低，沟槽的深度的降低对同一半导体衬底上的各沟槽的深度均匀性的提高有好处，所以本发明最后形成的沟槽的深度loading较好。
另外，较浅的沟槽的深宽比也得到的降低，故有利于沟槽的填充即采用半导体材料层填充沟槽的工艺更加容易，最后沉积形成的半导体材料层的顶部表面的平坦性也较好即overburden loading比现有技术好。
较好的overburden loading也会提高后续的CMP后的图案的一致性即图案loading较好；另外，本发明的CMP是对半导体材料的研磨如对多晶硅的研磨，半导体材料的研磨液和浅沟槽绝缘层的研磨液不同，最后使得本发明半导体材料的研磨速率更慢，更有利于CMP的研磨过程的控制并能达到较好的局部形貌，最后也会形成较少的碟状缺陷，最后会使得STI step height wafer to wafer的控制较佳，能减少分批作业的次数，降低制造成本。
另外，本发明不需要衬垫氮化层，故能减少沉积衬垫氮化层和去除衬垫氮化层的步骤，能进一步的降低制造成本。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1A-图1E是现有浅沟槽绝缘结构的制造方法的各步骤中的器件结构图；
图2是本发明实施例浅沟槽绝缘结构的制造方法的流程图；
图3A-图3D是本发明实施例方法各步骤中的器件结构图。
具体实施方式
如图2所示，是本发明实施例浅沟槽绝缘结构的制造方法的流程图；如图3A至图3D所示，是本发明实施例方法各步骤中的器件结构图，本发明实施例浅沟槽绝缘结构的制造方法包括如下步骤：
步骤一、如图3A所示，在一半导体衬底1上形成浅沟槽绝缘层3。
本发明实施例中，在形成所述浅沟槽绝缘层3之前还包括在所述半导体衬底1表面形成衬垫氧化层2的步骤，所述浅沟槽绝缘层3形成于所述衬垫氧化层2表面。
较佳为，所述半导体衬底1为硅衬底。所述浅沟槽绝缘层3的厚度为以上。所述浅沟槽绝缘层3的材料为二氧化硅层。所述浅沟槽绝缘层3采用CVD工艺沉积如采用HDPCVD工艺或PECVD工艺沉积。
步骤二、如图3B所示，光刻定义出有源区的形成区域。
本发明实施例中，定义的所述有源区的数量为一个以上。
各所述有源区的宽度相同或不同。图3B中显示了两种宽度的有源区，后续较宽的有源区对应的沟槽单独用标记4a表示。
步骤三、如图3B所示，对所述浅沟槽绝缘层3进行刻蚀并在所述有源区的形成区域中形成所述浅沟槽绝缘层3被去除后的沟槽4，所述沟槽4的深度小于所述浅沟槽绝缘层3的厚度。
由于各所述有源区的宽度具有多个，故对应的沟槽4也就有多个宽度，图3B中宽度较宽的沟槽单独用标记4a表示。不同宽度的沟槽的刻蚀工艺的负载不同，最后刻蚀的深度有一定的差异，各所述有源区对应的所述沟槽4的深度采用APC控制。由于本发明实施例的所述沟槽4的深度要小于现有技术对应的图1B所示的各浅沟槽104的深度，故本发明实施例的所述沟槽4的沟槽的刻蚀工艺会更简单，沟槽4的深度控制更佳，深度loading更佳。
步骤四、如图3C所示，沉积形成半导体材料层5，所述半导体材料层5将所述沟槽4完全填充并延伸到所述沟槽4外的所述浅沟槽绝缘层3的表面。本发明实施例中，所述半导体材料层5为多晶硅层。
步骤五、如图3D所示，进行化学机械研磨将所述沟槽4外的所述半导体材料层5去除以及将所述沟槽4区域中的所述半导体材料层5研磨到和所述浅沟槽绝缘层3的表面相平，由所述化学机械研磨后填充于所述沟槽4中的所述半导体材料层5组成有源区，所述有源区的周侧被所述浅沟槽绝缘层3隔离。
所述有源区中用于形成MOS晶体管。所述MOS晶体管具有平面栅结构，被所述平面栅覆盖的所述有源区中形成有沟道区且被所述平面栅覆盖的所述沟道区的表面用于形成横向沟道。所述平面栅包括依次叠加的栅介质层和栅极电极材料层。所述栅介质层包括栅氧化层；所述栅极电极材料层的材料包括多晶硅和金属。
本发明实施例形成浅沟槽绝缘结构并隔离有源区的方法中并不是采用现有技术中直接在半导体衬底1上先刻蚀浅沟槽再填充浅沟槽绝缘层3的方法；而是采用先在半导体衬底1表面形成浅沟槽绝缘层3，之后再在浅沟槽绝缘层3中刻蚀形成沟槽4并在沟槽4中填充半导体材料层5，由填充于沟槽4中的半导体材料层5组成有源区，也即本发明实施例采用浅沟槽绝缘层3先形成(STI first)的工艺；比较本发明实施例还现有技术可知，本发明实施例的浅沟槽绝缘层3不需要要填充沟槽4，故浅沟槽绝缘层3的厚度的一致性较好。
本发明实施例的沟槽4是用于填充半导体材料层5并形成有源区的沟槽4，有源区的深度通常低于周侧用于隔离有源区的浅沟槽绝缘层3的深度，故和现有技术中的用于填充浅沟槽绝缘层3的浅沟槽相比，本发明实施例的沟槽4的深度更低，沟槽4的深度的降低对同一半导体衬底1上的各沟槽4的深度均匀性的提高有好处，所以本发明实施例最后形成的沟槽4的深度loading较好。
另外，较浅的沟槽4的深宽比也得到的降低，故有利于沟槽4的填充即采用半导体材料层5填充沟槽4的工艺更加容易，最后沉积形成的半导体材料层5的顶部表面的平坦性也较好即overburden loading比现有技术好。
较好的overburden loading也会提高后续的CMP后的图案的一致性即图案loading较好；另外，本发明实施例的CMP是对半导体材料的研磨如对多晶硅的研磨，半导体材料的研磨液和浅沟槽绝缘层3的研磨液不同，最后使得本发明实施例半导体材料的研磨速率更慢，更有利于CMP的研磨过程的控制并能达到较好的局部形貌，最后也会形成较少的碟状缺陷，最后会使得STI step height wafer to wafer的控制较佳，能减少分批作业的次数，降低制造成本。
另外，本发明实施例不需要衬垫氮化层，故能减少沉积衬垫氮化层和去除衬垫氮化层的步骤，能进一步的降低制造成本。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (15)

1.一种浅沟槽绝缘结构的制造方法，其特征在于，包括如下步骤：
步骤一、在一半导体衬底上形成浅沟槽绝缘层；
步骤二、光刻定义出有源区的形成区域；
步骤三、对所述浅沟槽绝缘层进行刻蚀并在所述有源区的形成区域中形成所述浅沟槽绝缘层被去除后的沟槽，所述沟槽的深度小于所述浅沟槽绝缘层的厚度；
步骤四、沉积形成半导体材料层，所述半导体材料层将所述沟槽完全填充并延伸到所述沟槽外的所述浅沟槽绝缘层的表面；
步骤五、进行化学机械研磨将所述沟槽外的所述半导体材料层去除以及将所述沟槽区域中的所述半导体材料层研磨到和所述浅沟槽绝缘层的表面相平，由所述化学机械研磨后填充于所述沟槽中的所述半导体材料层组成有源区，所述有源区的周侧被所述浅沟槽绝缘层隔离。
2.如权利要求1所述的浅沟槽绝缘结构的制造方法，其特征在于：步骤一中所述半导体衬底为硅衬底。
3.如权利要求2所述的浅沟槽绝缘结构的制造方法，其特征在于：步骤一中形成所述浅沟槽绝缘层之前还包括在所述半导体衬底表面形成衬垫氧化层的步骤，所述浅沟槽绝缘层形成于所述衬垫氧化层表面。
4.如权利要求1所述的浅沟槽绝缘结构的制造方法，其特征在于：所述浅沟槽绝缘层的厚度为以上。
5.如权利要求1所述的浅沟槽绝缘结构的制造方法，其特征在于：所述浅沟槽绝缘层的材料为二氧化硅层。
6.如权利要求5所述的浅沟槽绝缘结构的制造方法，其特征在于：所述浅沟槽绝缘层采用CVD工艺沉积。
7.如权利要求6所述的浅沟槽绝缘结构的制造方法，其特征在于：所述浅沟槽绝缘层采用HDPCVD工艺或PECVD工艺沉积。
8.如权利要求1所述的浅沟槽绝缘结构的制造方法，其特征在于：步骤二中定义的所述有源区的数量为一个以上。
9.如权利要求8所述的浅沟槽绝缘结构的制造方法，其特征在于：各所述有源区的宽度相同或不同。
10.如权利要求9所述的浅沟槽绝缘结构的制造方法，其特征在于：各所述有源区对应的所述沟槽的深度采用APC控制。
11.如权利要求1或2所述的浅沟槽绝缘结构的制造方法，其特征在于：步骤四中所述半导体材料层为多晶硅层。
12.如权利要求11所述的浅沟槽绝缘结构的制造方法，其特征在于：所述有源区中用于形成MOS晶体管。
13.如权利要求12所述的浅沟槽绝缘结构的制造方法，其特征在于：所述MOS晶体管具有平面栅结构，被所述平面栅覆盖的所述有源区中形成有沟道区且被所述平面栅覆盖的所述沟道区的表面用于形成横向沟道。
14.如权利要求13所述的浅沟槽绝缘结构的制造方法，其特征在于：所述平面栅包括依次叠加的栅介质层和栅极电极材料层。
15.如权利要求14所述的浅沟槽绝缘结构的制造方法，其特征在于：所述栅介质层包括栅氧化层；所述栅极电极材料层的材料包括多晶硅和金属。
CN201810271392.3A 2018-03-29 2018-03-29 浅沟槽绝缘结构的制造方法 Pending CN108470709A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810271392.3A CN108470709A (zh) 2018-03-29 2018-03-29 浅沟槽绝缘结构的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810271392.3A CN108470709A (zh) 2018-03-29 2018-03-29 浅沟槽绝缘结构的制造方法

Publications (1)

Publication Number Publication Date
CN108470709A true CN108470709A (zh) 2018-08-31

Family

ID=63262316

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810271392.3A Pending CN108470709A (zh) 2018-03-29 2018-03-29 浅沟槽绝缘结构的制造方法

Country Status (1)

Country Link
CN (1) CN108470709A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111584616A (zh) * 2020-05-20 2020-08-25 合肥晶合集成电路有限公司 半导体结构及其形成方法
CN112909079A (zh) * 2021-03-09 2021-06-04 上海华虹宏力半导体制造有限公司 一种半导体器件及其形成方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050014294A1 (en) * 2001-01-08 2005-01-20 Chartered Semiconductor Manufacturing Ltd. Novel method of body contact for SOI MOSFET
US20080197448A1 (en) * 2003-12-11 2008-08-21 International Business Machines Corporation SHALLOW TRENCH ISOLATION FILL BY LIQUID PHASE DEPOSITION OF SiO2
CN102427051A (zh) * 2011-08-29 2012-04-25 上海华力微电子有限公司 一种浅沟槽隔离填充的方法
CN102751229A (zh) * 2011-04-20 2012-10-24 中国科学院微电子研究所 浅沟槽隔离结构、其制作方法及基于该结构的器件
CN107808891A (zh) * 2016-09-09 2018-03-16 意法半导体(鲁塞)公司 用于制造晶体管的方法及相应设备
CN107818980A (zh) * 2016-09-12 2018-03-20 联华电子股份有限公司 有源区域结构以及其形成方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050014294A1 (en) * 2001-01-08 2005-01-20 Chartered Semiconductor Manufacturing Ltd. Novel method of body contact for SOI MOSFET
US20080197448A1 (en) * 2003-12-11 2008-08-21 International Business Machines Corporation SHALLOW TRENCH ISOLATION FILL BY LIQUID PHASE DEPOSITION OF SiO2
CN102751229A (zh) * 2011-04-20 2012-10-24 中国科学院微电子研究所 浅沟槽隔离结构、其制作方法及基于该结构的器件
CN102427051A (zh) * 2011-08-29 2012-04-25 上海华力微电子有限公司 一种浅沟槽隔离填充的方法
CN107808891A (zh) * 2016-09-09 2018-03-16 意法半导体(鲁塞)公司 用于制造晶体管的方法及相应设备
CN107818980A (zh) * 2016-09-12 2018-03-20 联华电子股份有限公司 有源区域结构以及其形成方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111584616A (zh) * 2020-05-20 2020-08-25 合肥晶合集成电路有限公司 半导体结构及其形成方法
CN112909079A (zh) * 2021-03-09 2021-06-04 上海华虹宏力半导体制造有限公司 一种半导体器件及其形成方法
CN112909079B (zh) * 2021-03-09 2024-02-09 上海华虹宏力半导体制造有限公司 一种半导体器件及其形成方法

Similar Documents

Publication Publication Date Title
US7807532B2 (en) Method and structure for self aligned formation of a gate polysilicon layer
US9953857B2 (en) Semiconductor device with buried local interconnects
US11239310B2 (en) Seamless gap fill
CN102254915B (zh) 具有掩埋位线的半导体器件及其制造方法
CN106684030A (zh) 浅沟槽隔离结构的制造方法
TWI397974B (zh) 分離式字元線之製程
CN208819860U (zh) 浅沟槽隔离结构和半导体器件
TWI456702B (zh) 具有埋入式字元線的ｄｒａｍ結構及其製造方法與ｉｃ結構及其製造方法
CN108231670A (zh) 半导体元件及其制作方法
US12154830B2 (en) Method of producing a gate cut in a semiconductor component
CN108470709A (zh) 浅沟槽绝缘结构的制造方法
CN101989566A (zh) 半导体器件和闪存器件的制作方法
JP2008004881A (ja) 素子分離構造部の製造方法
CN111816562B (zh) 半导体结构及其形成方法
CN109817571B (zh) 一种平坦化处理方法以及三维存储器的制备方法
CN111354675B (zh) 浅沟槽隔离结构的形成方法及浅沟槽隔离结构
US20190355813A1 (en) Semiconductor device including device isolation layer
US8664050B2 (en) Structure and method to improve ETSOI MOSFETS with back gate
CN111435658A (zh) 形成介电层的方法
CN110896047A (zh) 浅沟槽隔离结构和半导体器件的制备方法
CN115763539A (zh) 消除环栅纳米片沟道损伤的方法
CN110148552B (zh) 第零层层间膜的制造方法
TW201436099A (zh) 保護週邊半導體元件之結構與方法
CN108520863B (zh) 浅沟槽绝缘结构的制造方法
CN103579086A (zh) 半导体装置及形成半导体结构的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180831

WD01 Invention patent application deemed withdrawn after publication