Nothing Special   »   [go: up one dir, main page]

CN108363253B - 阵列基板及其驱动方法和制造方法 - Google Patents

阵列基板及其驱动方法和制造方法 Download PDF

Info

Publication number
CN108363253B
CN108363253B CN201810134567.6A CN201810134567A CN108363253B CN 108363253 B CN108363253 B CN 108363253B CN 201810134567 A CN201810134567 A CN 201810134567A CN 108363253 B CN108363253 B CN 108363253B
Authority
CN
China
Prior art keywords
electrode
transistor
conductive layer
layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810134567.6A
Other languages
English (en)
Other versions
CN108363253A (zh
Inventor
许卓
白雅杰
金熙哲
吴海龙
但艺
付剑波
张玉青
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chongqing BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chongqing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chongqing BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201810134567.6A priority Critical patent/CN108363253B/zh
Publication of CN108363253A publication Critical patent/CN108363253A/zh
Priority to US16/112,060 priority patent/US10585320B2/en
Application granted granted Critical
Publication of CN108363253B publication Critical patent/CN108363253B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G02F1/13685—Top gates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0413—Details of dummy pixels or dummy lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0205—Simultaneous scanning of several lines in flat panels
    • G09G2310/021—Double addressing, i.e. scanning two or more lines, e.g. lines 2 and 3; 4 and 5, at a time in a first field, followed by scanning two or more lines in another combination, e.g. lines 1 and 2; 3 and 4, in a second field
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0219—Reducing feedthrough effects in active matrix panels, i.e. voltage changes on the scan electrode influencing the pixel voltage due to capacitive coupling
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0257—Reduction of after-image effects
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明的实施例公开了阵列基板及其驱动方法和制造方法。阵列基板包括衬底、多条第一扫描线、多条第二扫描线、多条数据线、公共电极线和多个像素单元。像素单元包括第一电极、第二电极、开关晶体管、共享晶体管和共享电容。开关晶体管的第一极与第二电极耦接，第二极与数据线耦接，底栅极与第一扫描线耦接，顶栅极与第二扫描线耦接，开关晶体管被配置为根据来自底栅极的第一扫描信号和来自顶栅极的第二扫描信号，将来自数据线的数据信号传递至第二电极。共享晶体管的第一极与相邻的下一行像素单元的第二电极耦接，栅极与开关晶体管的底栅极或者顶栅极耦接。共享电容包括第一电容，第一电容被耦接在公共电极线和共享晶体管的第二极之间。

Description

阵列基板及其驱动方法和制造方法
技术领域
本发明涉及显示技术领域，具体地，涉及阵列基板及其驱动方法和制造方法、显示面板和显示装置。
背景技术
液晶显示器(LCD)具有低辐射、体积小及低耗能等优点，被广泛地应用在笔记本电脑、平面电视或移动电话等电子产品中。
目前，液晶显示器已经发展出扭转向列(TN)型、高级超维场开关(ADS)型、高开口率且高级超维场开关(HADS)型和平面内开关(IPS)型等多种类型，其驱动模式和显示效果不尽相同，各有所长。
在各种类型中，ADS型液晶显示器将公共电极和像素电极都设置在阵列基板上，因其具有宽视角、高开口率、高透过率等优点而被广泛应用。ADS技术主要通过同一平面内狭缝电极边缘所产生的电场以及狭缝电极层与板状电极层间产生的电场形成多维电场，使液晶盒内狭缝电极间、电极正上方所有取向液晶分子都能够产生旋转，从而提高了液晶工作效率并增大了透光效率。ADS技术可以提高TFT-LCD产品的画面品质，具有高分辨率、高透过率、低功耗、宽视角、高开口率、低色差、无挤压水波纹(push Mura)等优点。HADS(高开口率-高级超维场转换)是ADS技术中的一种重要实现形式，其开口率更高。
发明内容
本发明的实施例提供了一种阵列基板及其驱动方法和制造方法、显示面板和显示装置。
根据本发明的第一方面，提供了一种阵列基板，包括：衬底、多条第一扫描线，多条第二扫描线，多条数据线，公共电极线以及多个像素单元。像素单元包括：第一电极、第二电极、开关晶体管、共享晶体管和共享电容。开关晶体管的第一极与第二电极耦接，第二极与数据线耦接，底栅极与第一扫描线耦接，顶栅极与第二扫描线耦接，开关晶体管被配置为根据来自底栅极的第一扫描信号和来自顶栅极的第二扫描信号，将来自数据线的数据信号传递至第二电极。共享晶体管的第一极与相邻的下一行像素单元的第二电极耦接，栅极与开关晶体管的底栅极或者顶栅极耦接。共享电容包括第一电容，第一电容被耦接在公共电极线和共享晶体管的第二极之间。
在本发明的实施例中，共享电容还包括第二电容。第二电容被耦接在共享晶体管的第二极和浮接线之间，浮接线与开关晶体管的顶栅极同层设置。
在本发明的实施例中，多个像素单元的第一电极形成整面连续分布的电极。
在本发明的实施例中，多个像素单元的第一电极是彼此分离的，阵列基板还包括连接层，连接层与开关晶体管的顶栅极同层设置，并被配置为耦接多个像素单元的第一电极。
在本发明的实施例中，共享晶体管的栅极与开关晶体管的底栅极耦接。共享晶体管的第一极和第二极在衬底的正投影落在共享晶体管的有源层在衬底的正投影范围内，共享晶体管的第一极、第二极和有源层在衬底的正投影落在共享晶体管的栅极在衬底的正投影范围内。
在本发明的实施例中，共享晶体管的栅极与开关晶体管的顶栅极耦接。阵列基板还包括与开关晶体管的底栅极同层设置的遮蔽层。共享晶体管的第一极、第二极和栅极在衬底的正投影落在共享晶体管的有源层在衬底的正投影范围内，共享晶体管的第一极、第二极、栅极和有源层在衬底的正投影落在遮蔽层在衬底的正投影范围内。
在本发明的实施例中，开关晶体管的第一极和第二极在衬底的正投影与开关晶体管的顶栅极在衬底的正投影至少部分重叠。开关晶体管的顶栅极在衬底的正投影落在开关晶体管的有源层在衬底的正投影范围内。开关晶体管的第一极、第二极、顶栅极和有源层在衬底的正投影落在开关晶体管的底栅极在衬底的正投影范围内。
根据本发明的第二方面，提供了一种用于驱动本发明实施例的阵列基板的方法。在方法中，向第n行像素单元的开关晶体管的底栅极提供高电平信号，向其顶栅极提供低电平信号，使得第n行像素单元的第二电极开启，并使得第n行像素单元的共享电容和第n+1行像素单元的第二电极发生电荷中和。向第n+1行像素单元的开关晶体管的底栅极提供高电平信号，向其顶栅极提供低电平信号，使得第n+1行像素单元的第二电极开启，第n行像素单元的共享电容的电压保持不变。维持第n+1行像素单元的第二电极的电压保持不变。
根据本发明的第三方面，提供了一种用于制造阵列基板的方法。在方法中，在衬底上形成第一导电层，并对第一导电层构图以形成第一扫描线、公共电极线、第一电容的第一极、以及开关晶体管的底栅极。在第一导电层之上形成第一绝缘层。在第一绝缘层之上形成半导体层。在半导体层之上形成第二导电层，并对第二导电层构图以形成数据线、开关晶体管的第一极和第二极、共享晶体管的第一极和第二极、以及第一电容的第二极。在第二导电层之上形成第二绝缘层。在第二绝缘层之上形成第三导电层，并对第三导电层构图以形成第二扫描线、以及开关晶体管的顶栅极。在第三导电层之上形成第三绝缘层。对第一导电层或者第三导电层构图以形成共享晶体管的栅极。
在本发明的实施例中，在第二导电层之上形成第一透明导电层，并对第一透明导电层构图以形成第二电极，在第一透明导电层之上形成第二绝缘层。在第三绝缘层之上形成第二透明导电层，并对第二透明导电层构图以形成第一电极。
在本发明的实施例中，在衬底上形成第一透明导电层，并对第一透明导电层构图以形成多个第一电极，在第一透明导电层之上形成第一导电层。在第三绝缘层之上形成第二透明导电层，并对第二透明导电层构图以形成第二电极。对第三导电层构图以形成连接层，通过连接层耦接多个第一电极。
在本发明的实施例中，对第二导电层构图以形成第二电容的第一极。对第三导电层构图以形成浮接线和第二电容的第二极。
根据本发明的第四方面，提供了一种显示面板，包括根据本发明的第一方面的阵列基板。
根据本发明的第五方面，提供了一种显示装置，包括根据本发明的第四方面的显示面板。
根据本发明的实施例的阵列基板采用双栅型晶体管，能够提升充电率，并通过设置共享电容和共享晶体管，能够实现在像素单元充电前的电荷共享，从而降低功耗，提高阵列基板的驱动稳定性，改善闪屏、残像等不良显示现象。
附图说明
为了更清楚地说明本发明的技术方案，下面将对实施例的附图进行简单说明。应当知道，以下描述的附图仅仅是本发明的一些实施例，而非对本发明的限制，其中：
图1是根据本发明的实施例的阵列基板的示意图；
图2a是根据本发明的实施例的采用HADS技术实现的阵列基板的一部分的俯视图；
图2b是沿图2a中的A-A’、B-B’和C-C’的截面图；
图3a是根据本发明的实施例的采用ADS技术实现的阵列基板的一部分的俯视图；
图3b是沿图3a中的A-A’、B-B’和C-C’的截面图；
图4a是采用ADS技术实现的一种阵列基板的一部分俯视图；
图4b是沿图4a中的C-C’的截面图；
图5是根据本发明的实施例的阵列基板中双栅晶体管对像素电极充电的示意性时序图；
图6是根据本发明的另一个实施例的阵列基板的示意图；
图7a是根据本发明的实施例的采用HADS技术实现的阵列基板的一部分的俯视图；
图7b是沿图7a中的A-A’和B-B’的截面图；
图8a是根据本发明的实施例的采用ADS技术实现的阵列基板的一部分的俯视图；
图8b是沿图8a中的A-A’、B-B’、C-C’的截面图；
图9是用于驱动根据本发明的实施例的阵列基板的各信号的时序图；
图10是根据本发明的实施例的用于驱动阵列基板的方法的流程图；
图11是根据本发明的实施例的用于制造阵列基板的方法的流程图；
图12是根据本发明的实施例的采用HADS技术制造阵列基板的方法的流程图；
图13是根据本发明的实施例的采用ADS技术制造阵列基板的方法的流程图。
具体实施方式
为了使本发明的实施例的目的、技术方案和优点更加清楚，下面将结合附图，对本发明的实施例的技术方案进行清楚、完整的描述。显然，所描述的实施例仅仅是本发明的一部分实施例，而并非全部的实施例。基于所描述的实施例，本领域的普通技术人员在无需创造性劳动的前提下所获得的所有其它实施例，也都属于本发明的范围。
在下文中，除非特别说明，表述“元件A耦接到元件B”意为元件A“直接”或通过一个或多个其它元件“间接”连接到元件B。
在现有的大部分TFT-LCD显示面板中，开关晶体管TFT由单个栅极控制。然而，对于具有高分辨率和高刷新频率的显示面板，这可能导致像素电极的充电不足。虽然提高TFT的栅极电压能够提升TFT的开态电流，但也会导致功耗的增加，进而有可能超出驱动电路的可输出电压范围。
本发明的实施例提供了使用双栅型薄膜晶体管的阵列基板及其驱动方法和制造方法、显示面板和显示装置，实现像素单元充电前的电荷共享，并能够降低功耗，提升驱动稳定性。此外，还可以提升充电率，改善闪屏、残像等不良显示现象。
图1示出了根据本发明的实施例的阵列基板100的示意图。如图1所示，阵列基板100可包括多个像素单元、多条第一扫描线、多条第二扫描线、多条数据线、公共电极线和衬底(未示出)。
如图1所示，多个像素单元，例如像素单元(n-n)、像素单元(n-n+1)、像素单元(n+1-n)、像素单元(n+1–n+1)可被设置成矩阵状。每个像素单元可包括公共电极(也可称为第一电极)、像素电极(也可称为第二电极)、开关晶体管T开关、共享晶体管T共享和共享电容C共享。像素电极可由透明导电材料(例如ITO)制成。
在本发明的实施例中，开关晶体管T开关是双栅型晶体管，例如双栅型薄膜晶体管(TFT)。开关晶体管T开关包括底栅极、顶栅极、源极和漏极。由于晶体管的源极和漏极具有对称性，因此，可不对其进行具体区分，采用第一极表示源极(或漏极)，采用第二极表示漏极(或源极)。如图1所示，开关晶体管T开关的第一极与像素电极耦接，第二极与数据线耦接，底栅极与第一扫描线耦接，顶栅极与第二扫描线耦接。开关晶体管T开关可根据来自底栅极的第一扫描信号和来自顶栅极的第二扫描信号，将来自数据线的数据信号传递至像素电极。通过采用双栅结构的开关晶体管，能够提高阵列基板的稳定性，降低开启电压并提升开态电流。
共享晶体管T共享的第一极与相邻的下一行像素单元的像素电极耦接，第二极与共享电容C共享耦接，栅极与开关晶体管T开关的底栅极耦接。
共享电容C共享被耦接在公共电极线和共享晶体管T共享的第二极之间。在本发明的实施例中，共享电容C共享可包括第一电容C1。第一电容C1的第一极与公共电极线耦接，第二极与共享晶体管T共享的第二极耦接。
进一步地，在本发明的实施例中，共享电容C共享还可包括第二电容C2。第二电容C2被耦接在浮接线(floating line)和共享晶体管T共享的第二极之间。在本发明的实施例中，浮接线是与开关晶体管的顶栅极同层设置的，可采用金属材料制成。在一个实施例中，可使用浮接线构成第二电容C2的一个极板。在这种情况下，共享电容C共享实际上是第一电容C1与第二电容C2并联，这样可提高共享电容C共享的电容值。由于同一行像素单元中的相邻两个像素单元的像素电极的极性相反，因此，在浮接线上所感应的电荷总量为零，不会形成偏压。
在本发明的实施例中，阵列基板100可分别采用HADS技术和ADS技术实现。在HADS型阵列基板中，公共电极被形成在像素电极的上方。HADS型阵列基板具有更高的开口率，适用于移动产品。在ADS型阵列基板中，像素电极被形成在公共电极的上方。对于ADS型阵列基板，由于公共电极没有覆盖数据线和扫描线，因此，数据线和扫描线的负载相对较小，更适合应用于大尺寸设计。以下分别对这两种类型的阵列基板进行详细描述。
图2a示出了根据本发明的实施例的采用HADS技术实现的阵列基板的俯视图。如图2a所示，第一扫描线、第二扫描线和公共电极线位于两行像素单元之间，并沿第一方向延伸。数据线位于两列像素单元之间，并沿第二方向延伸。在本实施例中，公共电极(未示出)覆盖整个阵列基板，并且可由透明导电材料制成，例如铟锡氧化物(ITO)。作为示例，第一方向可以是行方向，第二方向可以是列方向，反之亦然。下面以第一方向是行方向、第二方向是列方向为例进行说明。
在图2a中，开关晶体管、共享晶体管和共享电容可被布置在像素电极的短边侧的非显示区域的正投影范围内。由此，可以实现较小的开口率损失，例如大约4％。
图2b示出了沿图2a中的A-A’、B-B’和C-C’的截面图。A-A’截面图示出了经过像素单元的开关晶体管和共享电容的截面，B-B’截面图示出了经过像素单元的像素电极、第二扫描线、第一扫描线和共享电容的截面，C-C’截面图示出了经过像素单元的共享晶体管的截面。
A-A’截面图的L部分示意性地示出了开关晶体管的截面图。如图所示，开关晶体管的底栅极G1在第一导电层M1形成，顶栅极G2在第三导电层M3形成，第一极P1和第二极P2在第二导电层M2形成。开关晶体管的有源层在半导体层S形成。进一步地，在第一导电层M1与半导体层S之间设置有第一绝缘层I1。在第二导电层M2与第三导电层M3之间设置有第二绝缘层I2。在第三导电层M3上设置有第三绝缘层I3。
A-A’截面图的R部分示意性地示出了共享电容的截面图。如图所示，共享电容包括第一电容C1和第二电容C2。位于第一导电层M1的公共电极线可形成第一电容C1的第一极。第二导电层M2可形成第一电容C1的第二极和第二电容C2的第一极。位于第三导电层M3的浮接线可形成第二电容C2的第二极。进一步地，在第一导电层M1和第二导电层M2之间设置有第一绝缘层I1，在第二导电层M2与第三导电层M3之间设置有第二绝缘层I2。
如B-B’截面图的L部分所示，第一扫描线在第一导电层M1形成，开关晶体管的第一极P1在第二导电层M2形成，像素电极在第一透明导电层L1形成，第二扫描线在第三导电层M3形成，公共电极在第二透明导电层L2形成。在本实施例中，所有像素单元的公共电极构成整面连续分布的电极。如B-B’截面图所示，开关晶体管的第一极P1和像素电极电连接。此外，第一扫描线和第二扫描线的正投影并不交叠，因此，不会产生寄生电容，从而不会增加第一扫描线的负载。
B-B’截面图的R部分示出了共享电容的截面结构，这与A-A’截面图的R部分相同，在此省略描述。
如C-C’截面图的L部分所示，数据线在第二导电层M2形成。
C-C’截面图的R部分示意性地示出了共享晶体管的截面图。共享晶体管的栅极G3在第一导电层M1形成，第一极Q1和第二极Q2在第二导电层M2形成。共享晶体管的有源层在半导体层S形成。
通过图2b可以看出，开关晶体管的底栅极G1与公共电极线同层设置，开关晶体管的顶栅极G2与浮接线同层设置。在本发明的实施例中，“同层”指的是采用同一成膜工艺形成用于形成特定图形的膜层，然后利用同一掩模板通过一次构图工艺形成的层结构。根据特定图形的不同，一次构图工艺可能包括多次曝光、显影或刻蚀工艺，而形成的层结构中的特定图形可以是连续的也可以是不连续的，这些特定图形还可能处于不同的高度或者具有不同的厚度。
因此，采用HADS技术的阵列基板具有如下的层叠结构，自下至上包括：第一导电层M1、第一绝缘层I1、半导体层S、第二导电层M2、第一透明导电层L1、第二绝缘层I2、第三导电层M3、第三绝缘层I3和第二透明导电层L2。在第一导电层M1，形成第一扫描线、公共电极线、第一电容C1的第一极、开关晶体管的底栅极G1以及共享晶体管的栅极G3。在半导体层S，形成有源层。在第二导电层M2，形成数据线、开关晶体管的第一极P1和第二极P2、共享晶体管的第一极Q1和第二极Q2、第一电容C1的第二极以及第二电容C2的第一极。在第一透明导电层L1，形成像素电极。在第三导电层M3，形成第二扫描线、浮接线、第二电容C2的第二极、开关晶体管的顶栅极G2。在第二透明导电层L2，形成公共电极。
在本发明的实施例中，开关晶体管的第一极P1和第二极P2在衬底的正投影与开关晶体管的顶栅极G2在衬底的正投影至少部分重叠，并且开关晶体管的顶栅极G2在衬底的正投影落在开关晶体管的有源层在衬底的正投影范围内。由此，可以实现对沟道的同等控制，并且减小负载。
进一步地，在本发明的实施例中，开关晶体管的第一极P1、第二极P2、顶栅极G2和有源层在衬底的正投影落在开关晶体管的底栅极G1在衬底的正投影范围内。这样，能够防止背光照射而产生漏电流。
另一方面，共享晶体管的第一极Q1和第二极Q2在衬底的正投影落在共享晶体管的有源层在衬底的正投影范围内，共享晶体管的第一极Q1、第二极Q2和有源层在衬底的正投影均落在共享晶体管的栅极G3在衬底的正投影范围内。这样，也可防止背光照射而产生漏电流。
图3a示出了根据本发明的实施例的采用ADS技术实现的阵列基板的俯视图。在图2a的阵列基板的基础上，图3a的阵列基板可包括多个分离设置的公共电极。每个公共电极对应于阵列基板中的一个像素单元。由于公共电极没有覆盖在数据线和两条扫描线的上方，因此数据线和两条扫描线的负载相对较小。如图3a所示，阵列基板还包括与开关晶体管的顶栅极G2同层设置的连接层，用于耦接多个公共电极。由于像素电极的版图形状与图2a中的像素电极的版图形状不同，因此，需要对开关晶体管、共享晶体管以及共享电容的布置进行适应性调整。除此之外，图3a示出的ADS型阵列基板与图2a示出的HADS型阵列基板的版图布置基本相同，这里不再赘述。
图3b示出了沿图3a中的A-A’、B-B’和C-C’的截面图。A-A’截面图示出了经过像素单元的开关晶体管的截面，B-B’截面图示出了经过像素单元的第二扫描线、第一扫描线、共享电容的截面，C-C’截面图示出了经过像素单元的连接层的截面。
如A-A’截面图的L部分所示，数据线在第二导电层M2形成。
A-A’截面图的R部分示意性地示出了开关晶体管T开关的截面图，这与图2b中A-A’截面图的L部分相似，在此省略描述。
如B-B’截面图的L部分所示，公共电极在第一透明导电层L1形成，第一扫描线在第一导电层M1形成，第二扫描线在第三导电层M3形成，像素电极在第二透明导电层L2形成。在本实施例中，不同像素单元的公共电极相互独立，以防止公共电极与在第一导电层M1形成的第一扫描线连接。此外，第一扫描线和第二扫描线的正投影并不交叠，因此不会产生寄生电容，并且这样不会增加第一扫描线(开关晶体管的底栅极)的负载。
B-B’截面图的R部分示出了共享电容的截面结构，这与图2b中A-A’截面图的R部分相同，在此省略描述。
如图所示，由于不同像素单元中的公共电极互相独立，通常需要设置连接层通过过孔搭接。图4a示出了采用ADS技术实现的一种现有阵列基板的一部分的俯视图，图4b示出了沿图4a中的C-C’的截面图。如图所示，采用第二透明导电层L2形成连接层，以进行公共电极之间的跨接。然而，由于在透明导电层形成的连接层的电阻非常大，例如透明材料连接层的电阻是同面积金属材料连接层的电阻的650倍，以至于整个面板形成从近端到远端的公共电极电阻梯度变化，而公共电极电压不均匀容易形成绿屏和残像等不良显示现象。
为了减小由于透明导电层形成的连接层的电阻，在本发明的实施例中，阵列基板还包括与开关晶体管的顶栅极同层设置的连接层，用于耦接多个像素单元的公共电极。具体地，如图3b中的C-C’截面图所示，通过位于第三导电层M3的连接层和位于第二透明导电层L2的连接层来耦接多个像素单元的公共电极。由此，通过使用位于第三导电层M3(例如，由金属材料制成)的连接层，可减小在第二透明导电层L2形成的连接层的面积，从而显著减小公共电极的电阻。
因此，采用ADS技术的阵列基板具有如下的层叠结构，自下至上包括：第一透明导电层L1、第一导电层M1、第一绝缘层I1、半导体层S、第二导电层M2、第二绝缘层I2、第三导电层M3、第三绝缘层I3和第二透明导电层L2。在第一透明导电层L1，形成多个公共电极。在第一导电层M1，形成第一扫描线、公共电极线、第一电容C1的第一极、开关晶体管的底栅极G1、以及共享晶体管的栅极G3。在半导体层S，形成有源层。在第二导电层M2，形成数据线、开关晶体管的第一极P1和第二极P2、共享晶体管的第一极Q1和第二极Q2、以及第一电容C1的第二极以及第二电容C2的第一极。在第三导电层M3，形成第二扫描线、浮接线、第二电容C2的第二极、开关晶体管的顶栅极G2、连接层。在第二透明导电层L2，形成像素电极。
在本发明的实施例中，开关晶体管的第一极P1和第二极P2在衬底的正投影与开关晶体管的顶栅极G2在衬底的正投影至少部分重叠，并且开关晶体管的顶栅极G2在衬底的正投影落在开关晶体管的有源层在衬底的正投影范围内。由此，可以在实现对沟道同等控制效果的同时减小负载。
进一步地，在本发明的实施例中，开关晶体管的第一极P1、第二极P2、顶栅极G2和有源层在衬底的正投影落在开关晶体管的底栅极G1在衬底的正投影范围内。这样，能够防止背光照射而产生漏电流。
另一方面，共享晶体管的第一极Q1和第二极Q2在衬底的正投影落在共享晶体管的有源层在衬底的正投影范围内，共享晶体管的第一极Q1、第二极Q2和有源层在衬底的正投影均落在共享晶体管的栅极G3在衬底的正投影范围内。这样，也可防止背光照射而产生漏电流。
通常，对于使用单栅型晶体管的像素电路，在向栅极提供高电平脉冲信号VGH时，对像素电极充电结束后，像素电极的电压受到电容Cgs耦合，将形成下拉电压ΔVp。如果下拉电压ΔVp较大，则当正负极性反转时容易发生闪烁和残像。
相对地，图5示出了根据本发明的实施例的双栅型晶体管对像素电极充电的示意性时序图。如图5的分解充电效果部分所示，在向底栅极提供高电平脉冲信号时，像素电极充电结束后，像素电极的电压受到电容Cgs耦合，将形成第一下拉电压ΔVp1。在向顶栅极提供低电平脉冲信号时，像素电极充电结束后，像素电极的电压受到电容Cgs耦合，将形成第一上拉电压ΔVp2。
如图5的综合充电效果部分所示，下拉电压ΔVp＝第一下拉电压ΔVp1–第一上拉电压ΔVp2(即ΔVp＝ΔVp1–ΔVp2)。因此，能够降低下拉电压ΔVp，甚至可降低至零，从而提高像素电极的电压的稳定性。因此，根据本发明实施例的阵列基板能够降低VGH电压，并提高开态电流。
图6示出了根据本发明的另一实施例的阵列基板200的示意图。在阵列基板200中，像素单元中的共享晶体管的栅极G3与开关晶体管的顶栅极G2耦接。将共享晶体管的栅极G3耦接到开关晶体管的顶栅极G2，可以减小开关晶体管的底栅极G1的负载并增大顶栅极G2的负载，从而均衡底栅极G1和顶栅极G2的电容。以这种方式，可以更好地实现顶栅极G2脉冲和底栅极G1脉冲完全对称的上升沿和下降沿。除此之外，阵列基板200中的其它部分被配置为与阵列基板100中的其它部分相同，在此省略描述。
在本发明的实施例中，阵列基板200也可分别采用HADS技术和ADS技术实现。以下对两种类型的阵列基板分别进行详细描述。
图7a示出了根据本发明的实施例的采用HADS技术实现的阵列基板的俯视图。如图7a所示，该阵列基板与图2a中所示的阵列基板的版图布置基本相同，仅对相应的连接线路进行调整，而并不需要牺牲开口率和阵列基板的制造良率。
图7b示出了沿图7a中的A-A’和B-B’的截面图，其中，A-A’截面图示出了经过像素单元的共享晶体管的截面，B-B’截面图示出了经过像素单元的共享电容的截面。
A-A’截面图示意性地示出了共享晶体管T共享的截面图。如图所示，遮蔽层在第一导电层M1形成，有源层在半导体层S形成，第一极Q1和第二极Q2在第二导电层M2形成，共享晶体管的栅极G3在第三导电层M3形成。进一步地，在第一导电层M1与半导体层S之间设置有第一绝缘层I1。在第二导电层M2与第三导电层M3之间设置有第二绝缘层I2。在第三导电层M3上设置有第三绝缘层I3。
具体地，遮蔽层在第一导电层M1形成，共享晶体管的栅极G3、第一极Q1、第二极Q2在衬底的正投影落在共享晶体管的有源层在衬底的正投影范围内，共享晶体管的栅极G3、第一极Q1、第二极Q2和有源层在衬底的正投影落在该遮蔽层在衬底的正投影范围内，以进行遮光，从而防止在背光照射下发生漏电。
B-B’截面图所示出的各信号线和共享电容的结构与图2b中B-B’截面图所示出的结构相同，这里不再赘述。
此外，图7a中的开关晶体管的结构与图2a中的开关晶体管的结构相同，在此不再描述。
因此，采用HADS技术的阵列基板具有如下的层叠结构，自下至上包括：第一导电层M1、第一绝缘层I1、半导体层S、第二导电层M2、第一透明导电层L1、第二绝缘层I2、第三导电层M3、第三绝缘层I3和第二透明导电层L2。在第一导电层M1，形成第一扫描线、公共电极线、第一电容的第一极、开关晶体管的底栅极G1和遮蔽层。在半导体层S，形成有源层。在第二导电层M2，形成数据线、开关晶体管的第一极P1和第二极P2、共享晶体管的第一极Q1和第二极Q2、第一电容的第二极以及第二电容的第一极。在第一透明导电层L1，形成像素电极。在第三导电层M3，形成第二扫描线、浮接线、第二电容的第二极、开关晶体管的顶栅极G2、共享晶体管的栅极G3。在第二透明导电层L2，形成公共电极。
图8a示出了根据本发明的实施例的采用ADS技术实现的阵列基板的俯视图。如图所示，该阵列基板与图3a中所示的阵列基板的版图布置基本相同，仅对相应的连接线路进行调整。
图8b示出了沿图8a中的A-A’、B-B’、和C-C’的截面图。A-A’截面图是经过像素单元的开关晶体管的截面，B-B’截面图是经过像素单元的信号线和共享电容的截面，C-C’截面图是经过像素单元的连接层的截面。
具体地，图8b中的A-A’截面图、B-B’截面图、C-C’截面图与图3b中的A-A’截面图、B-B’截面图、C-C’截面图相同，在此不再描述。
此外，共享晶体管的结构与图7a中的共享晶体管的结构类似，在此不再描述。
因此，采用ADS技术的阵列基板具有如下的层叠结构，自下至上包括：第一透明导电层L1、第一导电层M1、第一绝缘层I1、半导体层S、第二导电层M2、第二绝缘层I2、第三导电层M3、第三绝缘层I3和第二透明导电层L2。在第一透明导电层L1，形成多个公共电极。在第一导电层M1，形成第一扫描线、公共电极线、第一电容的第一极、开关晶体管的底栅极G1和遮蔽层。在半导体层S，形成有源层。在第二导电层M2，形成数据线、开关晶体管的第一极P1和第二极P2、共享晶体管的第一极Q1和第二极Q2、以及第一电容的第二极以及第二电容的第一极。在第三导电层M3，形成第二扫描线、浮接线、第二电容的第二极、开关晶体管的顶栅极G2、共享晶体管的栅极G3、连接层。在第二透明导电层L2，形成像素电极。
图9示出了用于驱动本发明的实施例的阵列基板时的各信号的时序图。当第N行像素单元开启时，第N行像素单元的共享电容与第N+1行像素电极发生电荷中和。中和后，将剩余电荷按一定比例充到共享电容，作为下一次共享动作的备用电荷。无论行反转、列反转还是点反转，前一帧与后一帧像素电极的极性相反，均可通过该共享电容实现前一帧电荷共享到后一帧。
具体地，在第一帧开始时，共享电容和像素电极均没有电荷，第一帧产生的共享效果为零。在第二帧时，共享电容没有电荷，像素电极具有极性电荷，第二帧产生的共享效果为50％，共享动作发生以后像素电极写入相反极性信号。第三帧时，共享电容与像素电极具有极性相反的电荷，共享效果为100％。从第三帧以后的第n帧到第n+1帧，均能完成正常的电荷共享动作。
基于以上信号时序，图10示出了根据本发明的实施例的用于驱动阵列基板的方法。在方法中，在第一时间段，向第n行像素单元的开关晶体管的底栅极提供高电平信号，向其顶栅极提供低电平信号，使得第n行像素单元的第二电极开启，并使得第n行像素单元的共享电容和第n+1行像素单元的第二电极发生电荷中和。在第二时间段，向第n+1行像素单元的开关晶体管的底栅极提供高电平信号，向其顶栅极提供低电平信号，使得第n+1行像素单元的第二电极开启，第n行像素单元的共享电容的电压保持不变。在第三时间段，第n+1行像素单元的第二电极的电压保持不变。
由此，根据本发明实施例的用于驱动阵列基板的方法可以降低阵列基板的功耗，提升充电率，改善闪屏、残像等不良显示现象。
在本发明的实施例中，还提供了用于制造阵列基板的方法，阵列基板例如是上文中描述的分别采用HADS和ADS技术实现的阵列基板100和阵列基板200。
图11示出根据本发明的实施例的制造阵列基板的方法的流程图。如图11所示，在步骤S1110，在衬底上形成第一导电层，对第一导电层构图以形成第一扫描线、公共电极线、第一电容的第一极、开关晶体管的底栅极。在步骤S1120，在第一导电层之上形成第一绝缘层。在步骤S1130，在第一绝缘层之上形成半导体层。在步骤S1140，在半导体层之上形成第二导电层，对第二导电层构图以形成数据线、开关晶体管的第一极和第二极、共享晶体管的第一极和第二极、以及第一电容的第二极。在步骤S1150，在第二导电层之上形成第二绝缘层。在步骤S1160，在第二绝缘层之上形成第三导电层，对第三导电层构图以形成第二扫描线、以及开关晶体管的顶栅极。在步骤S1170，在第三导电层之上形成第三绝缘层。
此外，对第一导电层或者第三导电层构图以形成共享晶体管的栅极。
在本发明的实施例中，进一步地，可以对第二导电层构图以形成第二电容的第一极，并对第三导电层构图以形成浮接线和第二电容的第二极。
进一步地，对半导体层构图以形成共享晶体管的有源层。在对第一导电层构图以形成共享晶体管的栅极时，使得共享晶体管的第一极和第二极在衬底的正投影落在共享晶体管的有源层在衬底的正投影范围内，共享晶体管的第一极、第二极和有源层在衬底的正投影落在共享晶体管的栅极在衬底的正投影范围内。可替代地，在对第三导电层构图以形成共享晶体管的栅极时，方法还包括：对第一导电层构图以形成遮蔽层。共享晶体管的第一极、第二极和栅极在衬底的正投影落在共享晶体管的有源层在衬底的正投影范围内，共享晶体管的第一极、第二极、栅极和有源层在衬底的正投影落在遮蔽层在衬底的正投影范围内。
在本发明的实施例中，还可以对半导体层构图以形成开关晶体管的有源层。开关晶体管的第一极和第二极在衬底的正投影与开关晶体管的顶栅极在衬底的正投影至少部分重叠。开关晶体管的顶栅极在衬底的正投影落在有源层在衬底的正投影范围内。有源层和开关晶体管的第一极、第二极和顶栅极在衬底的正投影落在开关晶体管的底栅极在衬底的正投影范围内。
图12示出根据本发明的实施例的采用HADS技术制造阵列基板的方法的流程图，其中阵列基板例如是如图2a和7a所示的阵列基板。如图12所示，在步骤S1210，在衬底上形成第一导电层，对第一导电层构图以形成第一扫描线、公共电极线、第一电容的第一极、以及开关晶体管的底栅极。在步骤S1220，在第一导电层之上形成第一绝缘层。在步骤S1230，在第一绝缘层之上形成半导体层，对半导体层构图以形成有源层。在步骤S1240，在半导体层之上形成第二导电层，对第二导电层构图以形成数据线、开关晶体管的第一极和第二极、共享晶体管的第一极和第二极、第一电容的第二极、以及第二电容的第一极。在步骤S1250，在第二导电层之上形成第一透明导电层，对第一透明导电层构图以形成像素电极，并在第一透明导电层之上形成第二绝缘层。在步骤S1260，在第二绝缘层之上形成第三导电层，对第三导电层构图以形成第二扫描线、浮接线、第二电容的第二极、以及开关晶体管的顶栅极。在步骤S1270，在第三导电层之上形成第三绝缘层。在步骤S1280，在所述第三绝缘层之上形成第二透明导电层，对第二透明导电层构图以形成连续的公共电极。
针对图2a所示的阵列基板100，在步骤S1210中，还可以对第一导电层构图以形成共享晶体管的栅极。
针对图7a所示的阵列基板200，在步骤S1260中，还可以对第三导电层构图以形成共享晶体管的栅极。在实施例中，还可对第一导电层构图以形成遮蔽层。
在本发明的实施例中，第一绝缘层、第二绝缘层和第三绝缘层可使用同一构图工艺形成，半导体层和第二导电层可使用同一构图工艺形成。由此，总共需要6次掩膜版构图工艺。
此外，可将共享晶体管和共享电容形成在第二电极的短边侧的非显示区域的正投影范围内，由此，可以实现较小的开口率损失。
图13示出了根据本发明的实施例的采用ADS技术制造阵列基板的方法的流程图，阵列基板例如是如图3a和8a所示的阵列基板。如图13所示，在步骤S1310，在衬底上形成第一透明导电层，对第一透明导电层构图以形成各自独立的多个公共电极，并在第一透明导电层之上形成第一导电层，对第一导电层构图以形成第一扫描线、公共电极线、第一电容的第一极、以及开关晶体管的底栅极。在步骤S1320，在第一导电层之上形成第一绝缘层。在步骤S1330，在第一绝缘层之上形成半导体层，对半导体层构图以形成有源层。在步骤S1340，在半导体层之上形成第二导电层，对第二导电层构图以形成数据线、开关晶体管的第一极和第二极、共享晶体管的第一极和第二极、第一电容的第二极、以及第二电容的第一极。在步骤S1350，在第二导电层之上形成第二绝缘层。在步骤S1360，在第二绝缘层之上形成第三导电层，对第三导电层构图以形成第二扫描线、浮接线、第二电容的第二极、开关晶体管的顶栅极、以及连接层。在步骤S1370，在第三导电层之上形成第三绝缘层。在步骤S1380，在所述第三绝缘层之上形成第二透明导电层，对第二透明导电层构图以形成像素电极。
在本发明的实施例中，针对图3a所示的阵列基板100，在步骤S1310中，还可以对第一导电层构图以形成共享晶体管的栅极。
在本发明的实施例中，针对图8a所示的阵列基板200，在步骤S1360中，还可以对第三导电层构图以形成共享晶体管的栅极。在实施例中，还可对第一导电层构图以形成遮蔽层。
在本发明的实施例中，第一绝缘层、第二绝缘层和第三绝缘层可使用同一构图工艺形成，半导体层和第二导电层可使用同一构图工艺形成，第一透明导电层和第一导电层可使用同一构图工艺形成。由此，总共需要5次掩膜版构图工艺。
此外，在本发明的实施例中，还可以对第三导电层构图以形成连接层，通过连接层耦接多个公共电极。
根据本发明的实施例，还提供了一种显示基板，其包括彩膜基板和根据本发明的实施例的阵列基板。
根据本发明的实施例，还提供了一种显示面板，其包括根据本发明的实施例的阵列基板。
根据本发明的实施例，还提供了一种显示装置，其包括根据本发明的实施例的显示面板。显示装置例如是显示屏、移动电话、平板计算机、可穿戴式设备等。
根据以上描述可以看出，根据本发明的实施例的阵列基板采用双栅型晶体管，能够提升充电率，并通过设置共享电容和共享晶体管，能够实现在像素单元充电前的电荷共享，从而降低功耗，提高阵列基板的驱动稳定性，改善闪屏、残像等不良显示现象。
以上对本发明的若干实施方式进行了详细描述，但本发明的保护范围并不限于此。显然，对于本领域的普通技术人员来说，在不脱离本发明的精神和范围的情况下，可以对本发明的实施例进行各种修改、替换或变形。本发明的保护范围由所附权利要求限定。

Claims (16)

1.一种阵列基板，包括：
衬底，
多条第一扫描线，
多条第二扫描线，
多条数据线，
公共电极线，以及
多个像素单元，
其中，所述像素单元包括：
第一电极；
第二电极；
开关晶体管，其中，所述开关晶体管的第一极与所述第二电极耦接，第二极与数据线耦接，底栅极与第一扫描线耦接，顶栅极与第二扫描线耦接，所述开关晶体管被配置为根据来自所述底栅极的第一扫描信号和来自所述顶栅极的第二扫描信号，将来自所述数据线的数据信号传递至所述第二电极；
共享晶体管，其中，所述共享晶体管的第一极与相邻的下一行像素单元的第二电极耦接，栅极与所述开关晶体管的底栅极或者顶栅极耦接；以及
共享电容，其包括第一电容，所述第一电容被耦接在所述公共电极线和所述共享晶体管的第二极之间。
2.根据权利要求1所述的阵列基板，其中，所述共享电容还包括第二电容，所述第二电容被耦接在所述共享晶体管的第二极和浮接线之间，
其中，所述浮接线与所述开关晶体管的顶栅极同层设置。
3.根据权利要求1所述的阵列基板，其中，所述多个像素单元的第一电极形成整面连续分布的电极。
4.根据权利要求2所述的阵列基板，其中，所述多个像素单元的第一电极形成整面连续分布的电极。
5.根据权利要求1所述的阵列基板，其中，所述多个像素单元的第一电极是彼此分离的，
其中，所述阵列基板还包括连接层，所述连接层与所述开关晶体管的顶栅极同层设置，并被配置为耦接所述多个像素单元的第一电极。
6.根据权利要求2所述的阵列基板，其中，所述多个像素单元的第一电极是彼此分离的，
其中，所述阵列基板还包括连接层，所述连接层与所述开关晶体管的顶栅极同层设置，并被配置为耦接所述多个像素单元的第一电极。
7.根据权利要求1至6中任一项所述的阵列基板，其中，所述共享晶体管的栅极与所述开关晶体管的底栅极耦接，
其中，所述共享晶体管的第一极和第二极在所述衬底的正投影落在所述共享晶体管的有源层在所述衬底的正投影范围内，所述共享晶体管的第一极、第二极和有源层在所述衬底的正投影落在所述共享晶体管的栅极在所述衬底的正投影范围内。
8.根据权利要求1至6中任一项所述的阵列基板，其中，所述共享晶体管的栅极与所述开关晶体管的顶栅极耦接；
其中，所述阵列基板还包括与所述开关晶体管的底栅极同层设置的遮蔽层，其中，所述共享晶体管的第一极、第二极和栅极在所述衬底的正投影落在所述共享晶体管的有源层在所述衬底的正投影范围内，所述共享晶体管的第一极、第二极、栅极和有源层在所述衬底的正投影落在遮蔽层在所述衬底的正投影范围内。
9.根据权利要求1至6中任一项所述的阵列基板，其中，所述开关晶体管的第一极和第二极在衬底的正投影与所述开关晶体管的顶栅极在所述衬底的正投影至少部分重叠，所述开关晶体管的顶栅极在所述衬底的正投影落在所述开关晶体管的有源层在所述衬底的正投影范围内，所述开关晶体管的第一极、第二极、顶栅极和有源层在所述衬底的正投影落在所述开关晶体管的底栅极在所述衬底的正投影范围内。
10.一种用于驱动如权利要求1-9中任一项所述的阵列基板的方法，包括：
向第n行像素单元的开关晶体管的底栅极提供高电平信号，向其顶栅极提供低电平信号，使得所述第n行像素单元的第二电极开启，并使得所述第n行像素单元的共享电容和第n+1行像素单元的第二电极发生电荷中和；
向所述第n+1行像素单元的开关晶体管的底栅极提供高电平信号，向其顶栅极提供低电平信号，使得所述第n+1行像素单元的第二电极开启，所述第n行像素单元的共享电容的电压保持不变；以及
维持所述第n+1行像素单元的第二电极的电压不变。
11.一种用于制造阵列基板的方法，包括：
在衬底上形成第一导电层，并对所述第一导电层构图以形成第一扫描线、公共电极线、第一电容的第一极、以及开关晶体管的底栅极；
在所述第一导电层之上形成第一绝缘层；
在所述第一绝缘层之上形成半导体层；
在所述半导体层之上形成第二导电层，并对所述第二导电层构图以形成数据线、开关晶体管的第一极和第二极、共享晶体管的第一极和第二极、以及第一电容的第二极；
在所述第二导电层之上形成第二绝缘层；
在所述第二绝缘层之上形成第三导电层，并对所述第三导电层构图以形成第二扫描线、以及开关晶体管的顶栅极；以及
在所述第三导电层之上形成第三绝缘层；
其中，对所述第一导电层或者所述第三导电层构图以形成所述共享晶体管的栅极。
12.根据权利要求11所述的方法，还包括：
在所述第二导电层之上形成第一透明导电层，并对所述第一透明导电层构图以形成第二电极，在所述第一透明导电层之上形成所述第二绝缘层；以及
在所述第三绝缘层之上形成第二透明导电层，并对所述第二透明导电层构图以形成第一电极。
13.根据权利要求11所述的方法，还包括：
在所述衬底上形成第一透明导电层，并对所述第一透明导电层构图以形成多个第一电极，在所述第一透明导电层之上形成所述第一导电层；
在所述第三绝缘层之上形成第二透明导电层，并对所述第二透明导电层构图以形成第二电极；以及
对所述第三导电层构图以形成连接层，通过所述连接层耦接所述多个第一电极。
14.根据权利要求11至13中任一项所述的方法，还包括：
对所述第二导电层构图以形成第二电容的第一极；以及
对所述第三导电层构图以形成浮接线和第二电容的第二极。
15.一种显示面板，包括如权利要求1至9中任一项所述的阵列基板。
16.一种显示装置，包括如权利要求15所述的显示面板。
CN201810134567.6A 2018-02-09 2018-02-09 阵列基板及其驱动方法和制造方法 Active CN108363253B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201810134567.6A CN108363253B (zh) 2018-02-09 2018-02-09 阵列基板及其驱动方法和制造方法
US16/112,060 US10585320B2 (en) 2018-02-09 2018-08-24 Array substrate and driving method and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810134567.6A CN108363253B (zh) 2018-02-09 2018-02-09 阵列基板及其驱动方法和制造方法

Publications (2)

Publication Number Publication Date
CN108363253A CN108363253A (zh) 2018-08-03
CN108363253B true CN108363253B (zh) 2020-12-22

Family

ID=63005547

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810134567.6A Active CN108363253B (zh) 2018-02-09 2018-02-09 阵列基板及其驱动方法和制造方法

Country Status (2)

Country Link
US (1) US10585320B2 (zh)
CN (1) CN108363253B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109324454B (zh) * 2018-09-30 2020-10-16 惠科股份有限公司 一种显示面板和显示装置
CN109407433B (zh) * 2018-11-14 2021-04-02 惠科股份有限公司 一种阵列基板和显示面板
TWI696026B (zh) * 2019-04-24 2020-06-11 友達光電股份有限公司 畫素陣列基板
CN110428790A (zh) * 2019-08-15 2019-11-08 京东方科技集团股份有限公司 一种阵列基板、其驱动方法及显示装置
CN110690228B (zh) * 2019-09-06 2022-03-08 深圳市华星光电半导体显示技术有限公司 阵列基板及显示面板
CN110931512B (zh) * 2019-11-27 2022-05-31 深圳市华星光电半导体显示技术有限公司 一种显示面板及电子装置
CN111312729B (zh) * 2020-02-28 2023-01-24 Tcl华星光电技术有限公司 共享薄膜晶体管及显示面板
CN112909065A (zh) * 2021-02-05 2021-06-04 合肥京东方卓印科技有限公司 阵列基板和显示装置
CN113823641B (zh) * 2021-09-14 2024-03-29 武汉天马微电子有限公司 显示面板和显示装置
CN117075407A (zh) * 2023-08-18 2023-11-17 上海天马微电子有限公司 驱动基板、显示面板和显示装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060132372A (ko) * 2005-06-17 2006-12-21 엘지.필립스 엘시디 주식회사 이미지 센싱 기능을 가지는 액정표시장치 및 그 제조방법
CN101071845A (zh) * 2006-05-10 2007-11-14 财团法人工业技术研究院 具双闸极有机薄膜晶体管的电路结构及其应用
JP2014053555A (ja) * 2012-09-10 2014-03-20 Sony Corp 半導体装置の製造方法、半導体装置および電子機器
KR20140086978A (ko) * 2011-09-27 2014-07-08 도판 인사츠 가부시키가이샤 박막 트랜지스터, 및 화상 표시 장치
CN105572996A (zh) * 2016-02-02 2016-05-11 京东方科技集团股份有限公司 一种双栅极阵列基板及显示装置
CN105785681A (zh) * 2016-05-20 2016-07-20 京东方科技集团股份有限公司 显示器件及其制作方法
CN106527003A (zh) * 2016-12-29 2017-03-22 厦门天马微电子有限公司 一种阵列基板、液晶显示面板及显示装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1469451A4 (en) * 2002-01-17 2009-04-01 Lenovo Singapore Pte Ltd DISPLAY DEVICE, SCANNING LINE DRIVER SWITCHING
KR100432651B1 (ko) * 2002-06-18 2004-05-22 삼성에스디아이 주식회사 화상 표시 장치
KR101108176B1 (ko) * 2010-07-07 2012-01-31 삼성모바일디스플레이주식회사 더블 게이트형 박막 트랜지스터 및 이를 구비한 유기 발광 표시 장치
WO2012029365A1 (ja) * 2010-08-31 2012-03-08 シャープ株式会社 画素回路及び表示装置
JP2012191834A (ja) 2011-02-23 2012-10-04 Oki Data Corp 高圧電源装置および画像形成装置
JP2014093433A (ja) * 2012-11-05 2014-05-19 Sony Corp 半導体装置、表示装置および電子機器
CN103760703A (zh) 2013-12-30 2014-04-30 深圳市华星光电技术有限公司 双栅面板内嵌式触控装置
CN105514120B (zh) 2016-01-21 2018-07-20 京东方科技集团股份有限公司 一种双栅tft阵列基板及其制造方法和显示装置
CN105741779B (zh) 2016-03-24 2018-03-20 北京大学深圳研究生院 一种基于双栅晶体管的像素电路及其驱动方法
CN106098786A (zh) 2016-06-13 2016-11-09 武汉华星光电技术有限公司 双栅电极氧化物薄膜晶体管及其制备方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060132372A (ko) * 2005-06-17 2006-12-21 엘지.필립스 엘시디 주식회사 이미지 센싱 기능을 가지는 액정표시장치 및 그 제조방법
CN101071845A (zh) * 2006-05-10 2007-11-14 财团法人工业技术研究院 具双闸极有机薄膜晶体管的电路结构及其应用
KR20140086978A (ko) * 2011-09-27 2014-07-08 도판 인사츠 가부시키가이샤 박막 트랜지스터, 및 화상 표시 장치
JP2014053555A (ja) * 2012-09-10 2014-03-20 Sony Corp 半導体装置の製造方法、半導体装置および電子機器
CN105572996A (zh) * 2016-02-02 2016-05-11 京东方科技集团股份有限公司 一种双栅极阵列基板及显示装置
CN105785681A (zh) * 2016-05-20 2016-07-20 京东方科技集团股份有限公司 显示器件及其制作方法
CN106527003A (zh) * 2016-12-29 2017-03-22 厦门天马微电子有限公司 一种阵列基板、液晶显示面板及显示装置

Also Published As

Publication number Publication date
CN108363253A (zh) 2018-08-03
US20190250451A1 (en) 2019-08-15
US10585320B2 (en) 2020-03-10

Similar Documents

Publication Publication Date Title
CN108363253B (zh) 阵列基板及其驱动方法和制造方法
US10636505B2 (en) Display panel and display device
KR101325325B1 (ko) 액정표시장치와 그 제조 방법
US20210364843A1 (en) Liquid crystal display panel and display device
CN109426041B (zh) 一种阵列基板及显示装置
WO2016179972A1 (zh) 阵列基板、液晶显示面板及显示装置
JP2006330634A (ja) 液晶表示装置
CN101750809B (zh) 液晶显示面板
KR20050117057A (ko) 표시 장치용 구동 장치 및 표시판
US6982770B2 (en) Liquid crystal display device and driving method thereof
US10459263B2 (en) Display panel and borderless type display including the same
US20170193942A1 (en) Goa circuit structure for slim-bezel lcd
JP2009181100A (ja) 液晶表示装置
US8115878B2 (en) Thin film transistor array substrate and liquid crystal display
US20240061521A1 (en) Array substrate and touch display device
US20180240393A1 (en) Array substrate, method for partitioned driving thereof, display circuit and display device
JP2004145346A (ja) 液晶表示装置及びその製造方法
US20220382110A1 (en) Display substrates, display panels and methods of manufacturing display substrate
US20210165292A1 (en) Display panel and display apparatus using same
US11579495B2 (en) Array substrate, display panel and display apparatus
WO2018218725A1 (zh) 显示面板
US10921655B2 (en) Pixel structure having multiple strip electrodes
US10339885B2 (en) Array substrate, display device and driving method thereof
US20220128870A1 (en) Display substrate and display panel
KR100498541B1 (ko) 액정표시장치 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant