CN108257987B - 焦平面阵列探测器及其制备方法 - Google Patents

Abstract

本发明公开了一种焦平面阵列探测器及其制备方法，包括外延层，外延层的下表面设置有多个凹陷的第一掺杂区，外延层与第一掺杂区的交界面为第一PN结，相邻的第一PN结之间开设有像元孔；外延层的下表面覆盖有第一钝化膜，位于第一掺杂区表面的第一钝化膜开设有第一接触孔，位于像元孔表面的第一钝化膜的正中间开设有第二接触孔；第一接触孔与第二接触孔内分别填充有第一铟凸点与第二铟凸点，第一铟凸点与第二铟凸点突出外延层；外延层的上表面设置有多个凹陷的第二掺杂区，第二掺杂区与第二铟凸点一一对应连接。本发明目的在于解决相邻像元的PN结容易串音、像元的有效利用面积小的技术问题。

Description

焦平面阵列探测器及其制备方法

技术领域

本发明属于光电技术领域，更具体地，涉及一种焦平面阵列探测器及其制备方法。

背景技术

焦平面阵列探测器与硅基半导体一样，在朝着小尺寸、高集成度的方向发展。但是由于材料的特殊性，其加工难度和技术瓶颈严重阻碍了焦平面阵列探测器技术的进一步发展。尤其是相邻像元的PN结之间存在的串音问题，传统相邻像元的PN结的分布方式为平面式，即相邻的PN结位于同一水平面，为了防止相邻的PN结的间距太小造成串音，相邻PN结的间距较大，导致PN面积利用受到限制。为了不容易出现串音问题，相邻像元的 PN结要保持一定的距离，这意味着每个像元只有一部分面积能被离子注入形成PN结，吸收光子转换信号，其他区域不能起到光电转换作用。随着像素越来越小，像元的有效利用面积也变得越来越小，以15μm像元距离为例，离子注入区直径只有像元距离一半，其有效利用面积只有1/4；10μm像元距离情况下，有效利用面积可能只有10％左右。另一方面，过小的离子注入面积，使得PN结能采集的光电信号十分微弱，导致焦平面阵列探测器信噪比太低，难以满足性能需求。

目前，急需开发出一种焦平面阵列探测器，可以解决现有技术中相邻像元的PN结容易串音、像元的有效利用面积小所导致的采集的光电信号微弱，信噪比太低的技术问题。

发明内容

针对现有技术的以上缺陷或改进需求，本发明提供了一种焦平面阵列探测器，其目的在于解决相邻像元的PN结容易串音、像元的有效利用面积小导致采集的光电信号微弱，信噪比太低的技术问题。

为实现上述目的，按照本发明的一个方面，提供了一种焦平面阵列探测器，包括外延层，所述外延层的下表面设置有多个凹陷的第一掺杂区，所述外延层与所述第一掺杂区的交界面为第一PN结，相邻的所述第一PN 结之间开设有像元孔；

所述外延层的下表面覆盖有第一钝化膜，位于所述第一掺杂区表面的第一钝化膜开设有第一接触孔，位于所述像元孔表面的第一钝化膜的正中间开设有第二接触孔；

所述第一接触孔与所述第二接触孔内分别填充有第一铟凸点与第二铟凸点，所述第一铟凸点与所述第二铟凸点突出所述外延层；

所述外延层的上表面设置有多个凹陷的第二掺杂区，所述第二掺杂区与所述第二铟凸点一一对应连接，所述外延层与所述第二掺杂区的交界面为第二PN结。

优选地，所述第一铟凸点与所述第二铟凸点突出所述外延层部分的底部位于同一平面上。

优选地，在所述外延层的两侧具有垂直贯穿所述外延层的对位孔。

优选地，相邻的所述第一掺杂区与所述第二掺杂区在所述外延层的上表面的投影不重合。

优选地，所述外延层的上表面覆盖有第二钝化层。

优选地，还包括读出电路板和多个第三铟凸点，每个所述第一铟凸点与每个所述第二铟凸点突出所述外延层的部分分别连接一个所述第三铟凸点的一端，所述第三铟凸点的另一端与所述读出电路板相连。

按照本发明的另一方面，提供了一种焦平面阵列探测器的制备方法，包括如下步骤：

S1、在光敏衬底上覆盖外延层，在所述外延层的下表面形成凹陷的第一掺杂区，在相邻的所述第一掺杂区之间开设像元孔；

S2、在所述外延层的两侧开设垂直贯穿所述外延层的对位孔；

S3、在所述外延层的下表面生长第一钝化膜，并在位于所述第一掺杂区表面的第一钝化膜上开设第一接触孔，在位于所述像元孔表面的第一钝化膜的正中间开设第二接触孔；

S4、分别在所述第一接触孔与所述第二接触孔内制备第一铟凸点与第二铟凸点；

S5、去除所述光敏衬底，在所述外延层的上表面形成多个凹陷的第二掺杂区。

优选地，在所述步骤S4之后还包括倒装焊步骤，所述倒装焊步骤包括：将每个所述第一铟凸点与每个所述第二铟凸点分别与一个第三铟凸点连接，所述第三铟凸点连接在读出电路板上。

优选地，在所述步骤S5之后还包括在所述外延层的上表面生长第二钝化膜。

总体而言，通过本发明所构思的以上技术方案与现有技术相比，由于提出了一种焦平面阵列探测器及其制备方法，能够取得下有益效果：

(1)本发明提出了一种焦平面阵列探测器，包括：外延层，外延层的下表面设置有多个凹陷的第一掺杂区，外延层与第一掺杂区的交界面为第一PN结，相邻的第一PN结之间开设有多个像元孔；外延层的下表面覆盖有第一钝化膜，位于第一掺杂区表面的第一钝化膜开设有第一接触孔，位于像元孔表面的第一钝化膜的正中间开设有第二接触孔；第一接触孔与第二接触孔内分别填充有第一铟凸点与第二铟凸点，第一铟凸点与第二铟凸点突出所述外延层；外延层的上表面设置有多个凹陷的第二掺杂区，第二掺杂区与第二铟凸点一一对应连接，外延层与第二掺杂区的交界面为第二 PN结。

通过该结构的焦平面阵列探测器，将相邻像元中PN结的分布方式从传统的平面式优化为上下交替的立体式，而正由于本发明中相邻像元的PN结位置为上下交替立体分布在外延层的两个平面上，使得相邻PN结的间距由原来水平方向的间距变为水平方向加垂直方向的间距，进而使得相邻PN结的间距得以增加，间距的增加避免了相邻PN结短路的可能，也解决了空间限制对PN结面积利用的限制，同时使PN结面积增加。

PN结面积增加一方面使外延层材料面积的利用率能达到100％，另一方面PN结面积的增加能最大程度的吸收光子信号，使焦平面阵列探测器具有较高的信噪比，解决了相邻像元串音的隐患以及采集的光电信号弱的技术问题。同时，从可靠性方面讲，由于相邻PN结节距离增加，使焦平面阵列探测器更能容忍高温环境，而不出现串音及其他光电性能变差的问题。

(2)本发明提出的这种焦平面阵列探测器的制备方法通过在外延层的上表面与下表面分别离子注入形成了上下交替的PN结结构，由于该制备方法只需要将现有技术中制备一个平面上PN结的离子注入步骤再在外延层2 的另外一面上重复一次，实现过程容易。此外，为了让上下交替的PN结上都有铟凸点从而保证铟凸点之间的电学连通，制备过程中需要在第一钝化膜上上开设接触孔，该技术手段也是该领域的常用技术手段，所以该焦平面阵列探测器的制备方法操作简单，但通过该方法制备的焦平面阵列探测器却可以使焦平面阵列探测器的相邻PN结的间距增加，同时也能最大程度地吸收光子信号，使焦平面阵列探测器具有较高的信噪比，解决相邻像元串音的隐患以及采集的光电信号弱的技术问题。

附图说明

图1是外延层下表面离子注入的示意图；

图2是外延层下表面开设像元孔的示意图；

图3是外延层开设对位孔的示意图；

图4是生长第一钝化膜及开设第一接触孔与第二接触孔的示意图；

图5是制备第一铟凸点与第二铟凸点的示意图；

图6是与读出电路板进行倒装焊的示意图；

图7是去除光敏衬底的示意图；

图8是外延层上表面离子注入的示意图；

图9是外延层上表面生长第二钝化膜的示意图；

图10是第一PN结与第二PN结的平面分布示意图。

在所有附图中，相同的附图标记用来表示相同的元件或结构，其中：

1-光敏衬底；2-外延层；31-第一掺杂区；32-第二掺杂区；4-像元孔； 5-对位孔；61-第一钝化层；62-第二钝化层；71-第一铟凸点；72-第二铟凸点；8-读出电路板；9-第三铟凸点；10-第一接触孔；11-第二接触孔。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。

需要说明的是，在本发明的描述中，术语“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，并不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

还需要说明的是，本发明中的术语“上”、“下”是基于图6～图9所述的方位，图1～图5是图6～图9中的外延层没有上下颠倒前的示意图。

下面结合附图对本发明作进一步的描述。

如图9所述，本发明提供了一种焦平面阵列探测器，包括外延层2，外延层2的下表面设置有多个凹陷的第一掺杂区31；外延层2是一种半导体材料，有较大的电阻，第一掺杂区31是外延层2经过离子注入形成的，它与外延层2中的载流子极性相反，第一掺杂区31的厚度比外延层2的厚度小。外延层2与第一掺杂区31的交界面为第一PN结，相邻的第一PN结之间开设有像元孔4。

外延层2的下表面覆盖有起保护作用的第一钝化膜61，位于第一掺杂区31表面的第一钝化膜61开设有第一接触孔10，位于像元孔4表面的第一钝化膜61的正中间开设有第二接触孔11。

第一接触孔10与第二接触孔11内分别填充有第一铟凸点71与第二铟凸点72，第一铟凸点71与第二铟凸点72突出外延层2。优选地，第一铟凸点71与第二铟凸点72突出外延层2部分的底部位于同一平面上，便于后期与第三铟凸点9连接时所有的第一铟凸点71与第二铟凸点72均能与第三铟凸点9实现电学连通，最大程度地保证铟凸点之间都有效地实现了电连接，不会出现铟凸点没连接上，电学连接效果不好的问题。

外延层2的上表面设置有多个凹陷的第二掺杂区32，第二掺杂区32与第二铟凸点72一一对应连接，外延层2与第二掺杂区32的交界面为第二 PN结。

因为第一PN结与第二PN结交替分布，这样使得PN结上下交替分布在外延层2的两个面，在外延层2水平方向上，横轴与纵轴上所有奇数或者所有偶数位置的PN结在一个平面上，另外的一半PN结在另一个面上，这种结构的焦平面阵列探测器可以最大程度地提高了离子注入区面积，使得PN结面积最大。

通过该结构的焦平面阵列探测器，将相邻像元中PN结的分布方式从传统的平面式优化为上下交替的立体式，而且正由于相邻像元的PN结位置上下交替呈立体分布在外延层的两个平面上，使得相邻PN结的间距由原来水平方向的间距变为水平方向加垂直方向的间距，进而使得相邻PN结的间距得以增加，间距的增加避免了相邻PN结短路的可能，从而解决了空间限制对PN结面积利用的限制，从而使PN结面积增加。

PN结面积增加一方面使外延层的材料面积的利用率能达到100％，另一方面PN结面积的增加能最大程度的吸收光子信号，使焦平面阵列探测器具有较高的信噪比，解决了相邻像元串音的隐患、采集的光电信号弱的技术问题。同时，从可靠性方面讲，由于相邻PN结节距离增加，使焦平面阵列探测器更能容忍高温环境，而不出现串音及其他光电性能变差的问题。

上述像元孔4用于填充后面的第一铟凸点71，其深度由没有进行过处理的外延层2的初始厚度与形成第一掺杂区31时的离子注入深度决定，像元孔4的深度小于外延层2的初始厚度，从而避免外延层2被开穿；外延层2的初始厚度减去像元孔4的深度小于第一掺杂区31的厚度，从而保证后面离子注入形成的第二掺杂区32时可以与像元孔4中制备的第一铟凸点 71直接电学接触。

在外延层2两侧具有垂直贯穿外延层2的对位孔5，这样在外延层2的上表面形成了对位的孔，方便后期在外延层2上表面离子注入形成第二掺杂区32时，可以准确定位到需要离子注入的位置。

相邻的第一掺杂区31与第二掺杂区32在外延层2的上表面的投影不重合，防止相邻的PN结串音。优选地，相邻的第一掺杂区31与第二掺杂区32在外延层2的上表面的投影相切，这样可以最大程度地提高离子注入区面积，从而使PN结面积增加最多。

其中，第一接触孔10的直径小于第一掺杂区31的直径，保证后期第一接触孔10内填充的第一铟凸点71只与离子注入区接触，而不与离子注入区外的材料接触造成短路。

外延层2的上表面覆盖有第二钝化层62，用于保护外延层2的表面。

如图9，该焦平面阵列探测器还包括读出电路板8和多个第三铟凸点9，每个第一铟凸点71与每个第二铟凸点72突出外延层2的部分分别连接一个第三铟凸点9的一端，第三铟凸点9的另一端与读出电路板8相连，这样每个第一铟凸点71与每个第二铟凸点72都对应有一个第三铟凸点，都能与读出电路板8的实现电信号连通，同时也就形成了一个焦平面阵列探测器的半成品。

本发明还提出了一种焦平面阵列探测器的制备方法，包括如下步骤：

S1、在光敏衬底1上覆盖外延层2，在外延层2的下表面形成凹陷的第一掺杂区31，在相邻的第一掺杂区31之间开设像元孔4；

S2、在外延层2的两侧开设垂直贯穿外延层2的对位孔5；

S3、在外延层2的下表面生长第一钝化膜61，并分别在位于第一掺杂区31表面的第一钝化膜61上开设第一接触孔10，在位于像元孔4表面的第一钝化膜61的正中间上开设第二接触孔11；

S4、分别在第一接触孔10与第二接触孔11内制备第一铟凸点71与第二铟凸点72；

S5、去除光敏衬底1，在外延层2的上表面形成多个凹陷的第二掺杂区 32。

在步骤S4之后还包括倒装焊步骤，倒装焊步骤包括：将每个第一铟凸点71与每个第二铟凸点72分别与一个第三铟凸点9连接，第三铟凸点9 连接在读出电路板8上。

在步骤S5之后还包括在外延层2的上表面生长第二钝化膜62。

本发明提出的这种焦平面阵列探测器的制备方法通过在外延层2的上表面与下表面分别离子注入形成了上下交替的PN结结构，由于该制备方法只需要将现有技术中制备一个平面上PN结的离子注入步骤再在外延层2 的另外一面上重复一次，实现过程容易。此外，为了让上下交替的PN结上都有铟凸点从而保证铟凸点之间的电学连通，制备过程中需要在第一钝化膜上61上开设接触孔，该技术手段也是该领域的常用技术手段，所以该焦平面阵列探测器的制备方法操作简单，但通过该方法制备的焦平面阵列探测器却可以使焦平面阵列探测器的相邻PN结的间距增加，避免相邻PN结短路的可能，使外延层材料面积的利用率能达到100％。同时，PN结面积的增加也能最大程度地吸收光子信号，使焦平面阵列探测器具有较高的信噪比，解决相邻像元串音的隐患以及采集的光电信号弱的技术问题。

以10μm像元距离的HgCdTe红外焦平面探测芯片制备为例，实施方案如下：

如图1，将包含光敏衬底1和10μm厚的HgCdTe外延层2的外延片经过清洗后，进行离子注入光刻，在外延层2的下表面形成多个间距为20μm 的第一掺杂区31。光刻版上图形分布如附图10中所示，包括后面需要开设像元孔4的位置，第一掺杂区31的尺寸为10μm*μm，并且只对奇数或偶数位置的第一掺杂区31进行离子注入形成第一PN结。第一掺杂区31与像元孔4在横轴与纵轴上交替分布，使得最终形成的第一PN结与第二PN结交替分布。

然后通过光刻和腐蚀，在相邻的第一掺杂区31之间交替开设像元孔4，如图2所示，像元孔4的孔深为9μm，保证开设像元孔4后外延层2剩余的厚度为1μm左右，从而保证后面离子注入形成的第二掺杂区32时可以与像元孔4中制备的第一铟凸点71直接电学接触。其中，像元孔4的深度是通过腐蚀时间控制。

通过光刻和腐蚀，在外延层2的两侧开设垂直贯穿外延层2的对位孔 5，如图3所示。再在外延层2的下表面沉积生长一层100nm厚度的ZnS 进行钝化，形成第一钝化膜61。然后通用通过光刻和腐蚀，分别在位于第一掺杂区31表面的第一钝化膜61上开设第一接触孔10，在位于像元孔4 表面的第一钝化膜61的正中间开设第二接触孔11，如图4所示。其中，第一接触孔10与第二接触孔11的孔径为6μm，该孔径小于第一掺杂区31的尺寸(10μm*μm)。

通过第一次长铟光刻，在第一接触孔10内制备厚度为1μm的第一铟凸点71；剥离去胶后，再进行第二次长铟光刻，在第二接触孔11内制备厚度为10μm的第二铟凸点72。通过控制铟凸点的厚度，两次制备后第一铟凸点71与第二铟凸点72的最终底面是平齐的，如图5所示。

在读出电路板8上制备多个第三铟凸点9，将每个第一铟凸点71与每个第二铟凸点72分别与一个第三铟凸点9进行倒装焊连接，如图6所示。

完成倒装焊后，通过化学腐蚀液去除光敏衬底1，露出外延层2的上表面，如图7所示。然后通过光刻和离子注入，在外延层2的上表面形成多个凹陷的第二掺杂区32，即在外延层2的上表面形成第二PN结，如图8 所示，由此得到包括上下交替分布的第一PN结与第二PN结结构的焦平面阵列探测器。

最后，在外延层2的上表面镀上150nm的起到增透膜作用的ZnS材质，形成第二钝化层62，即完成了整个焦平面阵列探测器的制备工作，如图9 所示。

本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.一种焦平面阵列探测器，包括外延层(2)，所述外延层(2)的下表面设置有多个凹陷的第一掺杂区(31)，所述外延层(2)与所述第一掺杂区(31)的交界面为第一PN结，其特征在于，相邻的所述第一PN结之间开设有像元孔(4)；

所述外延层(2)的下表面覆盖有第一钝化膜(61)，位于所述第一掺杂区(31)表面的第一钝化膜(61)开设有第一接触孔(10)，位于所述像元孔(4)表面的第一钝化膜(61)的正中间开设有第二接触孔(11)；

所述第一接触孔(10)与所述第二接触孔(11)内分别填充有第一铟凸点(71)与第二铟凸点(72)，所述第一铟凸点(71)与所述第二铟凸点(72)突出所述外延层(2)；

所述外延层(2)的上表面设置有多个凹陷的第二掺杂区(32)，所述第二掺杂区(32)与所述第二铟凸点(72)一一对应连接，所述外延层(2)与所述第二掺杂区(32)的交界面为第二PN结，相邻的所述第一掺杂区(31)与所述第二掺杂区(32)在所述外延层(2)的上表面的投影不重合。

2.如权利要求1所述的焦平面阵列探测器，其特征在于，所述第一铟凸点(71)与所述第二铟凸点(72)突出所述外延层(2)部分的底部位于同一平面上。

3.如权利要求1所述的焦平面阵列探测器，其特征在于，在所述外延层(2)的两侧具有垂直贯穿所述外延层(2)的对位孔(5)。

4.如权利要求1所述的焦平面阵列探测器，其特征在于，所述外延层(2)的上表面覆盖有第二钝化层(62)。

5.如权利要求1-4中任一项所述的焦平面阵列探测器，其特征在于，还包括读出电路板(8)和多个第三铟凸点(9)，每个所述第一铟凸点(71)与每个所述第二铟凸点(72)突出所述外延层(2)的部分分别连接一个所述第三铟凸点(9)的一端，所述第三铟凸点(9)的另一端与所述读出电路板(8)相连。

6.一种焦平面阵列探测器的制备方法，其特征在于，包括如下步骤：

S1、在光敏衬底(1)上覆盖外延层(2)，在所述外延层(2)的下表面形成凹陷的第一掺杂区(31)，在相邻的所述第一掺杂区(31)之间开设像元孔(4)；

S2、在所述外延层(2)的两侧开设垂直贯穿所述外延层(2)的对位孔(5)；

S3、在所述外延层(2)的下表面生长第一钝化膜(61)，并在位于所述第一掺杂区(31)表面的第一钝化膜(61)上开设第一接触孔(10)，在位于所述像元孔(4)表面的第一钝化膜(61)的正中间开设第二接触孔(11)；

S4、分别在所述第一接触孔(10)与所述第二接触孔(11)内制备第一铟凸点(71)与第二铟凸点(72)；

S5、去除所述光敏衬底(1)，在所述外延层(2)的上表面形成多个凹陷的第二掺杂区(32)，并使得相邻的所述第一掺杂区(31)与所述第二掺杂区(32)在所述外延层(2)的上表面的投影不重合。

7.如权利要求6所述的焦平面阵列探测器的制备方法，其特征在于，在所述步骤S4之后还包括倒装焊步骤，所述倒装焊步骤包括：将每个所述第一铟凸点(71)与每个所述第二铟凸点(72)分别与一个第三铟凸点(9)连接，所述第三铟凸点(9)连接在读出电路板(8)上。

8.如权利要求6所述的焦平面阵列探测器的制备方法，其特征在于，在所述步骤S5之后还包括在所述外延层(2)的上表面生长第二钝化膜(62)。

Images