CN108170956A - 一种保持时间的时序签核方法及装置 - Google Patents
一种保持时间的时序签核方法及装置 Download PDFInfo
- Publication number
- CN108170956A CN108170956A CN201711457323.3A CN201711457323A CN108170956A CN 108170956 A CN108170956 A CN 108170956A CN 201711457323 A CN201711457323 A CN 201711457323A CN 108170956 A CN108170956 A CN 108170956A
- Authority
- CN
- China
- Prior art keywords
- retention time
- chip layout
- width
- unit
- delay unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 57
- 230000014759 maintenance of location Effects 0.000 title claims description 49
- 230000003071 parasitic effect Effects 0.000 claims abstract description 100
- 230000008439 repair process Effects 0.000 claims abstract description 54
- 230000003068 static effect Effects 0.000 claims abstract description 22
- 238000012545 processing Methods 0.000 claims description 13
- 238000003780 insertion Methods 0.000 claims description 12
- 230000037431 insertion Effects 0.000 claims description 12
- 230000008859 change Effects 0.000 claims description 6
- 238000000605 extraction Methods 0.000 claims description 4
- 230000002123 temporal effect Effects 0.000 claims 4
- 241000208340 Araliaceae Species 0.000 claims 3
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 claims 3
- 235000003140 Panax quinquefolius Nutrition 0.000 claims 3
- 235000008434 ginseng Nutrition 0.000 claims 3
- 230000003111 delayed effect Effects 0.000 claims 2
- 230000024241 parasitism Effects 0.000 claims 1
- 238000004064 recycling Methods 0.000 claims 1
- 238000013461 design Methods 0.000 abstract description 7
- 230000008569 process Effects 0.000 description 13
- 238000010586 diagram Methods 0.000 description 8
- 238000004364 calculation method Methods 0.000 description 6
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000002441 reversible effect Effects 0.000 description 3
- 238000012795 verification Methods 0.000 description 3
- 238000007689 inspection Methods 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
- G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
- G06F30/3312—Timing analysis
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明实施例涉及电子设计自动化领域，具体提供一种保持时间的时序签核方法及装置，本发明实施例提供的方法可循环的将从芯片版图提取的寄生参数反标到芯片版图中，并自动修复保持时间违例，直至基于上一次反标寄生参数的芯片版图所计算的保持时间时序裕量，确定保持时间不违例，且静态时序分析基于上一次反标寄生参数的芯片版图的DEF文件，单元库的LEF文件，以及寄生参数文件和时序约束文件，所确定的保持时间不违例，从而完成保持时间的时序签核；并且在进行时序ECO修复时，弥补芯片版图的物理信息的缺失，提升时序分析结果的一致性。通过减小时序修复的迭代次数，实现时序的快速收敛。
Description
技术领域
本发明涉及电子设计自动化领域，具体涉及一种保持时间的时序签核方法及装置。
背景技术
在芯片的物理设计中，时序、功耗和面积是评价芯片版图质量的三个重要指标，其中时序指标尤为重要。因此使芯片版图满足时序收敛的要求，是保障芯片的性能和正常工作的关键。
时序收敛的检查主要包括建立时间和保持时间的检查；其中，建立时间可认为是，在时钟作用沿到达前，同步输入信号必须保持稳定的时间段；保持时间可认为是，在时钟作用沿到达后，同步输入信号必须保持稳定的时间段。时序签核是时序是否收敛的最后确认阶段，在该阶段中，建立时间的违例尚可以通过降频来解决，而保持时间的违例将造成芯片功能的异常，因而，修复保持时间违例在时序签核阶段尤为重要。
目前传统的保持时间的时序签核方式主要是：对芯片版图提取寄生参数后，将寄生参数的SPEF(Standard Parasitic Exchange Format，标准寄生参数交换格式)文件和芯片版图所用的网表文件、以及时序约束文件，输入到静态时序分析(也称时序签核)，分析保持时间是否有违例，如有违例，则修改网表文件，进行ECO(Engineer Change Order，工程更改计划)布线；然后重新提取寄生参数，反复上述流程，直到保持时间的时序收敛。
这种保持时间的时序签核方式所存在的问题是，修改网表文件时并没有对应的物理信息，经过ECO布线之后，芯片版图的寄生参数有可能发生大的变化，造成ECO布线前后，时序分析结果不一致，这尤其在先进工艺节点下表现得更为明显；同时，复杂设计中的多电源区域、布线和布局阻挡区域、以及布局的拥塞情况都给时序的ECO修复带来较大的困难，在修改网表文件之后，若出现绕线困难的情况，会导致ECO布线前后，时序分析结果不一致，从而增加时序修复流程的迭代次数，延长芯片上市时间。可见，目前的保持时间的时序签核方式存在时序分析结果不一致的情况，因此如何提升保持时间的时序签核过程中，时序分析结果的一致性，成为了本领域技术人员需要考虑的问题。
发明内容
有鉴于此，本发明实施例提供一种保持时间的时序签核方法及装置，以提升保持时间的时序签核过程中，时序分析结果的一致性。
为实现上述目的，本发明实施例提供如下技术方案：
一种保持时间的时序签核方法，包括：
获取芯片版图；
对芯片版图提取寄生参数，将所述寄生参数反标到芯片版图中，并计算保持时间时序裕量；
循环执行第一步骤，直至基于上一次反标寄生参数的芯片版图所计算的保持时间时序裕量，确定保持时间不违例，且静态时序分析基于上一次反标寄生参数的芯片版图的DEF文件，单元库的LEF文件，以及寄生参数文件和时序约束文件，所确定的保持时间不违例；所述DEF文件和LEF文件带有芯片版图的物理信息；所述第一步骤包括：自动修复保持时间违例，重新从芯片版图提取寄生参数，将提取的寄生参数重新反标到芯片版图中，并计算保持时间时序裕量；
其中，基于一次反标寄生参数的芯片版图所计算的保持时间时序裕量，确定保持时间违例，或，基于一次反标寄生参数的芯片版图所计算的保持时间时序裕量，确定保持时间不违例，但静态时序分析基于一次反标寄生参数的芯片版图的DEF文件，LEF文件，以及寄生参数文件和时序约束文件所分析的保持时间违例时，执行一次第一步骤。
可选的，所述自动修复保持时间违例包括：
在芯片版图中标记保持时间违例的路径，并设置flag的初始值为0；
获取保持时间违例的路径中最靠近终点的单元，确定该单元输出线网的负载值和违例路径的时序裕量；
在flag值为0时，根据所述负载值和违例路径的时序裕量，查找带负载能力相匹配的目标单元；
在所述目标单元存在时，替换单元，以修复保持时间违例。
可选的，所述替换单元，以修复保持时间违例包括：
在芯片版图中进行目标单元的替换，以减小目标单元的驱动能力；
修改芯片版图的布线；
判断时序裕量slack值是否为正；
若slack值为正，则完成修复保持时间违例；
若slack值不为正，减小目标单元的驱动能力；
判断目标单元的驱动能力是否已达到最小；
若目标单元的驱动能力未达到最小，返回所述在芯片版图中进行目标单元的替换，以减小目标单元的驱动能力的步骤；
若目标单元的驱动能力已达到最小，则设置flag值为1。
可选的，所述自动修复保持时间违例还包括：
在所述目标单元不存在时，设置flag值为1。
可选的，所述自动修复保持时间违例还包括：
在flag值不为0时，插入延时单元，以修复保持时间违例。
可选的，所述插入延时单元，以修复保持时间违例包括：
根据所述负载值和违例路径的时序裕量，查找驱动能力相匹配的目标延时单元；
判断目标延时单元是否存在；
若目标延时单元不存在，则将延时最大的延时单元，作为目标延时单元，若目标延时单元存在，则获取目标延时单元；
计算目标延时单元在芯片版图中的摆放位置；
在所述摆放位置插入目标延时单元；
修改芯片版图的布线；
判断slack值是否为正；
若slack值为正，则完成修复保持时间违例；
若slack值不为正，减小目标延时单元的驱动能力，返回所述判断目标延时单元是否存在的步骤。
可选的，所述计算目标延时单元在芯片版图中的摆放位置包括：
指定搜索宽度和指定搜索行数，得到指定搜索范围；
获取待插入的目标延时单元的宽度；
以所述最靠近终点的单元的坐标为中心，确定设定宽度和设定行数范围内所存在的多个空白宽度，其中一个空白宽度为相邻单元间隔出的空白的连续宽度；
判断任一空白宽度是否大于目标延时单元的宽度；
若任一空白宽度大于目标延时单元的宽度，获取目标延时单元的插入坐标，以完成目标延时单元的摆放位置计算。
可选的，所述计算目标延时单元在芯片版图中的摆放位置还包括：
若任一空白宽度不大于目标延时单元的宽度，则标记所述设定宽度和设定行数范围内不能移动的单元，并确定各不能移动的单元对应的空白范围宽度；
判断多个空白宽度的宽度总和，与各不能移动的单元对应的空白范围宽度的总和的差值，是否大于目标延时单元的宽度；
若判断结果为是，则移动设定宽度和设定行数范围内的单元，获取完整空白区域，在该完整空白区域中确定目标延时单元的插入坐标；
若判断结果为否，则判断设定宽度是否小于指定搜索宽度；
若设定宽度小于指定搜索宽度，增加设定宽度，并返回所述以所述最靠近终点的单元的坐标为中心，确定设定宽度和设定行数范围内所存在的多个空白宽度的步骤；
若设定宽度不小于指定搜索宽度，增加设定行数，判断增加的设定行数是否小于指定搜索行数；
若增加的设定行数小于指定搜索行数，返回所述以所述最靠近终点的单元的坐标为中心，确定设定宽度和设定行数范围内所存在的多个空白宽度的步骤；若增加的设定行数不小于指定搜索行数，返回所述设置指定搜索宽度和指定搜索行数，得到指定搜索范围的步骤，以重新设置指定搜索宽度和指定搜索行数。
本发明实施例还提供一种保持时间的时序签核装置，包括：
版图获取模块，用于获取芯片版图；
参数处理及时序裕量计算模块，用于对芯片版图提取寄生参数，将所述寄生参数反标到芯片版图中，并计算保持时间时序裕量；
循环处理模块，用于循环执行第一步骤，直至基于上一次反标寄生参数的芯片版图所计算的保持时间时序裕量，确定保持时间不违例，且静态时序分析基于上一次反标寄生参数的芯片版图的DEF文件，单元库的LEF文件，以及寄生参数文件和时序约束文件，所确定的保持时间不违例；所述DEF文件和LEF文件带有芯片版图的物理信息；所述第一步骤包括：自动修复保持时间违例，重新从芯片版图提取寄生参数，将提取的寄生参数重新反标到芯片版图中，并计算保持时间时序裕量；
其中，基于一次反标寄生参数的芯片版图所计算的保持时间时序裕量，确定保持时间违例，或，基于一次反标寄生参数的芯片版图所计算的保持时间时序裕量，确定保持时间不违例，但静态时序分析基于一次反标寄生参数的芯片版图的DEF文件，LEF文件，以及寄生参数文件和时序约束文件所分析的保持时间违例时，执行一次第一步骤。
可选的，所述循环处理模块，用于自动修复保持时间违例，具体包括：
在芯片版图中标记保持时间违例的路径，并设置flag的初始值为0；
获取保持时间违例的路径中最靠近终点的单元，确定该单元输出线网的负载值和违例路径的时序裕量；
在flag值为0时，根据所述负载值和违例路径的时序裕量，查找带负载能力相匹配的目标单元；
在所述目标单元存在时，替换单元，以修复保持时间违例；
在flag值不为0时，插入延时单元，以修复保持时间违例。
基于上述技术方案，本发明实施例可循环的将从芯片版图提取的寄生参数反标到芯片版图中，并自动修复保持时间违例，直至基于上一次反标寄生参数的芯片版图所计算的保持时间时序裕量，确定保持时间不违例，且静态时序分析基上一次反标寄生参数的芯片版图的DEF文件，单元库的LEF文件，以及寄生参数文件和时序约束文件，所确定的保持时间不违例。从而在基于反标寄生参数的芯片版图所计算的保持时间时序裕量，确定保持时间不违例，且静态时序分析计算得到的保持时间不违例时，完成保持时间的时序签核；并且在进行时序ECO修复时，弥补芯片版图的物理信息的缺失，一方面，通过寄生参数反标后的版图获取物理信息，另一方面，通过将静态时序分析的输入文件从网表文件，变换为DEF文件和LEF文件来获取物理信息，使得保持时间违例自动修复流程可提取读入的物理信息，来对网表进行修改，从而提升保持时间的时序签核过程中，时序分析结果的一致性，减少时序修复的迭代次数，实现时序快速收敛。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本发明实施例提供的保持时间的时序签核方法的流程图；
图2为本发明实施例提供的自动修复保持时间违例的方法流程；
图3为通过单元替换的方式完成保持时间违例的修复的示例图；
图4为通过插入延时单元的方式完成保持时间违例的修复的示例图；
图5为本发明实施例提供的计算目标延时单元的摆放位置的方法流程图；
图6为空白宽度的示意图；
图7为本发明实施例提供的保持时间的时序签核装置的结构框图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
图1为本发明实施例提供的保持时间的时序签核方法的流程图，该方法可应用于电子设备，该电子设备可实现芯片版图的时序收敛的检查；可选的，该电子设备可选用设计芯片版图的设计终端实现；参照图1，本发明实施例提供的保持时间的时序签核方法可以包括：
步骤S10、对芯片版图提取寄生参数。
可选的，芯片版图可通过布局布线工具得到，可对通过布局布线工具得到的芯片版图进行寄生参数提取；可选的，本发明实施例可通过门级寄生参数提取方式，对芯片版图进行寄生参数的提取。
步骤S11、将所述寄生参数反标到芯片版图中。
步骤S12、基于反标寄生参数的芯片版图，计算保持时间时序裕量。
可选的，将寄生参数反标到芯片版图后，本发明实施例可基于反标寄生参数的芯片版图，重新计算保持时间时序裕量。
可选的，重新计算保持时间时序裕量的方式可以是：根据反标寄生参数的芯片版图后的互连线延迟，和单元库里定义的单元延时来计算数据路径的保持时间时序裕量，从而实现保持时间时序裕量的重新计算；
步骤S13、判断计算的保持时间时序裕量是否为负，若是，执行步骤S14，若否，执行步骤S15。
可选的，计算的保持时间时序裕量为负可以认为是保持时间违例的一种表现。
步骤S14、自动修复保持时间违例，返回步骤S10。
可选的，若所计算的保持时间时序裕量为负，则基于反标寄生参数的芯片版图所计算的保持时间时序裕量，可确定保持时间违例，本发明实施例可自动修复保持时间违例，并在自动修复保持时间违例后，返回步骤S10。
步骤S15、将DEF文件，单元库的LEF文件，以及寄生参数文件和时序约束文件作为静态时序分析的输入，分析保持时间是否为违例，若是，返回步骤S14，若否，结束流程。
其中，DEF是Design Exchange Format的缩写，其含义是设计交换格式；LEF是Library Exchange Format的缩写，其含义是库交换格式；其中，DEF文件和LEF文件带有反标寄生参数的芯片版图的物理信息。
需要说明的是，在本发明实施例中，静态时序分析是基于输入的DEF文件，单元库的LEF文件，以及寄生参数文件和时序约束文件来分析保持时间是否违例，从而对保持时间违例路径的分析中可加入版图物理信息，以便在做时序修复时会充分考虑绕线，减小时序修复的迭代次数。
可见，本发明实施例提供的保持时间的时序签核方法，可获取芯片版图，对芯片版图提取寄生参数，将所述寄生参数反标到芯片版图中，并计算保持时间时序裕量；
从而可循环执行第一步骤，直至基于上一次反标寄生参数的芯片版图所计算的保持时间时序裕量，确定保持时间不违例，且静态时序分析基于上一次反标寄生参数的芯片版图的DEF文件，单元库的LEF文件，以及寄生参数文件和时序约束文件，所确定的保持时间不违例；所述DEF文件和LEF文件带有芯片版图的物理信息；所述第一步骤包括：自动修复保持时间违例，重新从芯片版图提取寄生参数，将提取的寄生参数重新反标到芯片版图中，并计算保持时间时序裕量；
其中，基于一次反标寄生参数的芯片版图所计算的保持时间时序裕量，确定保持时间违例，或，基于一次反标寄生参数的芯片版图所计算的保持时间时序裕量，确定保持时间不违例，但静态时序分析基于一次反标寄生参数的芯片版图的DEF文件，LEF文件，以及寄生参数文件和时序约束文件所分析的保持时间违例时，执行一次第一步骤。
本发明实施例可循环的将从芯片版图提取的寄生参数反标到芯片版图中，并自动修复保持时间违例，直至基于上一次反标寄生参数的芯片版图所计算的保持时间时序裕量，确定保持时间不违例，且静态时序分析基于上一次反标寄生参数的芯片版图的DEF文件，单元库的LEF文件，以及寄生参数文件和时序约束文件，所确定的保持时间不违例。从而在基于反标寄生参数的芯片版图所计算的保持时间时序裕量，确定保持时间不违例，且静态时序分析计算得到的保持时间不违例时，完成保持时间的时序签核；并且在进行时序ECO修复时，弥补芯片版图的物理信息的缺失，一方面，通过寄生参数反标后的版图获取物理信息，另一方面，通过将静态时序分析的输入文件从网表文件，变换为DEF文件和LEF文件来获取物理信息，使得自动修复保持时间违例的流程可提取读入的物理信息，来对网表进行修改，从而提升保持时间的时序签核过程中，时序分析结果的一致性。通过减少时序修复的迭代次数，实现时序快速收敛。
可选的，在自动修复保持时间违例的实现上，本发明实施例可基于Tcl(ToolCommand Language，工具命令语言)脚本；本发明实施例提供的基于Tcl脚本自动修复保持时间违例的过程可以包括：改变单元大小(单元可以认为是芯片版图的基本组成部分，改变单元大小可以认为改变单元的驱动能力)和插入延时单元两种方式；相应的，图2示出了本发明实施例提供的自动修复保持时间违例的方法流程，图2所示流程可对应上文中任一次循环所进行的自动修复保持时间违例；参照图2，该方法流程可以包括：
步骤S20、在芯片版图中标记保持时间违例的路径，并设置flag(标识)的初始值为0。
在芯片版图中反标寄生参数后，可从芯片版图中得到较为精确的时序信息，通过计算互连线延迟和单元延迟，从而可从芯片版图中提取出保持时间违例的路径，并设置flag初始值为0。
需要说明的是，芯片版图经过寄生参数提取后，可以得到精确的互连线延迟，使得计算的保持时间时序裕量与实际情况最为接近；并在时序裕量为负时，认为保持时间有违例。通常的，保持时间违例是指数据路径的到达时间<(时钟路径的到达时间+保持时间)。
在本发明实施例中，flag值可以认为是对基于Tcl脚本的时序修复方法而言，选择改变单元大小或者插入延时单元的标志。
步骤S21、获取保持时间违例的路径中最靠近终点的单元，确定该单元输出线网的负载值和违例路径的时序裕量。
可选的，在从芯片版图中获取保持时间违例的路径后，可基于保持时间违例的路径，在芯片版图中获取最靠近违例路径终点的单元；从而可对该单元，进行宽度值(wi)和坐标值(xi，yi)的获取，并进一步确定出该单元输出线网的负载值和违例路径的时序裕量；该单元的坐标值可以认为是该单元在芯片版图中的坐标相应的数值。
步骤S22、判断flag值是否为0，若是，执行步骤S23，若否，执行步骤S31。
可选的，在判断flag值为0时，本发明实施例可执行步骤S23，通过改变单元大小的方式修复保持时间违例；在判断flag值不为0时(如flag值为1时)，本发明实施例可执行步骤S31，通过插入延时单元的方式修复保持时间违例。
步骤S23、根据所述负载值和违例路径的时序裕量，查找带负载能力相匹配的目标单元。
可选的，本发明实施例可通过查表法，在单元库中查找带负载能力与所述负载值和时序裕量相匹配的目标单元；需要说明的是，本发明实施例并不一定能够查找到目标单元，即后续还分为目标单元存在和目标单元不存在时的不同处理。
步骤S24、判断所述目标单元是否存在，若是，执行步骤S25，若否，执行步骤S30。
在单元库中查找目标单元后，本发明实施例可判断是否存在查找到的目标单元(即判断目标单元是否存在)，在目标单元存在时，执行步骤S25；在目标单元不存在时，则认为通过改变单元大小的方式，可能无法完成自动修复保持时间违例，可执行步骤S30。
步骤S25、在芯片版图中进行目标单元的替换，以减小目标单元的驱动能力。
可选的，在目标单元存在时，本发明实施例可在芯片版图进行单元替换，来减小目标单元的驱动能力；由于修复保持时间违例要求相应的数据路径延迟到达，因此单元替换主要是将芯片版图中目标单元的驱动能力减小，如将大驱动能力的目标单元替换成小驱动能力的目标单元；相应的，替换后的目标单元的尺寸也将减小，目标单元的替换可在芯片版图中通过原地替换实现。
步骤S26、修改芯片版图的布线。
在芯片版图中进行单元替换后，可对芯片版图修改布线；可选的，可用ECO布线的方式修改布线，进行布线的微调修改。
步骤S27、判断slack值是否为正，若是，完成保持时间违例的自动修复，若否，执行步骤S28。
步骤S28、减小目标单元的驱动能力。
在进行单元替换，布线修改后，如果slack(保持时间时序裕量)值为正，则可认为通过改变单元大小的方式，完成了的保持时间违例自动修复；而如果时序裕量值不为正，则认为保持时间违例的自动修复还未完成，可进一步减小目标单元的驱动能力。
步骤S29、判断目标单元的驱动能力是否已达到最小，若否，返回步骤S25，若是，执行步骤S30。
在通过步骤S28进一步减小芯片版图中目标单元的驱动能力后，可判断目标单元的驱动能力是否已达到最小，若还未达到最小，则可返回步骤S25，再次进行单元替换，减小目标单元的驱动能力；而如果目标单元的驱动能力已达到最小，则可执行步骤S30。
步骤S30、设置flag值为1，并返回步骤S22。
可选的，在目标单元的驱动能力已达到最小时，说明通过改变单元大小的方式，可能无法完成保持时间违例的修复，可将flag值设置为1，返回步骤S22，通过在flag值不为0时，所进行的插入延时单元的方式来修复保持时间违例。
步骤S31、根据所述负载值和违例路径的时序裕量，查找驱动能力相匹配的目标延时单元。
可选的，通过插入延时单元的方式来自动修复保持时间违例时，本发明实施例可通过查表法，查找驱动能力相匹配的目标延时单元；需要说明的是，本发明实施例并不一定能够通过查表法查找到目标延时单元，即后续还分为目标延时单元存在和目标延时单元不存在时的不同处理。
步骤S32、判断目标延时单元是否存在，若否，执行步骤S33，若是，执行步骤S34。
步骤S33、选取延时最大的延时单元，作为目标延时单元，执行步骤S34。
如果不存在目标延时单元，本发明实施例可选取延时最大的延时单元，来作为目标延时单元。
步骤S34、计算目标延时单元在芯片版图中的摆放位置。
步骤S35、在所述摆放位置插入目标延时单元，修改芯片版图的布线。
可选的，可用ECO布线的方式修改布线，进行布线的微调修改。
步骤S36、判断slack值是否为正，若是，完成保持时间违例的自动修复，若否，执行步骤S37。
在插入目标延时单元后，若slack值为正，则可认为完成保持时间违例的自动修复；否则，执行步骤S37。
步骤S37、减小目标延时单元的驱动能力。执行步骤S32。
可见，本发明实施例在修复保持时间违例时，可在违例路径中选取最靠近终点的单元，以尽量减小对其他路径的影响；首先采用单元替换的方式修复保持时间违例，根据该最靠近终点的单元输出线网的负载和违例路径的时序裕量，通过查表法得出带负载能力相匹配的目标单元，然后进行单元替换，将驱动能力大的目标单元替换为驱动能力小的目标单元，从而在进行修复保持时间违例时，尽量减小对芯片版图的改动；
而在通过单元替换的方式处理后，仍然存在保持时间违例时，本发明实施例可采用插入延时单元的补充方法，根据该最靠近终点的单元输出线网的负载和重新分析得到的违例路径的时序裕量，通过查表法得到相匹配的目标延时单元，并插入目标延时单元，来实现修复保持时间违例。
可选的，图3示出了通过单元替换的方式完成保持时间违例的修复的示例图，可参照；如图3所示，可将靠近路径终点处的“BUFH_X1M_A9TL_C30”用“BUF_X0P5B_A9TL_C30”代替，完成保持时间违例的修复。
可选的，图4示出了通过插入延时单元的方式完成保持时间违例的修复的示例图，可参照；如图4所示，可在靠近路径终点处插入9个BUF_X1B_A9TL_C30，完成保持时间违例的修复。
可选的，计算目标延时单元的摆放位置的方法流程可如图5所示，参照图5，该方法流程可以包括：
步骤S40、设置指定搜索宽度和指定搜索行数，得到指定搜索范围。
可选的，可设置指定搜索宽度N和指定搜索行数P的数值，来实现搜索范围的指定。
步骤S41、获取待插入的目标延时单元的宽度。
可设目标延时单元的宽度wb，在确定目标延时单元(如查找到的驱动能力相匹配的目标延时单元，或者，延时最大的延时单元)，本发明实施例可获取目标延时单元的宽度。
步骤S42、以所述最靠近终点的单元的坐标为中心，确定设定宽度和设定行数范围内所存在的多个空白宽度，其中一个空白宽度为相邻单元间隔出的空白的连续宽度。
可选的，本发明实施例可以最靠近终点的单元的坐标为中心，在该中心的设定宽度和设定行数范围内(如可设M为设定宽度，K为设定行数；设定宽度和设定行数范围可以是矩形范围，也可以是圆形范围等)，确定所存在的多个空白宽度；而该设定宽度和设定行数范围内的一个空白宽度，可以认为是在该设定宽度和设定行数范围内，相邻单元间隔出的空白的连续宽度；示例的，空白宽度的示意可如图6所示。
步骤S43、判断任一空白宽度是否大于目标延时单元的宽度，若否，执行步骤S44，若是，执行步骤S47。
可选的，可设多个空白宽度为L1至Ln的n个空白宽度，则对于任一空白宽度Lk(k属于1至n)，本发明实施例可判断Lk是否大于目标延时单元的宽度wb，若否，则执行步骤S44，若是，执行步骤S47。
步骤S44、标记所述设定宽度和设定行数范围内不能移动的单元，并确定各不能移动的单元对应的空白范围宽度。
可选的，本发明实施例可对设定宽度和设定行数范围内不能移动的单元进行标记，并得到各不能移动的单元对应的空白范围宽度，可设所标记的不能移动的单元具有m个，则各不能移动的单元对应的空白范围宽度可设为Ld1至Ldm。
步骤S45、判断多个空白宽度的宽度总和，与各不能移动的单元对应的空白范围宽度的总和的差值，是否大于目标延时单元的宽度，若是，执行步骤S46，若否，执行步骤S48。
在确定设定宽度和设定行数范围内所存在的多个空白宽度(L1至Ln)，以及各不能移动的单元对应的空白范围宽度(Ld1至Ldm)后，本发明实施例可确定设定宽度和设定行数范围内所存在的多个空白宽度的宽度总和：
并确定各不能移动的单元对应的空白范围宽度的宽度总和：
从而确定两者的差值是否大于目标延时单元的宽度wb，若是，则执行步骤S46，若否，则执行步骤S48。
步骤S46、移动设定宽度和设定行数范围内的单元，获取完整空白区域，在该完整空白区域中确定目标延时单元的插入坐标。
步骤S47、获取目标延时单元的插入坐标，插入目标延时单元，时序修复结束。
步骤S48、判断设定宽度是否小于指定搜索宽度，若是，执行步骤S49，若否，执行步骤S50。
可选的，本发明实施例可判断设定宽度M是否小于指定搜索宽度N。
步骤S49、增加设定宽度，返回步骤S42。
可选的，可使得增加后的设定宽度为，增加前的设定宽度的2倍，如增加后的设定宽度为2M。
步骤S50、增加设定行数，判断增加的设定行数是否小于指定搜索行数，若是，返回步骤S42，若否，返回步骤S40。
可选的，本发明实施例可使得增加后的设定行数为，增加前的设定行数的2倍，如增加后的设定行数为2K；从而可判断增加后的设定行数是否小于指定搜索行数P，若是，则可返回步骤S 42，重新确定多个空白宽度，若否，则可返回步骤S40，重新设置指定搜索宽度和指定搜索行数，得到重新设置的指定搜索范围。
可见，在本发明实施例中，目标延时单元插入位置的确定，使用了自动寻找空白区域的方法实现；在指定搜索宽度N和指定搜索行数P的指定搜索范围内，遍历每一行的空白宽度，并计算空白宽度的宽度总和。若单个空白宽度的宽度大于待插入的目标延时单元的宽度wb，则可确定目标延时单元的插入坐标；否则，获取设定宽度和设定行数范围内的单元属性，并标记不可移动的单元，和各不可移动的单元对应的空白范围宽度；进一步判断多个空白宽度的宽度总和，与各不能移动的单元对应的空白范围宽度的总和的差值，是否大于目标延时单元的wb，若是，则移动相应单元，获得完整的空白区域，确定目标延时单元的插入坐标；如还未完成，则增加N和P的值，重复以上过程，实现目标延时单元的插入坐标的确定。
本发明实施例提供的保持时间的时序签核方法能够基于物理信息，对网表进行修改，提升保持时间的时序签核过程中，时序分析结果的一致性；
进一步，可基于Tcl脚本实现了签核阶段自动修复保持时间违例；由于EDA工具广泛采用Tcl脚本，因而本发明实施例还可以与EDA工具较好地兼容，降低了本发明实施例提供的方法在不同平台的移植难度，提升本发明实施例提供的方法在不同平台的可移植性；同时，本发明实施例可在签核阶段实现修复保持时间违例的自动化，免去了繁杂的手动修复过程，提高了修复效率。
下面对本发明实施例提供的保持时间的时序签核装置进行介绍，下文描述的保持时间的时序签核装置可与上文描述的保持时间的时序签核方法相互对应参照。
图7为本发明实施例提供的保持时间的时序签核装置的结构框图，图7所示保持时间的时序签核可应用于电子设备，该电子设备可实现芯片版图的时序收敛的检查；参照图7，该保持时间的时序签核装置可以包括：
版图获取模块100，用于获取芯片版图；
参数处理及时序裕量计算模块200，用于对芯片版图提取寄生参数，将所述寄生参数反标到芯片版图中，并计算保持时间时序裕量；
循环处理模块300，用于循环执行第一步骤，直至基于上一次反标寄生参数的芯片版图所计算的保持时间时序裕量，确定保持时间不违例，且静态时序分析基于上一次反标寄生参数的芯片版图的DEF文件，单元库的LEF文件，以及寄生参数文件和时序约束文件，所确定的保持时间不违例；所述DEF文件和LEF文件带有芯片版图的物理信息；所述第一步骤包括：自动修复保持时间违例，重新从芯片版图提取寄生参数，将提取的寄生参数重新反标到芯片版图中，并计算保持时间时序裕量；
其中，基于一次反标寄生参数的芯片版图所计算的保持时间时序裕量，确定保持时间违例，或，基于一次反标寄生参数的芯片版图所计算的保持时间时序裕量，确定保持时间不违例，但静态时序分析基于一次反标寄生参数的芯片版图的DEF文件，LEF文件，以及寄生参数文件和时序约束文件所分析的保持时间违例时，执行一次第一步骤。
可选的，循环处理模块300，用于自动修复保持时间违例，具体包括：
在芯片版图中标记保持时间违例的路径，并设置flag的初始值为0；
获取保持时间违例的路径中最靠近终点的单元，确定该单元输出线网的负载值和违例路径的时序裕量；
在flag值为0时，根据所述负载值和违例路径的时序裕量，查找带负载能力相匹配的目标单元；
在所述目标单元存在时，替换单元，以修复保持时间违例。
可选的，循环处理模块300，用于替换单元，以修复保持时间违例，具体包括：
在芯片版图中进行目标单元的替换，以减小目标单元的驱动能力；
修改芯片版图的布线；
判断slack值是否为正；
若slack值为正，则完成修复保持时间违例；
若slack值不为正，减小目标单元的驱动能力；
判断目标单元的驱动能力是否已达到最小；
若目标单元的驱动能力未达到最小，返回所述在芯片版图中进行目标单元的替换，以减小目标单元的驱动能力的步骤；
若目标单元的驱动能力已达到最小，则设置flag值为1。
可选的，循环处理模块300，用于自动修复保持时间违例，还可具体包括：
在所述目标单元不存在时，设置flag值为1。
可选的，循环处理模块300，用于自动修复保持时间违例，还可具体包括：
在flag值不为0时，插入延时单元，以修复保持时间违例。
可选的，循环处理模块300，用于插入延时单元，以修复保持时间违例，具体包括：
根据所述负载值和违例路径的时序裕量，查找驱动能力相匹配的目标延时单元；
判断目标延时单元是否存在；
若目标延时单元不存在，则将延时最大的延时单元，作为目标延时单元，若目标延时单元存在，则获取目标延时单元；
计算目标延时单元在芯片版图中的摆放位置；
在所述摆放位置插入目标延时单元；
修改芯片版图的布线；
判断slack值是否为正；
若slack值为正，则完成保持时间违例的修复；
若slack值不为正，减小目标延时单元的驱动能力，返回所述判断目标延时单元是否存在的步骤。
可选的，循环处理模块300，用于计算目标延时单元在芯片版图中的摆放位置，具体包括：
设置指定搜索宽度和指定搜索行数，得到指定搜索范围；
获取待插入的目标延时单元的宽度；
以所述最靠近终点的单元的坐标为中心，确定设定宽度和设定行数的范围内所存在的多个空白宽度，其中一个空白宽度为相邻单元间隔出的空白的连续宽度；
判断任一空白宽度是否大于目标延时单元的宽度；
若任一空白宽度大于目标延时单元的宽度，获取目标延时单元的插入坐标，以完成目标延时单元的摆放位置计算。
可选的，循环处理模块300，用于计算目标延时单元在芯片版图中的摆放位置，还可具体包括：
若任一空白宽度不大于目标延时单元的宽度，则标记所述设定宽度和设定行数范围内不能移动的单元，并确定各不能移动的单元对应的空白范围宽度；
判断多个空白宽度的宽度总和，与各不能移动的单元对应的空白范围宽度的总和的差值，是否大于目标延时单元的宽度；
若判断结果为是，则移动设定宽度和设定行数范围内的单元，获取完整空白区域，在该完整空白区域中确定目标延时单元的插入坐标；
若判断结果为否，则判断设定宽度是否小于指定搜索宽度；
若设定宽度小于指定搜索宽度，增加设定宽度，并返回所述以所述最靠近终点的单元的坐标为中心，确定设定宽度和设定行数范围内所存在的多个空白宽度的步骤；
若设定宽度不小于指定搜索宽度，增加设定行数，判断增加的设定行数是否小于指定搜索行数；
若增加的设定行数小于指定搜索行数，返回所述以所述最靠近终点的单元的坐标为中心，确定设定宽度和设定行数范围内所存在的多个空白宽度的步骤；若增加的设定行数不小于指定搜索行数，返回所述设置指定搜索宽度和指定搜索行数，得到指定搜索范围的步骤，以重新设置指定搜索宽度和指定搜索行数。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的核心思想或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (10)
1.一种保持时间的时序签核方法，其特征在于，包括：
获取芯片版图；
对芯片版图提取寄生参数，将所述寄生参数反标到芯片版图中，并计算保持时间时序裕量；
循环执行第一步骤，直至基于上一次反标寄生参数的芯片版图所计算的保持时间时序裕量，确定保持时间不违例，且静态时序分析基于上一次反标寄生参数的芯片版图的DEF文件，单元库的LEF文件，以及寄生参数文件和时序约束文件，所确定的保持时间不违例；所述DEF文件和LEF文件带有芯片版图的物理信息；所述第一步骤包括：自动修复保持时间违例，重新从芯片版图提取寄生参数，将提取的寄生参数重新反标到芯片版图中，并计算保持时间时序裕量；
其中，基于一次反标寄生参数的芯片版图所计算的保持时间时序裕量，确定保持时间违例，或，基于一次反标寄生参数的芯片版图所计算的保持时间时序裕量，确定保持时间不违例，但静态时序分析基于一次反标寄生参数的芯片版图的DEF文件，LEF文件，以及寄生参数文件和时序约束文件所分析的保持时间违例时，执行一次第一步骤。
2.根据权利要求1所述的保持时间的时序签核方法，其特征在于，所述自动修复保持时间违例包括：
在芯片版图中标记保持时间违例的路径，并设置标识flag的初始值为0；
获取保持时间违例的路径中最靠近终点的单元，确定该单元输出线网的负载值和违例路径的时序裕量；
在flag值为0时，根据所述负载值和违例路径的时序裕量，查找带负载能力相匹配的目标单元；
在所述目标单元存在时，替换单元，以修复保持时间违例。
3.根据权利要求2所述的保持时间的时序签核方法，其特征在于，所述替换单元，以修复保持时间违例包括：
在芯片版图中进行目标单元的替换，以减小目标单元的驱动能力；
修改芯片版图的布线；
判断时序裕量slack值是否为正；
若slack值为正，则完成修复保持时间违例；
若slack值不为正，减小目标单元的驱动能力；
判断目标单元的驱动能力是否已达到最小；
若目标单元的驱动能力未达到最小，返回所述在芯片版图中进行目标单元的替换，以减小目标单元的驱动能力的步骤；
若目标单元的驱动能力已达到最小，则设置flag值为1。
4.根据权利要求2所述的保持时间的时序签核方法，其特征在于，所述自动修复保持时间违例还包括：
在所述目标单元不存在时，设置flag值为1。
5.根据权利要求2-4任一项所述的保持时间的时序签核方法，其特征在于，所述自动修复保持时间违例还包括：
在flag值不为0时，插入延时单元，以修复保持时间违例。
6.根据权利要求5所述的保持时间的时序签核方法，其特征在于，所述插入延时单元，以修复保持时间违例包括：
根据所述负载值和违例路径的时序裕量，查找驱动能力相匹配的目标延时单元；
判断目标延时单元是否存在；
若目标延时单元不存在，则将延时最大的延时单元，作为目标延时单元，若目标延时单元存在，则获取目标延时单元；
计算目标延时单元在芯片版图中的摆放位置；
在所述摆放位置插入目标延时单元；
修改芯片版图的布线；
判断slack值是否为正；
若slack值为正，则完成修复保持时间违例；
若slack值不为正，减小目标延时单元的驱动能力，返回所述判断目标延时单元是否存在的步骤。
7.根据权利要求6所述的保持时间的时序签核方法，其特征在于，所述计算目标延时单元在芯片版图中的摆放位置包括：
指定搜索宽度和指定搜索行数，得到指定搜索范围；
获取待插入的目标延时单元的宽度；
以所述最靠近终点的单元的坐标为中心，确定设定宽度和设定行数范围内所存在的多个空白宽度，其中一个空白宽度为相邻单元间隔出的空白的连续宽度；
判断任一空白宽度是否大于目标延时单元的宽度；
若任一空白宽度大于目标延时单元的宽度，获取目标延时单元的插入坐标，以完成目标延时单元的摆放位置计算。
8.根据权利要求7所述的保持时间的时序签核方法，其特征在于，所述计算目标延时单元在芯片版图中的摆放位置还包括：
若任一空白宽度不大于目标延时单元的宽度，则标记所述设定宽度和设定行数范围内不能移动的单元，并确定各不能移动的单元对应的空白范围宽度；
判断多个空白宽度的宽度总和，与各不能移动的单元对应的空白范围宽度的总和的差值，是否大于目标延时单元的宽度；
若判断结果为是，则移动设定宽度和设定行数范围内的单元，获取完整空白区域，在该完整空白区域中确定目标延时单元的插入坐标；
若判断结果为否，则判断设定宽度是否小于指定搜索宽度；
若设定宽度小于指定搜索宽度，增加设定宽度，并返回所述以所述最靠近终点的单元的坐标为中心，确定设定宽度和设定行数范围内所存在的多个空白宽度的步骤；
若设定宽度不小于指定搜索宽度，增加设定行数，判断增加的设定行数是否小于指定搜索行数；
若增加的设定行数小于指定搜索行数，返回所述以所述最靠近终点的单元的坐标为中心，确定设定宽度和设定行数范围内所存在的多个空白宽度的步骤；若增加的设定行数不小于指定搜索行数，返回所述设置指定搜索宽度和指定搜索行数，得到指定搜索范围的步骤，以重新设置指定搜索宽度和指定搜索行数。
9.一种保持时间的时序签核装置，其特征在于，包括：
版图获取模块，用于获取芯片版图；
参数处理及时序裕量计算模块，用于对芯片版图提取寄生参数，将所述寄生参数反标到芯片版图中，并计算保持时间时序裕量；
循环处理模块，用于循环执行第一步骤，直至基于上一次反标寄生参数的芯片版图所计算的保持时间时序裕量，确定保持时间不违例，且静态时序分析基于上一次反标寄生参数的芯片版图的DEF文件，单元库的LEF文件，以及寄生参数文件和时序约束文件，所确定的保持时间不违例；所述DEF文件和LEF文件带有芯片版图的物理信息；所述第一步骤包括：自动修复保持时间违例，重新从芯片版图提取寄生参数，将提取的寄生参数重新反标到芯片版图中，并计算保持时间时序裕量；
其中，基于一次反标寄生参数的芯片版图所计算的保持时间时序裕量，确定保持时间违例，或，基于一次反标寄生参数的芯片版图所计算的保持时间时序裕量，确定保持时间不违例，但静态时序分析基于一次反标寄生参数的芯片版图的DEF文件，LEF文件，以及寄生参数文件和时序约束文件所分析的保持时间违例时，执行一次第一步骤。
10.根据权利要求9所述的保持时间的时序签核装置，其特征在于，所述循环处理模块，用于自动修复保持时间违例，具体包括：
在芯片版图中标记保持时间违例的路径，并设置flag的初始值为0；
获取保持时间违例的路径中最靠近终点的单元，确定该单元输出线网的负载值和违例路径的时序裕量；
在flag值为0时，根据所述负载值和违例路径的时序裕量，查找带负载能力相匹配的目标单元；
在所述目标单元存在时，替换单元，以修复保持时间违例；
在flag值不为0时，插入延时单元，以修复保持时间违例。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711457323.3A CN108170956B (zh) | 2017-12-28 | 2017-12-28 | 一种保持时间的时序签核方法及装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711457323.3A CN108170956B (zh) | 2017-12-28 | 2017-12-28 | 一种保持时间的时序签核方法及装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108170956A true CN108170956A (zh) | 2018-06-15 |
| CN108170956B CN108170956B (zh) | 2021-07-27 |
Family
ID=62519216
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711457323.3A Expired - Fee Related CN108170956B (zh) | 2017-12-28 | 2017-12-28 | 一种保持时间的时序签核方法及装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108170956B (zh) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109783956A (zh) * | 2019-01-23 | 2019-05-21 | 中国人民解放军国防科技大学 | 基于区域划分的最大跳变时间违例修复方法及系统 |
| CN110619137A (zh) * | 2019-06-25 | 2019-12-27 | 眸芯科技（上海）有限公司 | 针对电压降的时序分析方法及应用 |
| CN111950226A (zh) * | 2020-08-14 | 2020-11-17 | Oppo广东移动通信有限公司 | 芯片后端设计和版图设计方法、工具、芯片及存储介质 |
| CN112100959A (zh) * | 2020-09-21 | 2020-12-18 | Oppo广东移动通信有限公司 | 基于eda工具的时序分析方法、装置及存储介质 |
| CN112131810A (zh) * | 2020-09-29 | 2020-12-25 | 天津飞腾信息技术有限公司 | 建立时间违例修复方法、装置、电子设备及可读存储介质 |
| CN112149370A (zh) * | 2020-09-29 | 2020-12-29 | 海光信息技术股份有限公司 | 芯片老化的静态时序分析方法、装置和电子设备 |
| CN112257380A (zh) * | 2020-10-20 | 2021-01-22 | 杨家奇 | 一种电路设计的移植方法 |
| CN112417808A (zh) * | 2020-12-04 | 2021-02-26 | 北京华大九天软件有限公司 | 一种减小线长的方法、电子设备及计算机可读存储介质 |
| CN112783065A (zh) * | 2021-01-08 | 2021-05-11 | 重庆百瑞互联电子技术有限公司 | 一种时序电路优化方法、装置及其存储介质 |
| CN113781354A (zh) * | 2021-09-18 | 2021-12-10 | 北京环境特性研究所 | 图像噪点抑制方法、装置、计算设备及存储介质 |
| CN114861578A (zh) * | 2022-07-05 | 2022-08-05 | 飞腾信息技术有限公司 | 保持时间违例修复方法、装置、设备及存储介质 |
| WO2022227564A1 (zh) * | 2021-04-29 | 2022-11-03 | 上海阵量智能科技有限公司 | 一种电路布图生成方法、装置、计算机设备及存储介质 |
| CN116306418A (zh) * | 2023-05-24 | 2023-06-23 | 南京芯驰半导体科技有限公司 | 一种时序收敛方法、装置、电子设备及存储介质 |
| CN117494654A (zh) * | 2023-12-28 | 2024-02-02 | 成都行芯科技有限公司 | 电压降签核方法、电子设备及存储介质 |
| CN117787202A (zh) * | 2023-12-22 | 2024-03-29 | 上海交通大学 | 跨工艺角的签核级时序预测方法及系统 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1828865A (zh) * | 2005-03-03 | 2006-09-06 | 中国科学院微电子研究所 | 超大规模集成电路设计中保持时间快速收敛的方法 |
| CN101986315A (zh) * | 2010-11-19 | 2011-03-16 | 杭州开鼎科技有限公司 | 一种深亚微米下专用集成电路芯片物理实现方法 |
| US7971169B1 (en) * | 2008-08-13 | 2011-06-28 | Lsi Corporation | System and method for reducing the generation of inconsequential violations resulting from timing analyses |
| CN102332048A (zh) * | 2011-10-27 | 2012-01-25 | 山东华芯半导体有限公司 | 集成电路设计过程中单节点并行自动修复保持时间违例的方法 |
| CN102339338A (zh) * | 2010-07-22 | 2012-02-01 | 上海华虹集成电路有限责任公司 | 一种时序修复方法 |
| CN105787213A (zh) * | 2016-04-01 | 2016-07-20 | 中国人民解放军国防科学技术大学 | 一种保持时间违反的修复方法 |
-
2017
- 2017-12-28 CN CN201711457323.3A patent/CN108170956B/zh not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1828865A (zh) * | 2005-03-03 | 2006-09-06 | 中国科学院微电子研究所 | 超大规模集成电路设计中保持时间快速收敛的方法 |
| US7971169B1 (en) * | 2008-08-13 | 2011-06-28 | Lsi Corporation | System and method for reducing the generation of inconsequential violations resulting from timing analyses |
| CN102339338A (zh) * | 2010-07-22 | 2012-02-01 | 上海华虹集成电路有限责任公司 | 一种时序修复方法 |
| CN101986315A (zh) * | 2010-11-19 | 2011-03-16 | 杭州开鼎科技有限公司 | 一种深亚微米下专用集成电路芯片物理实现方法 |
| CN102332048A (zh) * | 2011-10-27 | 2012-01-25 | 山东华芯半导体有限公司 | 集成电路设计过程中单节点并行自动修复保持时间违例的方法 |
| CN105787213A (zh) * | 2016-04-01 | 2016-07-20 | 中国人民解放军国防科学技术大学 | 一种保持时间违反的修复方法 |
Non-Patent Citations (2)
| Title |
|---|
| FANG SHAN 等: "《Technique of the Circuit-Layout Design Automation Optimization for the Standard Cell》", 《SEMICONDUCTOR TECHNOLOGY》 * |
| 莫凡 等: "《修复保持时间违例的多种缓冲单元评估和选择》", 《第十六届计算机工程与工艺年会暨第二届微处理器技术论坛论文集》 * |
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109783956B (zh) * | 2019-01-23 | 2022-11-22 | 中国人民解放军国防科技大学 | 基于区域划分的最大跳变时间违例修复方法及系统 |
| CN109783956A (zh) * | 2019-01-23 | 2019-05-21 | 中国人民解放军国防科技大学 | 基于区域划分的最大跳变时间违例修复方法及系统 |
| CN110619137A (zh) * | 2019-06-25 | 2019-12-27 | 眸芯科技（上海）有限公司 | 针对电压降的时序分析方法及应用 |
| CN110619137B (zh) * | 2019-06-25 | 2022-12-02 | 眸芯科技（上海）有限公司 | 针对电压降的时序分析方法及应用 |
| CN111950226A (zh) * | 2020-08-14 | 2020-11-17 | Oppo广东移动通信有限公司 | 芯片后端设计和版图设计方法、工具、芯片及存储介质 |
| CN112100959A (zh) * | 2020-09-21 | 2020-12-18 | Oppo广东移动通信有限公司 | 基于eda工具的时序分析方法、装置及存储介质 |
| CN112149370A (zh) * | 2020-09-29 | 2020-12-29 | 海光信息技术股份有限公司 | 芯片老化的静态时序分析方法、装置和电子设备 |
| CN112131810B (zh) * | 2020-09-29 | 2024-03-22 | 飞腾信息技术有限公司 | 建立时间违例修复方法、装置、电子设备及可读存储介质 |
| CN112149370B (zh) * | 2020-09-29 | 2022-11-15 | 海光信息技术股份有限公司 | 芯片老化的静态时序分析方法、装置和电子设备 |
| CN112131810A (zh) * | 2020-09-29 | 2020-12-25 | 天津飞腾信息技术有限公司 | 建立时间违例修复方法、装置、电子设备及可读存储介质 |
| CN112257380A (zh) * | 2020-10-20 | 2021-01-22 | 杨家奇 | 一种电路设计的移植方法 |
| CN112417808A (zh) * | 2020-12-04 | 2021-02-26 | 北京华大九天软件有限公司 | 一种减小线长的方法、电子设备及计算机可读存储介质 |
| CN112783065A (zh) * | 2021-01-08 | 2021-05-11 | 重庆百瑞互联电子技术有限公司 | 一种时序电路优化方法、装置及其存储介质 |
| CN112783065B (zh) * | 2021-01-08 | 2022-01-28 | 重庆百瑞互联电子技术有限公司 | 一种时序电路优化方法、装置及其存储介质 |
| WO2022227564A1 (zh) * | 2021-04-29 | 2022-11-03 | 上海阵量智能科技有限公司 | 一种电路布图生成方法、装置、计算机设备及存储介质 |
| CN113781354B (zh) * | 2021-09-18 | 2023-09-22 | 北京环境特性研究所 | 图像噪点抑制方法、装置、计算设备及存储介质 |
| CN113781354A (zh) * | 2021-09-18 | 2021-12-10 | 北京环境特性研究所 | 图像噪点抑制方法、装置、计算设备及存储介质 |
| CN114861578A (zh) * | 2022-07-05 | 2022-08-05 | 飞腾信息技术有限公司 | 保持时间违例修复方法、装置、设备及存储介质 |
| CN114861578B (zh) * | 2022-07-05 | 2022-10-11 | 飞腾信息技术有限公司 | 保持时间违例修复方法、装置、设备及存储介质 |
| CN116306418A (zh) * | 2023-05-24 | 2023-06-23 | 南京芯驰半导体科技有限公司 | 一种时序收敛方法、装置、电子设备及存储介质 |
| CN117787202A (zh) * | 2023-12-22 | 2024-03-29 | 上海交通大学 | 跨工艺角的签核级时序预测方法及系统 |
| CN117494654A (zh) * | 2023-12-28 | 2024-02-02 | 成都行芯科技有限公司 | 电压降签核方法、电子设备及存储介质 |
| CN117494654B (zh) * | 2023-12-28 | 2024-05-14 | 成都行芯科技有限公司 | 电压降签核方法、电子设备及存储介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108170956B (zh) | 2021-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108170956A (zh) | 一种保持时间的时序签核方法及装置 | |
| US8239795B2 (en) | Timing analyzing system for clock delay | |
| CN101826124B (zh) | 分析集成电路效能的系统与方法 | |
| CN102169515B (zh) | 一种专用集成电路中时钟树延迟时间的估计方法和系统 | |
| CN101539958B (zh) | 一种标准单元库和集成电路的设计方法和装置 | |
| CN102160054B (zh) | 用于设计使用自适应电压和调节优化的集成电路的系统和方法 | |
| US8806413B2 (en) | Gradient AOCV methodology enabling graph-based timing closure with AOCV timing models | |
| CN108830008A (zh) | 一种标准单元库全模型的测试方法及测试系统 | |
| Salman et al. | Exploiting setup–hold-time interdependence in static timing analysis | |
| US20100153897A1 (en) | System and method for employing signoff-quality timing analysis information concurrently in multiple scenarios to reduce leakage power in an electronic circuit and electronic design automation tool incorporating the same | |
| US8701059B2 (en) | Method and system for repartitioning a hierarchical circuit design | |
| CN114861578B (zh) | 保持时间违例修复方法、装置、设备及存储介质 | |
| CN113177380B (zh) | 一种基于dummy的时序优化方法 | |
| CN109948221A (zh) | 一种顶层准确约束block端口timing的方法 | |
| US9165105B2 (en) | Rule checking for confining waveform induced constraint variation in static timing analysis | |
| CN107315863B (zh) | 布局优化方法及装置、终端及存储介质 | |
| CN110580393A (zh) | 一种门级网表修改后的快速收敛建立时间的方法 | |
| CN109902318B (zh) | 生成标准延时格式文件的方法和装置 | |
| CN111553120A (zh) | 一种数字电路局部时钟网络spice网表的生成方法 | |
| US7380228B2 (en) | Method of associating timing violations with critical structures in an integrated circuit design | |
| Kahng et al. | RosettaStone: connecting the past, present, and future of physical design research | |
| CN104992032B (zh) | 一种多电压域设计中保持时间的修正方法 | |
| JP5444985B2 (ja) | 情報処理装置 | |
| US10540464B1 (en) | Critical path aware voltage drop analysis of an integrated circuit | |
| CN118261096A (zh) | 基于全芯片时序报告的缓冲器延迟数据拟合的时序修复方法与系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20210727 |