CN108022548B - 扫描方向控制电路、栅极驱动电路及显示装置 - Google Patents

Abstract

本公开提供了一种扫描方向控制电路、栅极驱动电路及显示装置。应用于显示技术领域。该扫描方向控制电路包括：第一开关单元，用于在第一节点的信号的控制下导通，以将第一移位寄存器的输出信号输入至第二移位寄存器；第一补偿单元，用于在电源信号的控制下导通，以将第一方向选择信号传输至第一节点；第一耦合单元，连接于第二移位寄存器与第一节点之间；第二开关单元，用于在第二节点的信号的控制下导通，以将第三移位寄存器的输出信号输入至第二移位寄存器；第二补偿单元，用于在电源信号的控制下导通，以将第二方向选择信号传输至第二节点；第二耦合单元，连接于第二移位寄存器与第二节点之间。本公开可以对扫描方向控制电路输出的信号进行补偿。

Description

扫描方向控制电路、栅极驱动电路及显示装置

技术领域

本公开涉及显示技术领域，尤其涉及一种扫描方向控制电路、栅极驱动电路以及显示装置。

背景技术

随着光学技术与半导体技术的发展，以液晶显示器(Liquid Crystal Display，LCD)和有机发光二极管显示器(Organic Light Emitting Diode，OLED)为代表的平板显示器具有形体轻薄、能耗低、反应速度快、色纯度佳、以及对比度高等特点，被广泛地应用于各类电子显示产品中。

目前，显示装置主要是通过像素矩阵来实现其显示功能的。在显示装置的工作过程中，通过栅极驱动电路将输入的信号经过移位寄存器等模块转换成控制像素开启/关断的扫描信号，再将该扫描信号依次施加到显示装置的各行像素的扫描栅线上，以实现对各行像素的选通。

栅极驱动电路的扫描方式主要包括单向扫描和双向扫描。具有双向扫描功能的栅极驱动电路在一些场合下有特殊的应用。例如，可以实现电路验证，即验证电路的不良具体出现在第几行；另外，还可以在实现不改变数据信号传输顺序的情况下，实现如图1所示的图像翻转等。

栅极驱动电路中在实现双向扫描功能时，往往需要设置扫描方向控制电路。但现有技术中的扫描方向控制电路仍存在有待完善之处，例如扫描方向控制电路的输出信号波形存在延迟及较大形变。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

本公开的目的在于提供一种扫描方向控制电路及扫描方向控制方法、显示装置，进而至少在一定程度上克服由于相关技术的限制和缺陷而导致的扫描方向控制电路的输出信号波形存在延迟及较大形变的问题。

根据本公开的一个方面，提供一种扫描方向控制电路，包括：

第一开关单元，用于在第一节点的信号的控制下导通，以将第一移位寄存器的输出信号输入至与所述第一移位寄存器相邻的第二移位寄存器；

第一补偿单元，用于在电源信号的控制下导通，以将第一方向选择信号传输至所述第一节点；

第一耦合单元，连接于所述第二移位寄存器与所述第一节点之间；

第二开关单元，用于在第二节点的信号的控制下导通，以将第三移位寄存器的输出信号输入至与所述第三移位寄存器相邻的所述第二移位寄存器；

第二补偿单元，用于在所述电源信号的控制下导通，以将第二方向选择信号传输至所述第二节点；

第二耦合单元，连接于所述第二移位寄存器与所述第二节点之间。

在本公开一种示例性实施例中，所述第一开关单元包括第一晶体管，所述第一补偿单元包括第二晶体管，所述第二开关单元包括第三晶体管，所述第二补偿单元包括第四晶体管，所述第一耦合单元包括第一电容，所述第二耦合单元包括第二电容。

在本公开一种示例性实施例中，其中：

所述第一晶体管的控制端与所述第一节点连接、第一端与所述第一移位寄存器的输出端连接、第二端与所述第二移位寄存器的输入端连接；

所述第二晶体管的控制端接收所述电源信号、第一端接收所述第一方向选择信号、第二端与所述第一节点连接；

所述第一电容的第一端与所述第二移位寄存器的输入端连接、第二端与所述第一节点连接；

所述第三晶体管的控制端与所述第二节点连接、第一端与所述第三移位寄存器的输出端连接、第二端与所述第二移位寄存器的输入端连接；

所述第四晶体管的控制端接收所述电源信号、第一端接收所述第二方向选择信号、第二端与所述第二节点连接；

所述第二电容的第一端与所述第二移位寄存器的输入端连接、第二端与所述第二节点连接。

在本公开一种示例性实施例中，所述第一晶体管的特性参数与所述第二晶体管的特性参数相同；所述第三晶体管的特性参数与所述第四晶体管的特性参数相同。

在本公开一种示例性实施例中，所述第一至第四晶体管均为P型薄膜晶体管，所述电源信号为低电平信号。

在本公开一种示例性实施例中，所述第一至第四晶体管均为N型薄膜晶体管，所述电源信号为高电平信号。

在本公开一种示例性实施例中，所述第一至第四晶体管均为非晶硅薄膜晶体管、金属氧化物薄膜晶体管或者低温多晶硅薄膜晶体管。

在本公开一种示例性实施例中，第一方向选择信号与所述第二方向选择信号的相位相反。

根据本公开的一个方面，提供一种栅极驱动电路，包括多个上述任意一项所述的扫描方向控制电路以及级联的多个移位寄存器；其中：

第M个所述扫描方向控制电路中的所述第一开关单元与第M-1级移位寄存器的信号输出端连接、第二开关单元与第M+1级移位寄存器的信号输出端连接，且第M个所述扫描方向控制电路的输出端与第M级移位寄存器的输入端连接。

根据本公开的一个方面，提供一种显示装置，包括上述任意一项所述的栅极驱动电路。

本公开一种示例性实施例提供的一种扫描方向控制电路中，通过设置第一补偿单元以及第一耦合单元，能够在第一方向选择信号选通时，将第一补偿单元的阈值电压通过耦合单元耦合至扫描方向控制电路的输出端，进而可以对由于第一开关单元的阈值电压导致的信号延迟以及信号形变进行补偿；通过设置第二补偿单元以及第二耦合单元，能够在第二方向选择信号选通时，将第二补偿单元的阈值电压通过耦合单元耦合至扫描方向控制电路的输出端，进而可以对由于第二开关单元的阈值电压导致的信号延迟以及信号形变进行补偿。由于扫描方向控制电路的输出信号得到了补偿，因此可以使得当前移位寄存器输出的扫描信号更加准确，进而可以实现更好的显示效果。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

附图说明

通过参照附图来详细描述其示例性实施例，本公开的上述和其它特征及优点将变得更加明显。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。在附图中：

图1为图像翻转的示意图；

图2为相关技术中一种栅极驱动器的结构示意图；

图3为相关技术中一种扫描方向控制电路的结构示意图；

图4为图3中扫描方向控制电路的输出信号仿真图；

图5为本公开示例性实施例中一种扫描方向控制电路的结构示意图；

图6为本公开示例性实施例中一种扫描方向控制电路的结构示意图；

图7为本公开示例性实施例中一种栅极驱动器的结构示意图；

图8为图6中扫描方向控制电路的输出信号仿真图；

图9为本公开示例性实施例中一种扫描方向控制电路的结构示意图；

图10为本公开示例性实施例中一种显示装置的结构示意图。

具体实施方式

现在将参考附图更全面地描述示例实施例。然而，示例实施例能够以多种形式实施，且不应被理解为限于在此阐述的实施例；相反，提供这些实施例使得本公开将全面和完整，并将示例实施例的构思全面地传达给本领域的技术人员。所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中，提供许多具体细节从而给出对本公开的实施例的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而没有所述特定细节中的一个或更多，或者可以采用其它的方法、组元、材料、装置、步骤等。在其它情况下，不详细示出或描述公知技术方案以避免模糊本公开的各方面。

此外，附图仅为本公开的示意性图解，并非一定是按照比例绘制。图中相同的附图标记标识相同或相似的部分，因而将省略对它们的重复描述。

在相关技术中，通过CMOS器件，如因为CMOS器件中的反相器、传输门等，很容易实现扫描方向控制电路。参考图2所示，为一种具有双向扫描功能的的栅极驱动电路，主要包括级联的移位寄存器SR1至移位寄存器SR5，以及扫描方向控制电路；其中，扫描方向控制电路主要由传输门构成。例如，通过第一方向选择信号SEL1至第四方向选择信号SEL4控制传输门TG2、TG3、TG6、TG7导通，即可实现栅极驱动电路的正向扫描，即扫描方向为从移位寄存器SR1到移位寄存器SR5；通过第一方向选择信号SEL1至第四方向选择信号SEL4控制传输门TG8、TG5、TG4、TG1导通，即可实现栅极驱动电路的反向扫描，即扫描方向为从移位寄存器SR5到移位寄存器SR1。

但是，当前平面显示技术中，对于上述CMOS器件的使用较少，通常仅使用PMOS器件或者仅使用NMOS器件。如图3中所示，为相关技术中，仅使用PMOS器件构成的扫描方向控制电路GC，其主要包括第一晶体管M1和第三晶体管M3；图4为扫描方向控制电路GC的输出信号的仿真结果。可以看出，移位寄存器SR3输出的信号经过第一晶体管M1或者移位寄存器SR5输出的信号经过第三晶体管M3后，会产生延迟及信号形变，无法达到初始信号的最低值。此问题是由第一晶体管M1及第三晶体管M3的阈值电压Vth所导致，无法通过优化第一晶体管M1及第三晶体管M3的尺寸来消除。

针对上述问题，本示例实施方式中首先提供了一种扫描方向控制电路。参照图5所示，该扫描方向控制电路可以包括：第一开关单元、第一补偿单元、第一耦合单元、第二开关单元、第二补偿单元以及第二耦合单元。其中，所述第一开关单元可以用于在第一节点N1的信号的控制下导通，以将第一移位寄存器的输出信号输入至与所述第一移位寄存器相邻的第二移位寄存器；第一补偿单元可以用于在电源信号的控制下导通，以将第一方向选择信号SEL1传输至所述第一节点N1；第一耦合单元连接于所述第二移位寄存器与所述第一节点N1之间；第二开关单元可以用于在第二节点N2的信号的控制下导通，以将第三移位寄存器的输出信号输入至与所述第三移位寄存器相邻的所述第二移位寄存器；第二补偿单元可以用于在所述电源信号的控制下导通，以将第二方向选择信号SEL2传输至所述第二节点N2；第二耦合单元，连接于所述第二移位寄存器与所述第二节点N2之间。

在本示例性实施例的扫描方向控制电路中，通过设置第一补偿单元以及第一耦合单元，能够在第一方向选择信号SEL1选通时，将第一补偿单元的阈值电压通过耦合单元耦合至扫描方向控制电路的输出端，进而可以对由于第一开关单元的阈值电压导致的信号延迟以及信号形变进行补偿；通过设置第二补偿单元以及第二耦合单元，能够在第二方向选择信号SEL2选通时，将第二补偿单元的阈值电压通过耦合单元耦合至扫描方向控制电路的输出端，进而可以对由于第二开关单元的阈值电压导致的信号延迟以及信号形变进行补偿。由于扫描方向控制电路的输出信号得到了补偿，因此可以使得当前移位寄存器输出的扫描信号更加准确，进而可以实现更好的显示效果。

下面，将对本示例性实施例中扫描方向控制电路的各部分进行更加详细的介绍。

参考图6所示，本示例实施方式中，所述第一开关单元可以包括第一晶体管M1，所述第一补偿单元可以包括第二晶体管M2，所述第二开关单元可以包括第三晶体管M3，所述第二补偿单元可以包括第四晶体管M4，所述第一耦合单元可以包括第一电容C1，所述第二耦合单元可以包括第二电容C2。举例而言，所述第一晶体管M1至第四晶体管M4可以均为非晶硅(a-Si)薄膜晶体管，或者均为低温多晶硅(LTPS)薄膜晶体管，也可以均为金属氧化物(Oxide)薄膜晶体管等；所述第一电容C1以及第二电容C2的类型可以根据需求进行选择，例如，所述电容可以为MOS电容、金属电容或双多晶电容等，本示例性实施例对此均不作特殊限定。当然，在本公开的其他示例性实施例中，该扫描方向控制电路也可以有其他类型的开关器件或电容器件构成，这同样属于本公开的保护范围。

继续参考图6所示，所述第一晶体管M1、第二晶体管M2、第三晶体管M3以及第四晶体管M4均具有控制端、第一端以及第二端。其中，所述第一晶体管M1的控制端与所述第一节点N1连接，所述第一晶体管M1的第一端(即第一输入端IN1)与所述第一移位寄存器的输出端连接，所述第一晶体管M1的第二端(即输出端OUT)与所述第二移位寄存器的输入端连接。所述第二晶体管M2的控制端接收所述电源信号VGL，所述第二晶体管M2的第一端接收所述第一方向选择信号SEL1，所述第二晶体管M2的第二端与所述第一节点N1连接。所述第一电容C1的第一端与所述第二移位寄存器的输入端连接，所述第一电容C1的第二端与所述第一节点N1连接。所述第三晶体管M3的控制端与所述第二节点N2连接，所述第三晶体管M3的第一端(即第二输入端IN2)与所述第三移位寄存器的输出端连接，所述第三晶体管M3的第二端(即输出端OUT)与所述第二移位寄存器的输入端连接。所述第四晶体管M4的控制端接收所述电源信号VGL，所述第四晶体管M4的第一端接收所述第二方向选择信号SEL2，所述第四晶体管M4的第二端与所述第二节点N2连接。所述第二电容C2的第一端与所述第二移位寄存器的输入端连接，所述第二电容C2的第二端与所述第二节点N2连接。

在本示例实施方式中，各所述晶体管的第一端可以是晶体管的源极，各所述晶体管的第二端可以是晶体管的漏极，各所述晶体管的控制端是晶体管的栅极。当然，在其他示例性实施例中，各所述晶体管的第一端也可以是晶体管的漏极，各所述晶体管的第二端也可以是晶体管的源极，本公开中对此不做特殊限定。

进一步的，为了确保实现准确的补偿，本示例实施方式中，所述第二晶体管M2的特性参数优选与所述第一晶体管M1的特性参数相同；所述第四晶体管M4的特性参数优选与所述第三晶体管M3的特性参数相同。例如，所述第一晶体管M1和所述第二晶体管M2可以采用同样的材料、通过同样的工艺制备，并且第一晶体管M1和所述第二晶体管M2具有相同的尺寸(如长宽比相同等)。类似的，所述第三晶体管M3和所述第四晶体管M4可以采用同样的材料、通过同样的工艺制备，并且第三晶体管M3和所述第四晶体管M4具有相同的尺寸(如长宽比相同等)。

进一步的，本示例实施方式中还提供了一种栅极驱动电路。参考图7所述，该栅极驱动电路除了包括级联的第一移位寄存器SR1、第二移位寄存器SR2、第三移位寄存器SR3、第四移位寄存器SR4、第五移位寄存器SR5等N个移位寄存器(其余更多移位寄存器未示出)，还包括扫描方向控制电路GC1～GC5等N个扫描方向控制电路(其余更多扫描方向控制电路未示出)；其中，各扫描方向控制电路均为本示例实施方式上述的扫描方向控制电路。

在上述栅极驱动电路中，第M个所述扫描方向控制电路中的所述第一开关单元与第M-1级移位寄存器的信号输出端连接、第二开关单元与第M+1级移位寄存器的信号输出端连接，且第M个所述扫描方向控制电路的输出端与第M级移位寄存器的输入端连接；其中，1<M<N。

例如，以第3个所述扫描方向控制电路GC3为例，由图6可知，扫描方向控制电路GC3的第一晶体管M1的第一端即第一输入端IN1，扫描方向控制电路GC3的第二晶体管M2的第一端即第二输入端IN1，扫描方向控制电路GC3的第一晶体管M1和第二晶体管M2的第二端即输出端OUT；其中，扫描方向控制电路GC3的第一输入端IN1与第2级移位寄存器SR2的信号输出端OUT连接，扫描方向控制电路GC3的第二输入端IN2与第4级移位寄存器SR4的信号输端OUT连接，扫描方向控制电路GC3的输出端OUT与第3级移位寄存器的输入端IN连接。类似的，扫描方向控制电路GC4的第一输入端IN1与第3级移位寄存器SR3的信号输出端OUT连接，扫描方向控制电路GC4的第二输入端IN2与第5级移位寄存器SR5的信号输端OUT连接，扫描方向控制电路GC4的输出端OUT与第4级移位寄存器的输入端IN连接。

本示例实施方式中，第一方向选择信号SEL1与所述第二方向选择信号SEL2的相位相反；可以是第一方向选择信号SEL1为正向选择信号，第二方向选择信号SEL2为反向选择信号；当然，也可以是第一方向选择信号SEL1为反向选择信号，第二方向选择信号SEL2为正向选择信号。以扫描方向控制电路GC3中的第一至第四晶体管M4均为P型薄膜晶体管，所述电源信号为低电平信号VGL为例：

当第一方向选择信号SEL1为低电平时，第二方向选择信号SEL2为高电平；第二晶体管M2以及第四晶体管M4处于导通状态，第一方向选择信号SEL1通过第二晶体管M2输入至第一节点N1，使第一晶体管M1导通；第二方向选择信号SEL2通过第四晶体管M4输入至第二节点N2，使第三晶体管M3关断。第一晶体管M1导通后，第2级移位寄存器SR2的输出信号传输至扫描方向控制电路GC3的输出端OUT，进而传输至第3级移位寄存器SR3；同时，第二晶体管M2的阈值电压Vth通过第一电容C1耦合至扫描方向控制电路的输出端OUT，进而可以将扫描方向控制电路的输出端OUT的信号进一步拉低，实现对扫描方向控制电路的输出端OUT的信号的补偿，确保第3级移位寄存器SR3接收到准确的输入信号。类似的，第3级移位寄存器SR3的输出信号将传输至第4级移位寄存器SR4，第4级移位寄存器SR4的输出信号将传输至第5级移位寄存器SR5，依次类推，实现正向扫描。

当第二方向选择信号SEL2为低电平时，第一方向选择信号SEL1为高电平；第二晶体管M2以及第四晶体管M4处于导通状态，第一方向选择信号SEL1通过第二晶体管M2输入至第一节点N1，使第一晶体管M1关断；第二方向选择信号SEL2通过第四晶体管M4输入至第二节点N2，使第三晶体管M3导通。第三晶体管M3导通后，第4级移位寄存器SR4的输出信号传输至扫描方向控制电路GC3的输出端OUT，进而传输至第3级移位寄存器SR3；同时，第四晶体管M4的阈值电压Vth通过第二电容C2耦合至扫描方向控制电路的输出端OUT，进而可以将扫描方向控制电路的输出端OUT的信号进一步拉低，实现对扫描方向控制电路的输出端OUT的信号的补偿，确保第3级移位寄存器SR3接收到准确的输入信号。类似的，第3级移位寄存器SR3的输出信号将传输至第2级移位寄存器SR2，第2级移位寄存器SR2的输出信号将传输至第1级移位寄存器SR1，依次类推，实现反向扫描。

此外，参考图8所示，为本示例实施方式中扫描方向控制电路的输出信号的仿真结果；相比较图4而言，可以看出，本示例实施方式中扫描方向控制电路的输出信号的延迟及波形得到了明显改善。

在上述示例性实施例中，是以第一至第四晶体管M4均为P型薄膜晶体管为例进行的说明；但参考图9所示，在本公开的其他示例性实施例中，所述第一晶体管M1至第四晶体管M4也可以均为N型薄膜晶体管，相应的，所述电源信号为高电平信号VGH。本领域技术人员容易理解的是，针对不同类型的晶体管，各个信号端输入的电平信号及其时序状态可以发生相应的变化。

本示例实施方式还提供一种显示装置，参考图10，显示装置1000可以包括显示面板1001以及上述的栅极驱动电路1002。由于所包括的栅极驱动电路1002的输出的扫描信号更为准确，因此该显示装置可以实现更好的显示效果，进行可以进一步提升用户体验。

进一步的，本示例实施方式中的显示装置可以为液晶显示装置、OLED(OrganicLight Emitting Diode，有机发光二极管)显示装置、PLED(Polymer Light-EmittingDiode，高分子发光二极管)显示装置、PDP(Plasma Display Panel，等离子显示)显示装置等多种平板显示装置，这里对于显示装置的适用不做具体限制。

需要说明的是：所述显示装置中各模块单元的具体细节已经在对应的扫描方向控制电路中进行了详细的描述，因此这里不再赘述。

应当注意，尽管在上文详细描述中提及了用于动作执行的设备的若干模块或者单元，但是这种划分并非强制性的。实际上，根据本公开的实施方式，上文描述的两个或更多模块或者单元的特征和功能可以在一个模块或者单元中具体化。反之，上文描述的一个模块或者单元的特征和功能可以进一步划分为由多个模块或者单元来具体化。

本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由所附的权利要求指出。

Claims (10)

1.一种扫描方向控制电路，其特征在于，包括：

第一开关单元，用于在第一节点的信号的控制下导通，以将第一移位寄存器的输出信号输入至与所述第一移位寄存器相邻的第二移位寄存器；

第一补偿单元，用于在电源信号的控制下导通，以将第一方向选择信号传输至所述第一节点；

第一耦合单元，连接于所述第二移位寄存器的输入端与所述第一节点之间；

第二开关单元，用于在第二节点的信号的控制下导通，以将第三移位寄存器的输出信号输入至与所述第三移位寄存器相邻的所述第二移位寄存器；

第二补偿单元，用于在所述电源信号的控制下导通，以将第二方向选择信号传输至所述第二节点；

第二耦合单元，连接于所述第二移位寄存器的输入端与所述第二节点之间。

2.根据权利要求1所述的扫描方向控制电路，其特征在于，所述第一开关单元包括第一晶体管，所述第一补偿单元包括第二晶体管，所述第二开关单元包括第三晶体管，所述第二补偿单元包括第四晶体管，所述第一耦合单元包括第一电容，所述第二耦合单元包括第二电容。

3.根据权利要求2所述的扫描方向控制电路，其特征在于：

所述第一晶体管的控制端与所述第一节点连接、第一端与所述第一移位寄存器的输出端连接、第二端与所述第二移位寄存器的输入端连接；

所述第二晶体管的控制端接收所述电源信号、第一端接收所述第一方向选择信号、第二端与所述第一节点连接；

所述第一电容的第一端与所述第二移位寄存器的输入端连接、第二端与所述第一节点连接；

所述第三晶体管的控制端与所述第二节点连接、第一端与所述第三移位寄存器的输出端连接、第二端与所述第二移位寄存器的输入端连接；

所述第四晶体管的控制端接收所述电源信号、第一端接收所述第二方向选择信号、第二端与所述第二节点连接；

所述第二电容的第一端与所述第二移位寄存器的输入端连接、第二端与所述第二节点连接。

4.根据权利要求2或3所述的扫描方向控制电路，其特征在于，所述第一晶体管的特性参数与所述第二晶体管的特性参数相同；所述第三晶体管的特性参数与所述第四晶体管的特性参数相同。

5.根据权利要求4所述的扫描方向控制电路，其特征在于，所述第一至第四晶体管均为P型薄膜晶体管，所述电源信号为低电平信号。

6.根据权利要求4所述的扫描方向控制电路，其特征在于，所述第一至第四晶体管均为N型薄膜晶体管，所述电源信号为高电平信号。

7.根据权利要求4所述的扫描方向控制电路，其特征在于，所述第一至第四晶体管均为非晶硅薄膜晶体管、金属氧化物薄膜晶体管或者低温多晶硅薄膜晶体管。

8.根据权利要求1～3或5～7任意一项所述的扫描方向控制电路，其特征在于，第一方向选择信号与所述第二方向选择信号的相位相反。

9.一种栅极驱动电路，包括多个根据权利要求1～8任意一项所述的扫描方向控制电路以及级联的多个移位寄存器；其中：

第M个所述扫描方向控制电路中的所述第一开关单元与第M-1级移位寄存器的信号输出端连接、第二开关单元与第M+1级移位寄存器的信号输出端连接，且第M个所述扫描方向控制电路的输出端与第M级移位寄存器的输入端连接。

10.一种显示装置，其特征在于，包括根据权利要求9所述的栅极驱动电路。

Images