CN107978610B - 一种阵列基板、显示面板、显示装置及阵列基板的制造方法 - Google Patents

Abstract

本发明描述了一种阵列基板、显示面板、显示装置及阵列基板的制造方法。阵列基板包括像素驱动电路和外围驱动电路。阵列基板还包括多个薄膜晶体管，薄膜晶体管包括电连接于外围驱动电路中且用于输出扫描信号的第一薄膜晶体管和电连接于外围驱动电路中且用于输出扫描信号的第二薄膜晶体管。薄膜晶体管包括至少一层氧化物半导体有源层。第一薄膜晶体管的有源层的层数多于第二薄膜晶体管的有源层的层数，第一薄膜晶体管的有源层的厚度大于第二薄膜晶体管的有源层的厚度。且第二薄膜晶体管中的各有源层均与第二薄膜晶体管中的有源层同层。通过本发明可以使不同的区域中的薄膜晶体管具有不同的特性，以满足不同区域的电路对薄膜晶体管的不同特性需求。

Description

一种阵列基板、显示面板、显示装置及阵列基板的制造方法

技术领域

本申请涉及显示技术领域，具体涉及阵列基板和包含其的显示面板、显示装置以及阵列基板的制造方法。

背景技术

现有技术中，平面显示器从驱动方式分为有源矩阵显示器和无源矩阵显示器。有源矩阵显示器和无源矩阵显示器的区别在于有源矩阵显示器的电路结构中设置有有源元件，通常有源元件为薄膜品体管。有源矩阵显示器通过薄膜品体管控制显示器的像素等区域工作。

但是电路结构中的各个薄膜品体管的功能、用途会有所不同。对于电路结构中发挥不同作用的薄膜晶体管，对这些薄膜晶体管的性能或参数的要求也有所差异。

发明内容

有鉴于此，本发明提供一种阵列基板、包含该阵列基板的显示面板、显示装置以及阵列基板的制造方法。

本发明提供了一种阵列基板，包括：

基底；

设置在所述基底一侧上的多个电路结构；所述电路结构包括位于显示区的像素驱动电路和围绕所述显示区的外围驱动电路；

所述电路结构包括多个薄膜晶体管，所述薄膜晶体管包括沿垂直于所述基底方向层叠设置的栅极、栅极绝缘层、至少一层氧化物半导体有源层以及源漏极；

所述薄膜晶体管包括第一薄膜晶体管和第二薄膜晶体管；

所述第一薄膜晶体管的有源层的层数多于所述第二薄膜晶体管的有源层的层数，所述第一薄膜晶体管的有源层的厚度大于所述第二薄膜晶体管的有源层的厚度；且所述第二薄膜晶体管中的各有源层均与所述第二薄膜晶体管中的有源层同层；

所述第一薄膜晶体管电连接于所述像素驱动电路中，用于输出控制显示器件亮度的驱动信号；

所述第二薄膜晶体管电连接于所述外围驱动电路中，用于输出扫描信号。

本发明还提供了一种包含该阵列基板的显示面板。

本发明还提供了一种包含该显示面板的显示装置。

本发明还包括阵列基板的制造方法，包括：

在基底一侧上分别形成第一薄膜晶体管和第二薄膜晶体管的栅极、栅极绝缘层、氧化物半导体有源层以及源漏极；

其中，形成所述第一薄膜晶体管和所述第二薄膜晶体管的所述有源层包括：

在所述基底的一侧上形成第一有源层，图案化所述第一有源层，形成所述第一薄膜晶体管的有源层的一部分；

在所述第一有源层远离所述基底的一侧上形成第二有源层，图案化所述第二有源层，形成所述第二薄膜晶体管的有源层以及所述第一薄膜晶体管的有源层的另一部分。

通过本发明可以使不同的区域中的薄膜晶体管具有不同的特性，以满足不同区域的电路对薄膜晶体管器件的不同特性需求。同时还实现了在同一基底上同时完成满足不同特性需求的薄膜晶体管，提高电路可靠性的同时简化工艺，不用增加工艺窗口；也不会增加膜层厚度。

附图说明

图1是现有技术中的一种阵列基板的结构示意图；

图2是现有技术中的一种移位寄存器电路的结构示意图；

图3是本发明提供的氧化物半导体薄膜晶体管的阈值电压与氧化物半导体层厚度关系的仿真图；

图4是本发明提供氧化物半导体薄膜晶体管的阈值电压稳定性与氧化物半导体层厚度关系的仿真图；

图5是本发明实施例提供的一种阵列基板的俯视图；

图6是本发明实施例提供的一种阵列基板的截面图；

图7是本发明实施例提供的另一种阵列基板的像素驱动电路的示意图；

图8是本发明实施例提供的另一种阵列基板的像素驱动电路的示意图；

图9为图8中的像素驱动电路的驱动时序及波形示意图；

图10是本发明实施例提供的另一种阵列基板的电路的示意图；

图11是本发明实施例提供的另一种阵列基板的截面图；

图12是本发明实施例提供的另一种阵列基板的截面图；

图13是本发明实施例提供的另一种阵列基板的截面图；

图14是本发明实施例提供的另一种阵列基板中第一薄膜晶体管的俯视图；

图15到图19为本发明实施例提供的阵列基板的制作过程示意图；

图20是本发明提供实施例提供的一种显示面板的示意图；

图21是本发明提供实施例提供的另一种显示面板的示意图；

图22是本发明提供实施例提供的一种显示装置的示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更为明显易懂，下面将结合附图和实施例对本发明做进一步说明。

需要说明的是，在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施方式的限制。

在本发明实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本发明。在本发明实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。

需要注意的是，本发明实施例所描述的“上”、“下”、“左”、“右”等方位词是以附图所示的角度来进行描述的，不应理解为对本发明实施例的限定。此外在上下文中，还需要理解的是，当提到一个元件被形成在另一个元件“上”或“下”时，其不仅能够直接形成在另一个元件“上”或者“下”，也可以通过中间元件间接形成在另一元件“上”或者“下”。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面将结合附图和实施例对本发明做进一步说明。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本发明更全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。在图中相同的附图标记表示相同或类似的结构，因而将省略对它们的重复描述。本发明中所描述的表达位置与方向的词，均是以附图为例进行的说明，但根据需要也可以做出改变，所做改变均包含在本发明保护范围内。本发明的附图仅用于示意相对位置关系，某些部位的层厚采用了夸示的绘图方式以便于理解，附图中的层厚并不代表实际层厚的比例关系。且在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。本申请中各实施例的附图沿用了相同的附图的标记。此外，各实施例彼此相同之处不再赘述。

如图1所示，图1为现有技术中的一种阵列基板的结构示意图，阵列基板10可用于显示面板，阵列基板10包括多个电路结构，电路结构包括多个薄膜晶体管。具体的，阵列基板10划分为显示区域A和围绕所述显示区域A的非显示区域B，阵列基板10中的电路结构包括位于显示区域A中像素驱动电路和位于非显示区域B中的外围驱动电路。

发明人经研究发现，由于在电路结构中，不同位置的薄膜晶体管的功能、用途有所不同，因此在电路工作时，连接在电路结构中的不同位置的薄膜晶体管所响应的信号或所传输的信号有所不同。为了使薄膜晶体管能准确的、有效的响应或传输相应的信号，对电路结构中不同位置的薄膜晶体管的性能或参数的要求也有所差异。

例如，现有技术中外围驱动电路包括移位寄存器电路，寄存器电路通常包括较多的晶体管，并需要较多的时钟信号进行驱动。如图2所示，图2为现有技术中的一种移位寄存器电路的结构示意图，该移位寄存器电路包括第一晶体管T1至第七晶体管T7以及第一电容C1，其中，第一晶体管T1至第七晶体管T7均为N型晶体管。其中，第三晶体管T3用于响应第一节点N1的信号，将第二时钟信号CK2传输至信号输出端VOUT，使移位寄存器电路输出扫描驱动信号。

如果第三晶体管T3的阈值电压过小，例如Vth<0，第三晶体管T3就会出现无法完全关断的情况。具体的，在某一时段，需要第四晶体管T4关闭，会给第三晶体管T3的栅极一个低电压(例如-10V)。而此时第三晶体管T3的源极电压也为-10V的低电压，第二时钟信号CK2在该时段输入-10V的低电平。则第三晶体管T3的栅源电压为Vgs＝0V>Vth，第三晶体管T3无法正常关闭，第二时钟信号CK2就会从第三晶体管T3漏入到信号输出端VOUT，从而使移位寄存器电路输出扫描驱动信号变成多脉冲信号，使显示出现异常。

而现有技术中像素驱动电路一般位于显示区域，与像素单元一一对应，用于控制像素发光。在像素驱动电路中，一般包括开关晶体管和驱动晶体管，驱动晶体管用于输出控制显示器件亮度的驱动信号，例如液晶显示面板中用于响应扫描信号将驱动信号传输给像素电极的驱动晶体管，再例如有机发光显示面板中用于控制发光二极管发光、亮度、灰阶的驱动晶体管，这类驱动晶体管的阈值电压如果随着驱动时间变长而发生变化，就无法按照期望的水平实现对应像素的亮度的控制，因此需要这类发挥像素驱动作用的薄膜晶体管的阈值电压具有较高的稳定性。

作为薄膜晶体管的一个分支，氧化物半导体薄膜晶体管由于具有较大的迁移率、较低的关态电流以及较低的制作成本，受到越来越多的关注。在发明人对氧化物半导体薄膜晶体管研究中发现，对于氧化物半导体薄膜晶体管，适当降低氧化物半导体层(即氧化物半导体薄膜晶体管的有源层)的厚度可以有效提氧化物半导体薄膜晶体管的阈值电压。

发明人从实验中发现，如图3所示，图3为氧化物半导体薄膜晶体管的阈值电压与氧化物半导体层厚度关系的仿真图，其中，氧化物半导体选用的为氧化铟镓锌(即IGZO)，横坐标为氧化物半导体层厚度(单位：

)，纵坐标为阈值电压Vth(单位：V)。由图3可看出随着与氧化物半导体层的厚度不断减小，薄膜晶体管的阈值电压Vth不断增大。

随着进一步实验，发现随着与氧化物半导体层的厚度不断减小，在增大阈值电压Vth的同时带来了氧化物半导体薄膜晶体管的阈值电压稳定性(特别是正偏压稳定性)明显劣化的问题，从而使显示器(特别是有机发光器)出现因为阈值电压Vth漂移而导致另外的显示异常(如残影和Mura)。

如图4所示，图4为氧化物半导体薄膜晶体管的阈值电压稳定性与氧化物半导体层厚度关系的仿真图，其中，氧化物半导体选用的为氧化铟镓锌，横坐标为氧化物半导体层厚度(单位：

)，纵坐标为阈值电压的变化量ΔVth(单位：V)。由图4可看出随着与氧化物半导体层的厚度不断减小，薄膜晶体管的阈值电压的变化量ΔVth不断增大，也就是说，随着与氧化物半导体层的厚度不断减小，薄膜晶体管的阈值电压的稳定性下降。

有鉴于此，本发明实施例提供一种阵列基板，该阵列基板包括：基底；设置在基底一侧上的多个电路结构；电路结构包括位于显示区的像素驱动电路和围绕显示区的外围驱动电路；电路结构包括多个薄膜晶体管，薄膜晶体管包括沿垂直于基底方向层叠设置的栅极、栅极绝缘层、至少一层氧化物半导体有源层以及源漏极。

具体的，结合图5、图6所示，图5是本发明实施例提供的一种阵列基板的俯视图，图6是本发明实施例提供的一种阵列基板的截面图，截面方向垂直于阵列基板。阵列基板100可以用于液晶显示面板，也可以用于有机发光显示面板。后面有相应会详细介绍包含该阵列基板的显示面板，此处不再赘述。

阵列基板100包括基底110，基底110可以由诸如玻璃、聚酰亚胺(PI)、聚碳酸酯(PC)、聚醚砜(PES)、聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、多芳基化合物(PAR)或玻璃纤维增强塑料(FRP)等聚合物材料形成。基底110可以是透明的、半透明的或不透明的。

本发明实施例中的基底还可以为柔性基底，由厚度较薄的聚合物形成，例如聚酰亚胺。基底还可以包括缓冲层，缓冲层可以包括多层无机、有机层层叠结构，以阻挡氧和湿气，防止湿气或杂质通过基板扩散，并且在基底的上表面上提供平坦的表面，有利于后续膜层制作，具体结构本发明不再赘述。

阵列基板100还包括设置在基底110一侧上的多个电路结构。阵列基板100被划分为显示区AA和围绕显示区AA的外围区NA，电路结构包括位于显示区AA的像素驱动电路120(图5中以虚线框圈出，其中像素驱动电路中部分元件未画出)和围绕显示区AA的外围驱动电路130(图5中以虚线框圈出)。可以理解的，阵列基板用于为显示面板提供驱动信号、控制显示面板显示。显示面板包括正常显示画面的区域以及围绕显示画面的区域的周边区域。本申请所说的阵列基板的显示区即属于显示面板正常显示画面的区域，围绕显示区的外围区即属于显示面板的周边区域。

电路结构包括多个薄膜晶体管(Thin Film Transistor，TFT)。本发明实施例以底栅型的薄膜晶体管为例进行说明，在本发明其他可选实施例中薄膜晶体管可以为顶栅结构。

薄膜晶体管200(图6中以点-划线框圈出)包括沿远离基底110方向依次层叠设置的栅极201、栅极绝缘层202、有源层300以及源漏极204。有源层300为至少一层氧化物半导体有源层，包括通过掺杂N型杂质离子而形成的源极接触区和漏极接触区，以及形成在源极接触区和漏极接触区之间区沟道区域。源漏极204包括相互间隔的源电极和漏电极。其中，阵列基板100还包括位于有源层300和源漏极204之间的刻蚀阻挡层205。刻蚀阻挡层205暴露有源层300的源极接触区和漏极接触区；源电极和漏电极分别与有源层300的源极接触区和漏极接触区接触。

可选的，薄膜晶体管中的氧化物半导体有源层可以为IGZO、ITZO、IGZTO、IGO、IAZO中的任意一种或几种的组合。

阵列基板100还包括钝化层206、平坦化层207。钝化层206位于薄膜晶体管200上，具体的，位于源漏极204上。钝化层可以由氧化硅或氮化硅等的无机层形成或者由有机层形成。平坦化层207位于钝化层206上，可以包括压克力、聚酰亚胺(PI)或苯并环丁烯(BCB)等的有机层，平坦化层270具有平坦化作用。

薄膜晶体管200包括第一薄膜晶体管210和第二薄膜晶体管220。第一薄膜晶体管210的有源层300(图6中以加粗虚线圈出示意)的层数多于第二薄膜晶体管220的有源层203的层数。第一薄膜晶体管220的有源层300的厚度大于第二薄膜晶体管220的有源层203的厚度。且第二薄膜晶体管220中的各有源层300均与第一薄膜晶体管210中的有源层300同层。

也就是说，第二薄膜晶体管中的各有源层均有第一薄膜晶体管中的一层有源层与其同层。而第一薄膜晶体管中的有源层除了与第二薄膜晶体管中的各有源层同层的部分，还比第二薄膜晶体管多设置了至少一层有源层。

其中，第一薄膜晶体管210电连接于像素驱动电路120中，用于输出控制显示器件亮度的驱动信号。

第二薄膜晶体管220电连接于外围驱动电路中，用于输出扫描信号。

由于第一薄膜晶体管的有源层厚度相较于第二薄膜晶体管的有源层的厚度要大，因此第一薄膜晶体管具有较高的阈值电压稳定性，适合输出控制显示器件亮度的驱动信号，可以为需要精确信号的器件提供信号，提供电路信号的准确度。而第二薄膜晶体管由于有源层厚度小，具有较高的阈值电压，可以准确的响应信号对其的开关控制，准确响应控制信号，无论是在数值上还是时刻上都可以精准地输出扫描信号。通过对第一薄膜晶体管和第二薄膜晶体管的不同设计及不同的运用，有效提高可阵列基板中电路结构的工作可靠性。

此外，通过本发明实施例提供的阵列基板，可以使不同的区域(例如外围驱动电路和像素驱动区域)中的薄膜晶体管具有不同的特性，以满足不同区域的电路对薄膜晶体管器件的不同特性需求，既可以满足部分位置需要高阈值电压稳定性的要求，又可以满足一部分位置需要高阈值电压的要求，使电路中不同位置的薄膜晶体管更加配合电路工作，更好地执行其功能、发挥其作用，使阵列基板中的电路在工作时输出的信号更加准确及可靠。而且，通过本发明实施例提供的阵列基板，在提高电路的可靠性的同时无需分批制作满足不同需求的薄膜晶体管，不用增加工艺窗口；也不会增加膜层厚度。

可选的，第一薄膜晶体管和第二薄膜晶体管的栅极同层；第一薄膜晶体管和第二薄膜晶体管的栅极绝缘层同层；第一薄膜晶体管和第二薄膜晶体管的源漏极同层。这样，实现了在同一基底上同时完成满足不同特性需求的薄膜晶体管，提高电路可靠性的同时简化工艺，不用增加工艺窗口；也不会增加膜层厚度。

进一步，第一薄膜晶体管210与像素驱动电路中的显示器件直接电连接。可以理解的，显示器件可以为显示面板中的发光元件，例如可以使液晶显示面板中的像素电极；或有机发光显示面板中的有机发光二极管。第一薄膜晶体管相当于驱动晶体管，与显示器件直接连接，控制显示器件的发光、亮度灰阶。具体的，如图5、图7所示。

参考图5所示，阵列基板100可以用于液晶显示面板，阵列基板100还包括多条交叉且绝缘的第一信号线191(即数据线)和第二信号线192(即扫描线)，并界定出多个以矩阵形式排列的像素单元，第一薄膜晶体210管通过其源极和漏极连接于第一信号线191与像素电极193之间，第一信号线191用于传输驱动信号。第一薄膜晶体管210的栅极与第二信号线192连接；第二信号线192用于向第一薄膜晶体管210传输扫描信号，控制第一薄膜晶体管210的开关状态，从而控制第一薄膜晶体管210是否能向像素电极193传输驱动信号(即像素电压)。

参考图7所示，图7为本发明实施例提供的另一种阵列基板的像素驱动电路的示意图。阵列基板100可以用于液晶显示面板，阵列基板100还包括一个开关薄膜晶体管M1、一个驱动薄膜晶体管M2)、一个存储电容Cst其中，驱动薄膜晶体管M2通过其源极和漏极连接于有机发光二极管OLED与电压源之间，用于基于所述电压源PVDD提供的电压向发光二极管OLED提供驱动电流；驱动薄膜晶体管M2的栅极用于响应驱动薄膜晶体管M2源极和漏极提供的信号从而开启或关闭。在发光二极管OLED发光阶段，当扫描线扫描到某一行，该行的扫描线给开关薄膜晶体管M1的栅极加电压，开关薄膜晶体管M1管导通，信号线输送数据信号，经过开关薄膜晶体管M1给驱动薄膜晶体管M2的栅极施加电压，驱动薄膜晶体管M2导通，电源线施加恒定电压，电流流过发光二极管OLED，使发光二极管OLED发光，保证像素处于点亮状态；信号线提供的电压同时给存储电容Cst充电，把信号存储在存储电容Cst中。

可以理解的，在像素驱动电路与显示面板中的像素一一对应，控制各个像素的亮度灰阶，每一个像素驱动电路都包括驱动晶体管。薄膜晶体管的工作状态跟其阈值电压有很大关系，也就是说，驱动晶体管所传输的用于控制显示器件发光、亮度的信号不仅受数据信号、扫描信号的控制，同时也受驱动晶体管自身的阈值电压的影响。如果随时间变化的阈值电压发生偏移，则显示面板所显示画面会出现亮度不均、色偏等问题，影响显示效果。通过本发明上述实施例提供的阵列基板，使阈值电压稳定性高的第一薄膜晶体管用作与显示器件之间连接的驱动晶体管，保证了驱动晶体管在长时间的工作中位置较高的稳定性，避免显示器件的发光及亮度灰阶出现异常，提高了显示面板的显示效果及寿命。

进一步，第二薄膜晶体管220与外围驱动电路的输出端直接电连接。具体的，结合图2所示。将第三晶体管T3设置为第二薄膜晶体管，用于响应第一节点N1的信号，将第二时钟信号CK2传输至信号输出端VOUT，也就是说，第二薄膜晶体管220的源极即为该外围驱动电路(移位寄存器)的输出端。由于第二薄膜晶体管220具有较高的阈值电压，因此在非扫描阶段，即信号输出端VOUT不输出扫描信号而需要第三晶体管T3关断时，第三晶体管T3可以完全关断，避免信号泄露造成显示异常。

可以理解的，在本发明的其他可选实施例中，薄膜晶体管连接在电路结构中的位置还包括第一位置，在电路结构工作过程中，第一位置的薄膜晶体管处于正偏压的时间大于处于负偏压的时间，第一位置连接的薄膜晶体管为第一薄膜晶体管。也就是说，除了与现实器件连接的位置或用于输出控制显示器件亮度的驱动信号的位置设置有第一薄膜晶体管，如果薄膜晶体管连接在电路结构中的位置存在第一位置，第一位置处薄膜晶体管处于正偏压的时间大于处于负偏压的时间，则第一位置连接的薄膜晶体管为第一薄膜晶体管。由于第一位置处的薄膜晶体管长时间处于正偏压状态，随着正偏压时间变长，薄膜晶体管的阈值电压会发生偏移，通过将第一位置连接的薄膜晶体管设置为第一薄膜晶体管，使该位置连接的薄膜晶体管的正偏压稳定性提供，及消除或减弱了阈值电压的偏移，避免了显示画面会的亮度不均、色偏等问题，提高了显示效果及显示面板的寿命。可选的，如图8、图9所示，图8为本发明实施例提供的另一种阵列基板的像素驱动电路的示意图，图9为图8中的像素驱动电路的驱动时序及波形示意图。由于第一位置S2处所连接的薄膜晶体管需要精确控制提供给下一级器件的信号，及提高控制有机发光二极管OLED亮度灰阶的信号，所以第一位置S2连接的薄膜晶体管为第一薄膜晶体管。

在本发明的其他可选实施例中，薄膜晶体管连接在电路结构中的位置还包括第二位置，在电路结构工作过程中，第二位置的薄膜晶体管的栅极和源极的电压差为零的时间大于电压差为正的时间，第二位置连接的薄膜晶体管为第二薄膜晶体管。例如对于N型薄膜晶体管来说，由于第二位置的薄膜晶体管的栅极和源极的电压差为零的时间大于电压差为正的时间，因此在第二位置的薄膜晶体管需要关断时，栅极和源极的电压差会出现长时间为零的状态，也就是说，栅极和源极的电压差很小；这样的话，如果阈值电压为负，则第二位置的薄膜晶体管无法关断，电路无法正常工作。通过第二位置连接的薄膜晶体管设置为第二薄膜晶体管，提高了第二位置的薄膜晶体管的阈值电压，从而保证第二位置的薄膜晶体管可以完全关断，提高电路元件的可靠性，避免信号泄露造成显示异常。可选的，如图10所示，图10为本发明实施例提供的另一种阵列基板的电路的示意图。具体的，图10所示为一种静电保护电路，即ESD电路。第二位置为静电保护电路中的薄膜晶体管所在位置。为了保证第二位置的薄膜晶体管可以完全关断，避免电路不需要释放静电的时候静电保护电路出现漏电情况，因此第二位置，即静电保护电路中的薄膜晶体管设置为第二薄膜晶体管，从而提高电路可靠性。

在本发明的其他可选实施例中，薄膜晶体管连接在电路结构中的位置还包括第三位置，在电路结构工作过程中，第三位置的薄膜晶体管用于提供信号给需要响应精确信号的器件，第三位置连接的薄膜晶体管为第一薄膜晶体管。由于薄膜晶体管所输出的信号不仅受其响应的信号和接收的信号的影响，同时也受薄膜晶体管自身的阈值电压的影响。而阈值电压的变化对薄膜晶体管准确输出信号、维持电路正常工作会产生负面的影响。因此通过将用于提供信号给需要响应精确信号的器件的薄膜晶体管设置为第一薄膜晶体管，提高了薄膜晶体管的阈值电压稳定性，避免了自身的阈值电压的变化对输出信号的干扰，提高薄膜晶体管输出信号的准确。可选的，如图8、图9所示，第三位置S1、S3处所连接的薄膜晶体管用于响应Emit信号，而Emit信号长时间为高电平，也就是说，第三位置S1、S3处所连接的薄膜晶体管长时间处于正偏压状态，因此，第三位置S1、S3处所连接的薄膜晶体管为第一薄膜晶体管。从而可以解决上述提到的问题，提高电路可靠性。当然，本实施例并不局限于上述电路中所述的第三位置。例如，还可以将图2中的第四晶体管T4设置为第一薄膜晶体管，因为图2中的第四晶体管T4用于响应第一时钟信号CK1，有一半的时间处于正偏压状态，因此，也属于第三位置中的情况，需要将第四晶体管T4设置为第一薄膜晶体管以提高电路的可靠性。

在本发明实施例提供的另一种阵列基板中，如图11所示，图11为本发明实施例提供的另一种阵列基板的截面图，第二薄膜晶体管220与第一薄膜晶体管210同层的有源层(图11中有源层填充网格图案的部分)位于第二薄膜晶体管220与第一薄膜晶体管210不同层的有源层远离基底110的一侧。

由于第一薄膜晶体管中的有源层除了与第二薄膜晶体管中的各有源层同层的部分之外，还比第二薄膜晶体管多设置了至少一层有源层。因此，在制作的时候，应当避免第一薄膜晶体管中的相较于第二薄膜晶体管额外设置的源层部分在制作过程中对第一薄膜晶体管与第二薄膜晶体管同层的有源层部分的干扰。如果第一薄膜晶体管与第二薄膜晶体管同层的有源层位于第一薄膜晶体管与第二薄膜晶体管不同层的有源层靠近基底的一侧，在制作时会先形成同层的有源层部分，然后再在同层的有源层部分上形成一层氧化物半导体层并图案化形成第一薄膜晶体管特有的有源层部分。然而在图案化刻蚀的过程中，会将第二薄膜晶体管的有源层过刻，出现不良。通过本实施例，避免了第二薄膜晶体管的有源层的过刻，保证工艺良率。

在本发明实施例提供的另一种阵列基板中，如图12所示，图12为本发明实施例提供的另一种阵列基板的截面图。

阵列基板100还包括沿垂直于基底110的方向层叠设置的第一有源层301和第二有源层302；第一薄膜晶体管210的有源层300为双层结构，分别与第一有源层301和第二有源层302同层；第二薄膜晶体管220的有源层300为单层结构，仅与第二有源层302同层。通过将有源层最多设置成两层，不仅可以避免膜层过多影响其他膜层的形成，增加工艺难度，避免增加阵列基板厚度，还可以满足通过层数差异来实现对薄膜晶体管的特性的调节。也就是说，在各个薄膜晶体管都具有位于相同层的氧化物半导体有源层的基础上，仅仅需要额外设置的一层氧化物半导体有源层就满足不同薄膜晶体管对有源层厚度的需求。

可选的，第一薄膜晶体管210中，第二有源层302在基底110上的正投影覆盖第一有源层301在基底110上的正投影。通过第二有源层302覆盖第一有源层301，使第一薄膜晶体管210中的源漏极204只能与第二有源层302接触，与第二薄膜晶体管220中源漏极204与有源层300的接触情况保持一致。使各个薄膜晶体管的有源层与源漏极的接触性能保持一致。

可选的，第一有源层的厚度小于第二有源层的厚度。为了使薄膜晶体管正常工作，氧化物半导体薄膜晶体管的有源层厚度的取值有一定的范围，厚度不宜过大。使第一有源层的厚度小于第二有源层的厚度可以避免第一薄膜晶体管的有源层厚度过大，超出器件正常工作所要求的厚度范围。而且第一有源层的厚度小于第二有源层的厚度可以避免两类薄膜晶体管的特性差异过大，也可以使电路结构中的器件厚度差别不会太大，从而避免对薄膜晶体管或电路结构其他性能造成影响，同时有利于阵列基板整体膜层结构的均一。

可选的，第二有源层的厚度范围为

到

由上述图3、图4中实验可知，这样可以保证第二薄膜晶体管的阈值电压不会太小。

进一步，第二有源层的厚度范围为

到

也就是说，第二有源层的厚度不小于

可以保证第二薄膜晶体管的有源层厚度不会太薄造成器件失效，同时为第一薄膜晶体管有源层的厚度做出一定贡献。有实验数据可知，第二有源层的厚度不大于

可以保证第二薄膜晶体管的阈值电压不会为辅助，提高第二薄膜晶体管阈值电压的效果更明显，更有利于防止第二薄膜晶体管出现无法正常关断的情况。

进一步，第二有源层的厚度为

有利于第二薄膜晶体管满足提高阈值电压的需求的同时，更有利于第一薄膜晶体管中第二有源层与第一有源层厚度的搭配及结合。而且，通过图3、图4中的数据可知，氧化物半导体有源层厚度为

薄膜晶体管的预制电压已经为正，足以满足第二薄膜晶体管所在位置对薄膜晶体管的特性要求。而有源层厚度为

时，薄膜晶体管的阈值电压稳定性能也并不高，无需额外设置更多层或更厚的氧化物半导体层。

可选的，第一有源层的厚度范围为

到

避免第一薄膜晶体管与第二薄膜晶体管的特性差异过大，也可以使电路结构中的器件厚度差别不会太大，避免对薄膜晶体管或电路结构其他性能造成影响，同时有利于阵列基板整体膜层结构的均一。尤其当第二有源层的厚度为

之间时，第一薄膜晶体管的有源层厚度不小于

最大达到

也就是说，第一薄膜晶体管的阈值电压偏移不超过2V。可选的，第一有源层厚度为

时，第一薄膜晶体管的有源层厚度为

第一薄膜晶体管的阈值电压偏移约为1V。由以上分析可知，当第一有源层、第二有源层厚度分别取上述厚度范围或厚度值进行搭配时，可以有提高小第二薄膜晶体管的阈值电压、提高第一薄膜晶体管的阈值电压稳定性，同时使各个薄膜晶体管的结构更便于制作，薄膜晶体管的其他性能更稳定。

在本发明的其他可选实施例中，第一薄膜晶体管和第二薄膜晶体管的有源层厚度的差值为

到

从而更好的避免两类薄膜晶体管的特性差异过大，也可以使电路结构中的器件厚度差别不会太大，避免对薄膜晶体管或电路结构其他性能造成影响，同时有利于阵列基板整体膜层结构的均一。

在本发明实施例提供的另一种阵列基板中，如图13和图14所示，图13为本发明实施例提供的另一种阵列基板的截面图。图14为本发明实施例提供的另一种阵列基板中第一薄膜晶体管的俯视图。为方便说明，第一薄膜晶体管的膜层以透视的方式绘出。

阵列基板100还包括沿垂直于基底110的方向层叠设置的第一有源层301和第二有源层302；第一薄膜晶体管210的有源层300为双层结构，分别与第一有源层301和第二有源层302同层；第二薄膜晶体管220的有源层300为单层结构，仅与第二有源层302同层。

可选的，第一薄膜晶体管210的有源层300包括沟道区和在第一方向X上位于沟道区两端的源漏极接触区，其中沟道区的正投影与栅极201交叠，第一薄膜晶体管210的有源层300中的第一有源层301和第二有源层302在沟道区内的正投影图案一致。也就是说，在第一有源层301和第二有源层302落在栅极201上的正投影重合，从而使第一有源层301和第二有源层302产生的沟道宽度相同。其中，沟道宽度为沟道区在第二方向Y上的长度，第二方向Y与第一方向X相交或垂直。当然在其他可选实施例中，沟道宽度的方向可以为有源层沟道区中除了与源漏极连接的相对两端之外的任意相对两端之间的距离。

可以理解的，如果第一有源层和第二有源层在落在栅极上的正投影不重合，比如说在沟道区域，即有源层与栅极重叠的区域，第一有源层全部被第二有源层覆盖，且在沟道宽度的方向上，第二有源层大于第一有源层。则在沟道的宽度方向上会出现两种沟通区域，一种是第一有源层和第二有源层重叠的区域，另一种是仅有第二有源层的区域。这两个区域的有源层厚度不同，所以两区域的特性会有差异，相当于两种不同特性的薄膜晶体管并联。这样有可能导致薄膜晶体管特性曲线发生畸变，出现亚沟通效应。

通过本发明实施例提供的阵列基板，不仅可以使不同的区域中的薄膜晶体管具有不同的特性，还可以保证薄膜晶体管满足高阈值电压稳定性的同时不会由于薄膜晶体管的结构差异导致性曲线发生畸变，出现亚沟通效应。

进一步，第一薄膜晶体管210中的第一有源层301和第二有源层302图案一致，即在第一方向X上第一有源层301和第二有源层302的宽度也一致，使有源层膜层结构更均匀，避免各区域有源层厚度不同对薄膜晶体管的特性造成影响。

当然，在本发明的其他可选实施例中，第一薄膜晶体管中的第一有源层和第二有源层在第一方向上的宽度可以不一致；可选的，在第一方向上，第二有源层的宽度大于第一有源层，从而在第一薄膜晶体管的有源层的源漏极接触区中，第二有源层覆盖第一有源层，使第一薄膜晶体管的源漏极只与第二有源层接触，使第一薄膜晶体管与第二薄膜晶体管的源漏极与有源层的接触性能一致，使薄膜晶体管的其他性能不受影响。

在本发明实施例提供的一种阵列基板的制作方法中，如图15到图19所示，图15到图19为本发明实施例提供的阵列基板的制作过程示意图。还需要说明的是，本发明实施例下述附图中包括的省略号“…”是指柔性显示面板在左右方向或者上下方向上延伸，所省略的部分可以包括其他结构，本发明实施例对此不作具体限制。

首先，如图15所示，基底110上包括第一区域1和第二区域2，第一区域1为第一薄膜晶体管所在位置，第二区域2为第二薄膜晶体管所在位置。在基底110上形成第一金属层，图案化第一金属层分别在第一区域1和第二区域2内形成第一薄膜晶体管和第二薄膜晶体管的栅极201；在第一金属层，即栅极201远离基底110的一侧形成覆盖第一薄膜晶体管和第二薄膜晶体管的栅极绝缘层202。

然后，在栅极绝缘层202远离基底110的一侧，且分别在第一区域1和第二区域2内形成第一薄膜晶体管和第二薄膜晶体管的有源层300。

具体的，如图16所示，先在栅极绝缘层202上形成一层氧化物半导体膜层，即第一有源层301，氧化物半导体材料可以为IGZO、ITZO、IGZTO、IGO、IAZO中的任意一种或几种的组合。图案化该氧化物半导体膜层。具体的，可以通过曝光、显影、刻蚀等工艺，保留该氧化物半导体膜层与第一薄膜晶体管的栅极201交叠的部分，去除与第一薄膜晶体管等其他器件交叠的部分，形成第一薄膜晶体管的有源层300的一部分。

然后，如图17所示，在第一有源层301远离基底110的一侧上再形成一层氧化物半导体膜层，即第二有源层302，氧化物半导体材料可以为IGZO、ITZO、IGZTO、IGO、IAZO中的任意一种或几种的组合。图案化第二有源层302，可以通过曝光、显影、刻蚀等工艺，分别保留该氧化物半导体膜层与第一薄膜晶体管和第一薄膜晶体管的栅极201交叠的部分，形成第二薄膜晶体管202的有源层300以及第一薄膜晶体管201的有源层300的另一部分。

完成薄膜晶体管的有源层的制作后，如图18所示，在有源层300远离基底110的一侧上形成一层绝缘层，即刻蚀阻挡层205。图案化刻蚀阻挡层205，使其暴露有源层300的源极接触区和漏极接触区。

然后，如图19所示，在蚀阻挡层205上形成第二金属层，即源漏极204，并图案化第二金属层，分别形成相互间隔的源电极和漏电极，源电极和漏电极分别与有源层300的源极接触区和漏极接触区接触，形成满足不同特性需求的第一薄膜晶体管210和第二薄膜晶体管202。其中，刻蚀阻挡层205可以用来防止在图案化刻蚀第二金属层时对有源层300造成过刻。

通过本发明实施例提供的阵列基板的制作方法，可以在不同的区域中形成具有不同特性的薄膜晶体管，以满足不同区域的电路对薄膜晶体管器件的不同特性需求，既可以满足部分位置需要高阈值电压稳定性的要求，又可以满足一部分位置需要高阈值电压的要求，使电路中的不同位置的薄膜晶体管更加配合电路工作，更好地执行其功能、发挥其作用，使阵列基板中的电路在工作时输出的信号更加准确及可靠。而且，本发明实施例提供的阵列基板的制作方法，在提高电路的可靠性的同时无需分批制作满足不同需求的薄膜晶体管，不用增加工艺窗口，提高效率、提高良率的同时节省了成本。

如图20所示，图20为本发明提供实施例提供的一种显示面板的示意图。显示面板500包括上述实施例所描述的各种阵列基板100以及位于阵列基板100远离基底110一侧的显示功能层600。

可选的，显示面板为液晶显示面板，显示功能层600包括与阵列基板100相对设置的彩膜基板610以及通过封框胶620密封在阵列基板与彩膜基板之间的液晶层630。

当然在其他可选实施例中，如图21所示，图21为本发明提供实施例提供的另一种显示面板的示意图。显示面板可以为有机发光显示面板，显示功能层600包括沿着远离阵列基板100的方向依次层叠的阳极层、有机发光层、阴极层以及薄膜封装层。还可以包括位于阳极层与有机发光层之间像素定义层，像素定义层包括多个暴露阳极层的开口，有机发光层通过开口与阳极层接触。由于显示功能层600中的有机材料对氧气和水汽非常敏感，显示面板还包括位于远离显示功能层600远离阵列基板100一侧的封装层700，以包封有机发光显示器件。

如图22所示，图22为本发明提供实施例提供的一种显示装置的示意图。显示装置800包括上述实施例所描述的显示面板500，以及保护显示面板的外壳810。

以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (17)

1.一种阵列基板，包括：

基底；

设置在所述基底一侧上的多个电路结构；所述电路结构包括位于显示区的像素驱动电路和围绕所述显示区的外围驱动电路；

所述电路结构包括多个薄膜晶体管，所述薄膜晶体管包括沿垂直于所述基底方向层叠设置的栅极、栅极绝缘层、至少一层氧化物半导体有源层以及源漏极；

所述薄膜晶体管包括第一薄膜晶体管和第二薄膜晶体管；

所述第一薄膜晶体管的有源层的层数多于所述第二薄膜晶体管的有源层的层数，所述第一薄膜晶体管的有源层的厚度大于所述第二薄膜晶体管的有源层的厚度；且所述第二薄膜晶体管中的各有源层均与所述第一薄膜晶体管中的有源层同层；

所述第一薄膜晶体管电连接于所述像素驱动电路中，用于输出控制显示器件亮度的驱动信号；

所述第二薄膜晶体管电连接于所述外围驱动电路中，用于输出扫描信号。

2.如权利要求1所述的阵列基板，其特征在于，

所述第一薄膜晶体管与所述像素驱动电路中的显示器件直接电连接；

所述第二薄膜晶体管与所述外围驱动电路的输出端直接电连接。

3.如权利要求1所述的阵列基板，其特征在于，

所述第二薄膜晶体管与所述第一薄膜晶体管同层的有源层位于所述第二薄膜晶体管与所述第一薄膜晶体管不同层的有源层远离所述基底的一侧。

4.如权利要求1或2所述的阵列基板，其特征在于，还包括：

沿垂直于所述基底的方向层叠设置的第一有源层和第二有源层；

所述第一薄膜晶体管的有源层为双层结构，分别与所述第一有源层和所述第二有源层同层；

所述第二薄膜晶体管的有源层为单层结构，仅与所述第二有源层同层。

5.如权利要求4所述的阵列基板，其特征在于，

所述第一薄膜晶体管中，所述第二有源层在所述基底上的正投影覆盖所述第一有源层在所述基底上的正投影。

6.如权利要求4所述的阵列基板，其特征在于，

所述第一薄膜晶体管的有源层包括沟道区和位于沟道区两端的源漏极接触区，所述第一薄膜晶体管的有源层中的所述第一有源层和所述第二有源层在所述沟道区内的正投影图案一致，所述沟道区的正投影与所述栅极交叠，所述第一有源层和所述第二有源层落在所述栅极上的正投影重合，使所述第一有源层和所述第二有源层产生的沟道宽度相同。

7.如权利要求4所述的阵列基板，其特征在于，

所述第一有源层的厚度小于所述第二有源层的厚度。

8.如权利要求4所述的阵列基板，其特征在于，

所述第二有源层的厚度范围为

到

9.如权利要求8所述的阵列基板，其特征在于，

所述第二有源层的厚度为

10.如权利要求8所述的阵列基板，其特征在于，

所述第一有源层的厚度范围为

到200Å 。

11.如权利要求1所述的阵列基板，其特征在于，

所述第一薄膜晶体管和所述第二薄膜晶体管的有源层厚度的差值为

到

12.如权利要求1所述的阵列基板，其特征在于，

所述第一薄膜晶体管和所述第二薄膜晶体管的所述栅极同层；

所述第一薄膜晶体管和所述第二薄膜晶体管的所述栅极绝缘层同层；

所述第一薄膜晶体管和所述第二薄膜晶体管的所述源漏极同层。

13.如权利要求1所述的阵列基板，其特征在于，

所述薄膜晶体管连接在所述电路结构中的位置还包括第一位置，在所述电路结构工作过程中，所述第一位置的薄膜晶体管处于正偏压的时间大于处于负偏压的时间，所述第一位置连接的薄膜晶体管为所述第一薄膜晶体管。

14.如权利要求1所述的阵列基板，其特征在于，

所述薄膜晶体管连接在所述电路结构中的位置还包括第二位置，在所述电路结构工作过程中，所述第二位置的薄膜晶体管的栅极和源极的电压差为零的时间大于电压差为正的时间，所述第二位置连接的薄膜晶体管为所述第二薄膜晶体管。

15.如权利要求1所述的阵列基板，其特征在于，

所述薄膜晶体管连接在所述电路结构中的位置还包括第三位置，在所述电路结构工作过程中，所述第三位置的薄膜晶体管用于提供信号给需要响应精确信号的器件，所述第三位置连接的薄膜晶体管为所述第一薄膜晶体管。

16.一种显示面板，包括：

权利要求1-15中任意一项所述的阵列基板；

显示功能层，位于所述阵列基板远离所述基底的一侧。

17.一种显示装置，其特征在于，包括权利要求16所述的显示面板。

Images