Nothing Special   »   [go: up one dir, main page]

CN107429418A - 同时进行的光刻胶表面的亲水改性和金属表面准备：方法、系统和产品 - Google Patents

同时进行的光刻胶表面的亲水改性和金属表面准备：方法、系统和产品 Download PDF

Info

Publication number
CN107429418A
CN107429418A CN201580072728.8A CN201580072728A CN107429418A CN 107429418 A CN107429418 A CN 107429418A CN 201580072728 A CN201580072728 A CN 201580072728A CN 107429418 A CN107429418 A CN 107429418A
Authority
CN
China
Prior art keywords
substrate materials
plating
hole
activation
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201580072728.8A
Other languages
English (en)
Inventor
埃里克·舒尔特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Andras Equipment Co
Original Assignee
Andras Equipment Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Andras Equipment Co filed Critical Andras Equipment Co
Publication of CN107429418A publication Critical patent/CN107429418A/zh
Pending legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/022—Electroplating of selected surface areas using masking means
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/34—Pretreatment of metallic surfaces to be electroplated
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Electrochemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

使用还原‑化学组成大气压等离子体的下游活性残留物的方法和系统，从而为用简单设备进行预覆镀表面准备提供多个优点。当所述大气压等离子体的下游活性形态撞击基板表面时，可以同时进行三个重要的表面准备过程：1.从所述覆镀基底的表面除去有机残留物。2.从所述覆镀基底的所述表面除去氧化。3.基板上的所有表面都被下游活性残留物高度活化，由此为后续覆镀操作创建可高度润湿的表面。

Description

同时进行的光刻胶表面的亲水改性和金属表面准备：方法、系 统和产品
关联引用
要求62/078,598的优先权，所述文献通过引用并入本文。
背景技术
本申请涉及集成电路和多芯片模块的制造，并且更具体地涉及金属覆镀。
要注意下文所讨论的点可能会体现得自所公开发明的后见之明，而不一定承认为现有技术。
覆镀中的标准惯例包括使用溶剂、酸、研磨剂、表面活性剂、超声搅拌和真空等离子体过程进行预覆镀表面准备来除去待覆镀的基板的有机污染和表面氧化。这些表面准备过程中的每个过程具有不同的缺点，例如有毒废物处理，对基板的暴露表面的化学损伤，对基板表面或基板组合物的其他敏感结构的机械损伤，外来粒子引入到表面，在处理之后并且在覆镀之前需要对表面进行冲洗，由这些表面处理方法的残留物对镀浴的污染等。
所需要的是一种为覆镀准备表面的快速并且环境友好的方法，所述方法为后续覆镀过程准备处于洁净和最优的表面状态的表面，并且不会在机械上和/或在化学上妨碍敏感基板，并且不需要对表面准备材料进行冲洗，并且不会污染镀浴。
另外，许多覆镀操作是使用表面掩蔽技术执行的，以提供覆镀材料的图案化的沉积。掩蔽材料的机械和化学相容性经常对可以在覆镀过程开始之前进行的表面准备的类型产生额外的约束。例如，图案化覆镀基板的光刻胶的使用会妨碍将残留的有机污染物从暴露的基板覆镀基底除去的某些溶剂的使用。常规地，为了克服该限制，真空等离子体处理(通常称为“氧灰化”)采用氧离子和原子轰击来除去暴露的覆镀基底上的有机残留物。然而，该技术具有缺点，例如：
1.缓慢、分批式生产量的限制，
2.光刻胶图案的临界线尺寸通常会被氧处理改变，
3.光刻胶的厚度会被氧处理减小。
4.氧处理与暴露的覆镀基底表面反应并且生成抑制覆镀过程的引发并且导致覆镀不均匀性的额外的氧化物。
另外，任何掩蔽材料(例如光刻胶)都是疏水性的，并且倾向于抑制镀浴溶液流动到精细几何结构中。这可以导致被称为“漏镀(skip plating)”的缺陷，在所述“漏镀”中，光刻胶中小的隔离开口根本不能覆镀，或者晚于打开、暴露更多的几何结构开始覆镀。需要在对图案化的基板覆镀之前进行表面准备，所述表面准备基本上不会在机械上或在化学上或在尺寸上妨碍图案化介质，并且还会促进水性溶液对图案化介质的极好的润湿，从而可以将最精细的图案化的几何结构覆镀而没有“遗漏”。
同时进行光刻胶的亲水改性和金属表面准备：方法、系统和产品
本申请教导在集成电路和多芯片模块的制造中进行覆镀的新方法。
附图简述
本专利或申请文件包含至少一幅以彩色表现的附图。具有一幅或多幅彩色附图的本专利或专利申请公开的副本将在请求并支付必要费用之后由专利局提供。
所公开的发明将参考附图描述，所述附图示出重要的示例实施例并且所述附图通过引用并入本文说明书，其中：
图1示出在覆镀之前，下游活性残留物从大气压等离子体头(atmospheric plasmahead)到基板的示例性施加。
图2A示出一种图案化的覆镀基板的示例横截面，包括存在：在覆镀基底上的氧化，在覆镀基底上的有机污染，在光刻胶显影之后留在图案化的特征的底部中的光刻胶残留物，以及在光刻胶上的疏水性表面。
图2B示出在由来自大气压等离子体的下游活性物质处理之后，像图2A的横截面的示例横截面。有机残留物和氧化已经被除去，并且所有表面均被水性镀液活化，以便极好地润湿。
图3示出水性溶液在未经处理的光刻胶图案之上流动的一个示例进程。这图示说明当表面图案化不润湿到镀浴的弯液面时，如何可以在小的几何结构中产生气泡。
图4示出在因为大气压等离子体的下游活性残留物而表面活化之后，如何容易地润湿掩蔽图案中小的几何结构的一个示例实施例。
图5示出可以根据本发明进行处理的特征的一些示例。
图6示出由下游还原性化学组成除去光刻胶残留物的一个示例绘图。
图7示出由下游还原性化学组成除去铜氧化物的一个示例绘图。
图8A、8B、8C和8D示出光刻胶图案的对比活化的示例，以允许水性溶液向下润湿到高深宽比的光刻胶通孔中。
图9示出在室温下，铜在各种条件下的再氧化的示例绘图。
图10A、10B和10C示出针对各种处理条件，光刻胶在铜覆镀基底上的示例性润湿特点。
具体示例实施方式
本申请的许多创新性教导将具体参考本申请优选的实施例(通过举例而非限制的方式)进行说明。本申请描述若干发明，并且下文陈述均不应该被认为是一般地限制权利要求书的内容。
大气压等离子体的下游活性残留物作为创建最优表面条件来促进具有优良品质的覆镀沉积的方法。
本发明包括利用还原性-化学组成大气压等离子体的下游活性残留物的工艺方法，从而为用简单设备预覆镀表面准备提供多个优点。当来自大气压等离子体的下游活性残留物撞击基板表面时，可以同时进行三个重要的表面准备过程：
1.从覆镀基底的表面除去有机残留物。
2.从覆镀基底的表面除去氧化。
3.基板上的所有表面都被下游活性残留物高度活化，由此为后续覆镀操作创建可高度润湿的表面。
利用大气压等离子体的下游活性残留物的表面处理的该组合为整个覆镀过程提供以下优点：
表面处理是快速并且有效的，并且可以在连续的生产量基础上完成。
消除真空室、气体泵和过程密闭室。
消除润湿化学表面处理(及其后续处理)。
消除预润湿设备和表面活性剂。
消除通过真空室、润湿过程和多个处理过程引入的外来粒子。
暴露于镀液的表面被高度活化，由此极大地降低表面气泡掩蔽和漏镀。
覆镀基底的表面被化学还原成自然金属。这除去覆镀基底金属上的氧化，由此降低覆镀引发时间并且提高沉积的横向均匀性。
本发明包括利用大气压等离子体的下游残留物(即，中性自由基、亚稳态的高能原子)的工艺方法，从而提供多个表面改性过程，以便为覆镀准备表面。各个所公开实施例的几个关键特征包括：
选择大气压等离子体源以提供下游残留物，从而在基板的表面上进行化学改性。这允许所述过程在室温条件下推进，由此消除由真空室、气体泵送系统、气体密闭室等造成的费用和时间限制。
选择具体的还原性气体混合物使得能够在不使用氧或氧化性化学组成的情况下有效除去有机污染。消除传统的基于氧的处理(如“氧灰化”)具有如下优点：它将不会增加(并且通常可以减小)基板覆镀基底的表面上的氧化厚度。这在覆镀沉积开始时会导致更快并且更均匀的初始“冲击”(strike)。
针对大气压等离子体选择合适的气体前体会产生具有高度有效的表面活化能力的下游残留物。这些用来明显地增加镀液对基板表面的润湿。这消除当基板被引入到镀浴中时，在覆镀基底表面上形成气泡和孔洞的倾向。这在基板被图形化为具有通常为疏水性的光刻胶层时甚至更为重要。由大气压等离子体的下游活性残留物进行的表面活化导致光刻胶表面被镀液强烈地润湿，由此将镀液吸到光刻胶图案中最小的开口中。
选择等离子体头和基板之间的扫描速度和间隙是表面准备过程中重要的参数。扫描速度改变表面化学反应发生的速率。
在大气压等离子体气体混合物中添加具体的钝化化学组成可以抑制氧化物在覆镀基底表面上的再生成，由此使得在预覆镀表面准备和实际覆镀过程之间能够有更长的等候时间。通过向大气压等离子体混合物中添加少量的氮气来完成该钝化过程。然而必须小心，不要使金属表面氮化太多以致于显著阻碍覆镀成核。对于铜钝化，在总气流的1％的数量级上的低氮流是典型的。在该氮化水平(在铜上大约一个氮单层)上，不会显著阻碍覆镀成核。
上文提到的关键过程特征中的每个都更详细地描述在下文中。
大气压等离子体源的使用：
在图1的示例实施例中，相对于下游气流扫描基板，由此使基板经受在大气压等离子体头内部的等离子体区域中产生的下游活性物质的均匀处理。大气压排除区是由过程气体流动出等离子体头出口孔产生的，所述过程气体随后在等离子体头的底部表面和基板之间横向扩散。大气压等离子体源(1)提供化学自由基(例如单原子氢)和亚稳态的惰性气体原子(例如氦的亚稳态的电子状态)的方便来源(5)来进行表面改性，而不需要昂贵的真空室、泵送系统和/或过程气体密闭室。除了这些益处之外，某些类型的大气压等离子体源——即介质阻挡放电(DBD)低温等离子体源(例如由SETNA Corp.供应的Ontos7等离子体源)——将高能等离子体区域约束到等离子体源的内部。到气流(2)通过等离子体区域(3)并且离开等离子体源的底部中的孔口(4)时，因为在室压条件下发生的高速率的粒子碰撞，所有的高能成分(例如离子、热电子和动力学轰击物质)都失去了它们的能量。这确保正被处理的基板(6)不会因为例如典型地存在于真空等离子体系统中的高能粒子而遭受表面损伤。另外，因为来自大气压等离子体源的下游活性残留物没有明显的动能，在处理中，它们不会在基板的紧邻表面处破坏原子晶格结构。这导致这样的基板表面，所述基板表面具有高度的原子序态，同时没有有机和氧化物污染物，由此使得最高可能的“表面活化”成为可能。由大气压等离子体下游活性残留物活化的表面提供极高水平的表面活化，以产生可高度润湿的表面。该类型的无损伤表面活化远远优于基于真空的等离子体系统，所述基于真空的等离子体系统用离子轰击表面，并且产生被轰掉的表面原子的“碎片”。
选择具体的还原气体混合物
由于空气暴露和光刻胶残留，除去表面氧化和有机污染两者对于有效和均匀的覆镀都是重要的，尤其是在覆镀过程的成核阶段期间。氧化物或有机物中任一个存在于覆镀基底的表面上将会抑制在覆镀基底和镀浴之间的电流，所述电流是覆镀中包括的电子交换过程所必需的。时常地，在覆盖金属覆镀之前，进行溶剂清洁来除去有机物，接着酸预刻蚀来除去氧化物。这两种程序都已知为向表面引入粒子和额外的污染物，所述程序最终以镀浴结束，或者由于覆镀沉积本身的缺陷而更糟。在半导体加工(参考图2A)中，有机光刻胶掩膜(11)被用来图案化覆镀基底(12)，以掩蔽某些区域免于覆镀过程。在该情况中，不能使用溶剂来除去有机或光刻胶残留物，以免改变或破坏光刻胶图案。因此通常使用(在真空室中的)氧灰化来为光刻胶图案(7)“清除浮渣”，并且从覆镀基底除去其他有机成分(8)。然而，该传统的基于氧的加工在覆镀基底的表面上生成甚至更厚的氧化物，所述氧化物必须在可以开始覆镀之前被除去。另外，氧等离子体处理经常会改变光刻胶图案的尺寸，因为它会除去显著量的光刻胶。所公开的加工方法采用由大气压等离子体产生的还原化学组成下游自由基。通过仔细选择进入大气压等离子体头的气体混合物，利用导致图案化的覆镀基底(图2B)的相同的化学组成和大气压等离子体条件，有机残留物(7、8)和金属氧化(9)两者都可以被除去，所述图案化的覆镀基底具有无氧化物和无有机物的表面(15)。这消除了为了在覆镀之前除去有机物和氧化物而进行单独的步骤的需要。典型的气体混合物包括载体气体(例如氦)和还原气体(例如氢)。其他载体气体(例如氖或氩)和还原气体(如NH3)对于该过程可以是有效的，并且被视为归入本发明公开的范围。可选地向气体混合中添加氮提供对脱氧的覆镀基底原子钝化的附加优点，所述优点允许在覆镀过程开始之前较长的一段时间内，将基板储存在空气中。该氮原子钝化最小化覆镀基底的再氧化后果，该再氧化可以导致覆镀的非均匀成核。
为表面活化选择合适的气体前体
大气压等离子体已被示出为许多不同类型的表面提供极好的表面活化。图3示出具有未活化的典型的疏水性光刻胶表面(19)的图案化的半导体晶片。当镀液(17)在疏水性光刻胶表面上铺展时，形成高接触角度的或者甚至内凹式弯液面。当该弯液面在光刻胶(18)中的小开口之上移动时，镀液不会向下润湿开口的疏水性侧壁，并且弯液面倾向于在周围流动，并且随后在开口之上形成气泡(21)。相反，图4示出具有已被大气压等离子体活化的亲水性光刻胶表面的图案化的半导体晶片。当镀液(22)在亲水性光刻胶表面(24)上铺展时，形成低接触角度的弯液面。当该弯液面在光刻胶(23)中的小开口之上移动时，镀液向下润湿开口的亲水性侧壁和整个已活化的亲水性覆镀基底(26)，从而弯液面倾向于填充整个开口，而不会形成任何气泡(27)。空气、氮、氦、氢、氩、氧及其混合物已在文献中被讨论为用于大气压等离子体表面活化的前体。然而，空气和氧可以与覆镀基底产生不符合期望的、抑制覆镀引发的表面反应。在半导体应用中，空气和氧还可以影响临界光刻胶尺寸。因此，为了提供最好的表面活化，同时使覆镀基底处于用于覆镀的最好的条件中，并且对光刻胶具有最小影响，氦和氢(和可选的氮)的组合是本发明最优选的实施方式。也可以使用纯氦或纯氩或者氩和氢的混合物，但是它们在表面活化方面有效性较低，并且将需要另外经过大气压等离子体头，而以上文针对氧化物还原所使用的相同比率，氦/氢/可选的氮可以在覆镀基底氧化物和有机物被除去的同时完成表面活化任务。
在图5的示例实施例中，光刻胶层51具有较小的“隔离”特征50，以及向下穿透覆盖金属层/覆镀基底52(但是不会穿透到下面的晶片53)的延伸的沟槽特征54。
选择合适的扫描速度和间隙
在使用大气压等离子体头进行表面的化学改性中的关键因素是从化学反应区排除室内空气。图1示出经过等离子体头的内部的气体随后如何离开等离子体头的底部面中的孔，并且在基板和等离子体头的底部表面之间横向地流动。该横向流动不断地从等离子体头正下方的反应区清除室内空气。正是室内空气(主要是氧)的不存在才允许还原化学组成保持在足够高的密度下，以在基板表面上进行还原化学反应。任何室内空气进入到反应区中都会降低下游自由基反应的效率。选择合适的扫描参数和间隙参数对于获得基板上下游活性自由基的最大效果是必要的。扫描速率由生产量与基板加热与过程反应时间与大气压排出动力学的权衡支配。出于生产量的目的，更高的扫描速率显然是符合期望的。因为与流动出等离子体头的热激发气体的热交换，更高的扫描速度还最小化基板的加热。然而，在更高的扫描速度下，从反应区清除的室内空气有更少的时间，并且因此反应速度减小。类似地，如果等离子体头和基板之间的间隙太大的话，则更多的室内空气将会留在反应区中。然而，如果间隙太小的话，随着扫描推进，在基板离开排除区时，可以发生对基板的附加加热，所述加热会使基板表面仍保持为温暖的。这可以导致刚被还原的表面的再氧化。多变量设计的实验已经确定产生最优结果的间隙和扫描速度的范围。取决于需要除去多少有机物和氧化物，典型的扫描速度从1mm/秒直至15mm/秒运行。取决于覆镀基底材料的扫描速度和再氧化速率，等离子体头底部表面和基板顶部表面之间的典型的间隙间距在0.5mm和1.5mm之间。
如果光刻胶表面必须在更长的一段时间内(例如过夜)保持为高度活化的话，则会发现用水分子终止新活化的表面状态(例如，使晶片浸在DI水中，并且随后用氮吹干)的附加的过程步骤是有价值的。水分子被吸引到极性的活化表面原子，并且与它们结合。这使活化表面稳定，并且防止大气污染物的吸附/化学吸附，所述大气污染物将会在较长的一段时间内阻碍润湿(例如氧和碳)。已经发现，在用大气压等离子体活化之后立即进行此类水分子终止使表面的润湿度对水性溶液而言延长为至少24小时。即使在表面已经暴露于还原化学组成之后留下一些氧化物(例如，因为有缺陷的或不完全的还原过程)，表面仍然变为“活性的”原因在于：下游过程气流使得表面极性足够容易地润湿，并且金属的润湿在防止气泡中是重要的。为活化表面提供水分子的可替换的方法尤其包括：
1.雾化水，例如晶片上的“雾”，
2.蒸汽
3.通过大气压等离子体源传递的水蒸气。
支持数据
本发明有5个主要的性能方面：
1.为光刻胶残留物清除浮渣
2.从覆镀基底除去氧化
3.光刻胶的活化以便向下润湿到小的光刻胶孔
4.脱氧覆镀基底的可选的钝化，以防被下游活性化学组成中包括的N2再氧化
5.可选的通过在处理之后引入H20分子来维持表面活化。
这些发明的独特性在于这些方面中的前四个方面可以用单个过程和设备同时完成。
对光刻胶残留物进行清除浮渣
广泛地认识到，在半导体加工中，在已显影出的光刻胶图案的底部中存在光刻胶材料的少量残留(被称为“浮渣”)。最常使用在真空系统中氧灰化来除去该浮渣。在本发明中，使用还原化学组成(即，基于氢的激发形态)来除去显影后的光刻胶浮渣，同时具有如下优点：暴露的覆镀基底的表面上所存在的任何氧化物都被还原，而不是生成更多的氧化物，如在基于氧的清除浮渣过程中发生的那样。在图6中，SiO2-涂覆的硅晶片被上覆有丙酮中的很稀的光刻胶溶液(AZ4620)，并且随后在加热板上干燥。椭圆偏振计读数表示在大气压等离子体的还原化学组成下游产物进行1-2次扫描时，光刻胶浮渣被除去。
从覆镀基底除去氧化
在半导体制造中，如在“铜镶嵌”过程中，铜薄层最常被用作覆镀基底。当暴露于大气时，铜会氧化，在暴露表面上生成一层CuO。氧化物的存在抑制电流通过覆镀基底到镀液的通路。该氧化导致在覆镀基底上的可变的覆镀成核，并且因此导致在覆镀厚度方面不符合期望的非均匀性。利用氧对光刻胶进行传统的清除浮渣却致使该氧化层的厚度增加。在本发明中，使用还原化学组成(即，基于氢的激发形态)来从覆镀基底除去氧化。图7示出采用与图6的清除浮渣绘图相同的He/H2/N2参数来除去铜氧化物。椭圆偏振计读数表示在Ontos大气压等离子体进行1-2次扫描时，天然铜氧化物被除去。
光刻胶的活化
已公知小的光刻胶孔抑制水性溶液流动到高深宽比的光刻胶图案中。这是因为光刻胶树脂的通常的非润湿性质。图8A-8D的示例实施例示出光刻胶图案中的小孔，浸有一滴水性溶液。图8A证明在宏观尺度上，溶液对光刻胶层的润湿不良。在图8B中，在更高的放大率上，在每个孔的顶部可以观察到气泡，表示溶液没有充分润湿光刻胶，从而没有向下流动到小孔中。
相反，图8C和8D示出在宏观尺度上，通过施加来自大气压等离子体源的下游还原化学组成产生对光刻胶的润湿，并且向下润湿到小的通孔(没有气泡)中。产生该效果的下游过程参数与之前两节中所使用的相同。
脱氧的覆镀基底的可选钝化以防被N2再氧化
这些发明的上面3个方面也可以在下游不存在氮的情况下完成。然而，在大气压等离子体的下游中添加N*(氮自由基)的情况下，脱氧的铜覆镀基底可以被钝化，从而在暴露于空气时抑制铜的再氧化。图9的示例绘图示出针对三个不同的条件，铜的再氧化(根据椭圆偏振计Delta测量的)随着时间的变化：902，用He/H2/N2处理钝化的铜；904，仅用He/H2处理未钝化的铜；以及906，新的干净的铜，未经表面处理。
对于钝化条件902，Delta值在22个小时中小于1/2度的减小表示表面上的仅一个氧化物单层的再生成。对于对照条件906，在室内环境条件下，在相同的22个小时中，未处理的新暴露的铜已经生成大约7倍于该量的氧化物。
可选的由暴露于H2O对活化表面的钝化
尽管氮的添加使覆镀基底充分钝化，以防再氧化，但是铜和光刻胶的表面活化最终屈从于空气传播的氧和碳，由此失去了它们的极性和表面润湿能力。这可以以精细几何结构的底部中越来越多的气泡的形成为特征。如果在上文描述的下游表面处理之后用H2O处理基板的话，则可获得的H2O分子将结合到活化表面并且留存在表面上作为物理吸附的单层。这些物理吸附的水分子在空气中是稳定的，并且将留在表面上达许多天。它们的存在抑制氧或碳附着于基板表面。甚至几天以后，该层水分子仍然可吸引水性溶液，并且使得能够在所有表面上极好地润湿。图10A-10C的示例实施例示出三幅比较照片。图10A示出在紧随如上文描述的下游处理之后光刻胶和铜覆镀基底的润湿能力。因为接受处理的薄膜的优异润湿性能，没有气泡存在。图10B示出在被再次引入到水性溶液之后24小时之后，相同的晶片——因为表面的润湿性能由第一水暴露保存而不存在气泡。图10C的示例实施例中的晶片接受下游处理，但是被留在空气中达24小时。在几何结构中观察到气泡，表示该表面已经失去了它们的大量润湿性能。
本发明的第一优选示例实施例如下：
1.待覆镀的基板：具有铜覆镀基底和光刻胶覆镀掩膜的硅晶片。
2.大气压等离子体源：具有25mm的孔并且RF功率＝100瓦的SETNA Ontos7介质阻挡放电远程等离子体头。
3.气体流量参数：氦＝10标准升每分钟(SLPM)，氢＝0.16SLPM，氮＝0.1SLPM。
4.扫描参数:扫描速度＝3mm/秒；等离子体头和基板之间的间隙＝1mm；相邻的扫描之间的重叠的晶片表面上的光栅＝0mm；取决于有机物和/或氧化物污染的程度，在晶片之上经过1至4次。
本发明的第二优选示例实施例如下：
1.待覆镀的基板：具有铜覆镀基底和光刻胶覆镀掩膜的硅晶片。
2.大气压等离子体源：具有200mm的孔并且RF功率＝800瓦的SETNA OntosPRO介质阻挡放电远程等离子体头。
3.气体流量参数：氦＝80标准升每分钟(SLPM)，氢＝1.28SLPM，氮＝0.8SLPM。
4.扫描参数:扫描速度＝3mm/秒；等离子体头和基板之间的间隙＝1mm；取决于有机物和/或氧化物污染的程度，在晶片之上经过1至4次。
本发明的第三优选示例实施例如下：
1.待覆镀的基板：具有铜覆镀基底和光刻胶覆镀掩膜的硅晶片。
2.大气压等离子体源：具有300mm的孔并且RF功率＝1200瓦的SETNA OntosPRO介质阻挡放电远程等离子体头。
3.气体流量参数：氦＝120标准升每分钟(SLPM)，氢＝1.92SLPM，氮＝1.4SLPM。
4.扫描参数:扫描速度＝3mm/秒；等离子体头和基板之间的间隙＝1mm；取决于有机物和/或氧化物污染的程度，在晶片之上经过1至4次。
本发明的第四优选示例实施例如下：
1.与第一、第二和第三优选实施例相同的条件，除了没有氮，其中覆镀基底的钝化不加限定。
本发明的第五优选示例实施例如下：
1.与第一、第二和第三优选实施例相同的条件，只是如果光刻胶临界尺寸允许的话(或者如果基板未被图案化的话)，则采用基于氧的大气压等离子体预扫描来除去过量的有机污染。
2.氧大气压等离子体过程条件：与上文列出的还原等离子体参数相同，除了除去氢气流量并且用氧代替氮之外。
3.一次或多次氧扫描之后是如第一、第二和第三优选实施例中描述的还原扫描。
第六优选示例实施例如下：
1.与第一至第五优选实施例相同的条件，其中添加水分子对活化表面施加钝化，以使对水性溶液而言表面润湿度延长到更长的时间段。
2.水分子引入是通过使基板与液态水接触，随后用氮吹干或旋干基板完成的。
第七优选示例实施例如下：
1.与第六优选实施例相同的程序，除了水分子是从水蒸气源以雾化的水雾或蒸汽形式引入的。
第八优选示例实施例如下：
1.与第六优选实施例相同的程序，除了水分子是随后从如下的大气压等离子体源引入的：
2.大气压等离子体源：具有25mm的孔并且RF功率＝100瓦的SETNA Ontos7介质阻挡放电远程等离子体头(或OntosPRO，200mm＝800瓦；或OntosPRO，300mm＝1200瓦。)。
3.气体流量参数：氦＝10标准升每分钟(SLPM)，包含来自水鼓泡器的水蒸气。(或OntosPRO，200mm＝80SLPM；或OntosPRO，300mm＝120SLPM。)
4.扫描参数:扫描速度＝5mm/秒；等离子体头和基板之间的间隙＝1mm；相邻的扫描之间的重叠的晶片表面上的光栅＝1mm；在晶片之上经过1次。
应理解本发明不应该被限制到上文描述的实施例，而是可以在本发明的范围之内以各种形式来实践。过程参数方面的变量，例如等离子体头制造商、RF功率、气体组成、气体流量比、气体流量、扫描速度、间隙和经过次数，可以是可行的，以在本发明的范围之内完成相同的加工目标。
本发明包括利用还原-化学组成大气压等离子体的下游活性残留物的工艺方法，从而为用简单设备预覆镀表面准备提供多个优点。当大气压等离子体的下游活性物撞击基板表面时，可以同时进行三个重要的表面准备过程：
1.从覆镀基底的表面除去有机残留物。
2.从覆镀基底的表面除去氧化。
3.基板上的所有表面都被下游活性残留物高度活化，由此为后续的覆镀操作创建可高度润湿的表面。
利用大气压等离子体的下游活性残留物的表面处理的该组合为整个覆镀过程提供以下优点：
1.表面处理是快速和有效的，并且可以在连续的生产量基础上完成。
2.消除真空室、气体泵和过程密闭室。
3.消除润湿化学表面处理(及其后续处理)。
4.消除预润湿设备和表面活性剂。
5.消除通过真空室、润湿过程和多个处理过程引入的外来粒子。
6.暴露于镀液的表面被高度活化，由此极大地降低表面气泡掩蔽和漏镀。
7.覆镀基底的表面被还原成自然金属，由此降低覆镀引发时间并且提高沉积的横向均匀性。
优点
在各个实施例中，所公开的创新点提供至少以下优点中的一个或更多个。然而，并不是所有这些优点都来自于所公开的创新点中的每一个，并且该优点列表并不限制要求保护的各个发明。
·电镀中的遗漏问题已经被解决。
·产量得到增加。
·对用于电镀的操作序列的时间限制已经被放宽。
·电镀可以使用在较小的几何结构中，而不会有过度的产量下降。
根据一些但不一定是所有实施例，提供：使用还原-化学组成大气压等离子体的下游活性残留物的方法和系统，从而为用简单设备预覆镀表面准备提供多个优点。当大气压等离子体的下游活性物撞击基板表面时，可以同时进行三个重要的表面准备过程：1.从覆镀基底的表面除去有机残留物。2.从覆镀基底的表面除去氧化。3.基板上的所有表面都被下游活性残留物高度活化，由此为后续的覆镀操作创建可高度润湿的表面。
根据一些但不一定是所有实施例，提供：一种集成电路制造方法，所述方法包括如下顺序操作：a)制作具有部分装配的集成电路的晶片，所述晶片包括覆盖金属层；b)将有机光刻胶材料施加到具有部分装配的集成电路的所述晶片，并且使所述光刻胶材料图案化，以在所述覆盖金属层中预先确定的位置之上在所述光刻胶材料中形成孔；c)通过等离子体放电使气流流动，以产生在所述图案化的光刻胶材料之上流动的活化气流；其中所述活化气流包括等离子体-活化的还原形态，包括高能氦原子，包括等离子体-活化的氮，并且在大约大气压力下流动，与所述晶片靠得很近，以便从所述光刻胶的表面排除室内大气；d)使用镀浴在所述预先确定的位置处将导电材料电镀到所述金属层上，以由此在所述孔的位置处形成覆镀金属层；其中步骤c)在不需要灰化的情况下对所述图案化的光刻胶进行清除浮渣，并且使得所述光刻胶材料更具亲水性，并且还原金属区域上的氧化物，并且使所述金属区域钝化以防再氧化；其中所述镀浴润湿暴露的金属层和光刻胶材料，包括润湿所述孔的侧壁，并且由此在所述镀浴流过所述孔时避免气泡的形成。
根据一些但不一定是所有实施例，提供：一种集成电路制造方法，所述方法包括如下顺序操作：a)制作具有部分装配的集成电路的晶片，所述晶片包括覆盖金属层；b)将有机光刻胶材料施加到所述晶片，并且使所述光刻胶材料图案化，以在预先确定的位置之上形成孔；c)通过等离子体放电使气流流动，以产生在所述图案化的光刻胶材料之上流动的活化气流；其中所述活化气流包括等离子体-活化的还原形态，包括高能惰性气体原子，并且在大约大气压力下流动，与所述晶片靠得很近，以便从所述光刻胶的表面排除室内大气；d)使用镀浴在所述孔位置处将导电材料覆镀到金属区域上，以由此在所述孔的位置处形成覆镀金属层；其中步骤c)在不需要灰化的情况下进行清除浮渣，并且使得所述光刻胶材料更具亲水性，并且还原所述金属区域上的氧化物；其中所述镀浴润湿所述光刻胶材料，包括润湿所述孔的侧壁，并且由此在所述镀浴流过所述孔时避免气泡的形成。
根据一些但不一定是所有实施例，提供：一种集成电路制造方法，所述方法包括如下顺序操作：a)制作具有部分装配的集成电路的晶片，所述晶片包括覆盖金属层；b)将有机光刻胶材料施加到部分装配的集成电路，并且使所述光刻胶材料图案化，以在所述光刻胶材料中形成孔，从而暴露所述覆盖金属层中预先确定的位置；c)使等离子体-活化的气流在所述图案化的光刻胶材料之上流动，以由此使得所述图案化的光刻胶材料的表面更具亲水性；c2)用水性溶液使所述图案化的光刻胶材料临时润湿，以由此通过以极性分子终止活化的表面键的机制，稳定并且保存所述图案化的光刻胶材料的所述活化；d)使用镀浴在所述预先确定的填补位置处将导电材料覆镀到金属区域上，以由此在所述孔的位置处形成覆镀金属层；其中，甚至在延长一段时间之后，所述镀浴润湿所述暴露的金属层和光刻胶材料，包括润湿所述孔的侧壁，并且由此在所述镀浴流过所述孔和所述金属层时避免气泡的形成。
根据一些但不一定是所有实施例，提供：一种集成电路制造方法，所述方法包括如下顺序操作：a)制作具有部分装配的集成电路的晶片，所述晶片包括覆盖金属层；b)将有机光刻胶材料施加到所述晶片，并且使所述光刻胶材料图案化，以在预先确定的位置之上在所述光刻胶材料中形成孔；c)通过等离子体放电使气流流动，以产生在所述图案化的光刻胶材料之上流动的活化气流；其中所述活化气流包括等离子体-活化的还原形态，包括高能惰性气体原子，包括等离子体-活化的氮，并且在大约大气压力下流动，与所述晶片靠得很近，以便从所述光刻胶的表面排除室内大气；d)使用镀浴在所述预先确定的位置处将导电材料电镀到所述金属层上，以由此在所述孔的位置处形成覆镀金属层；其中步骤c)在不需要灰化的情况下进行清除浮渣，并且使得所述光刻胶材料更具亲水性，并且还原金属区域上的氧化物，并且使所述金属区域钝化以防再氧化；其中所述镀浴润湿所述暴露的金属层和光刻胶材料，包括润湿所述孔的侧壁，并且由此在所述镀浴流过所述孔时避免气泡的形成。
修改和变化
本领域技术人员可意识到，可以在应用的极大范围中对本申请中描述的发明构思进行修改和变化，并且因此本专利的主题的范围不限于所给出的任何具体的示例性教导。旨在涵盖落在所附的权利要求书的精神和宽范围之内的所有此类替换方案、修改和变化。
本申请中的描述绝不应该被解读为暗示任何具体的要素、步骤或者功能是必须包括在要求保护的范围中的必要元素：本专利主题的范围仅被授权的权利要求书限定。而且，这些权利要求绝不意在援引35USC 112节第六段，除非确切的术语“用于…的装置”后为分词。
所递交的权利要求意在尽可能全面的，并且绝非有意地撤回、捐献或者放弃主题。

Claims (30)

1.(不排除且还包括与本文指出为创造性和/或出人意料的和/或有利的方面不同的任何 其他方面，并且)要求保护：
一种集成电路制造方法，包括如下顺序操作：
a)制作具有部分装配的集成电路的晶片，所述晶片包括覆盖金属层；
b)将有机光刻胶材料施加到所述具有部分装配的集成电路的晶片，并且使所述光刻胶材料图案化，以在所述覆盖金属层中预先确定的位置之上在所述光刻胶材料中形成孔；
c)通过等离子体放电使气流流动，以产生在所述图案化的光刻胶材料之上流动的活化气流；其中所述活化气流包括等离子体-活化的还原形态，包括高能氦原子，包括等离子体-活化的氮，并且在大约大气压力下流动，与所述晶片靠得很近，以便从所述光刻胶的表面排除室内大气；
d)使用镀浴在所述预先确定的位置处将导电材料电镀到所述金属层上，以由此在所述孔的位置处形成覆镀金属层；
其中步骤c)在不需要灰化的情况下对所述图案化的光刻胶进行清除浮渣，并且使得所述光刻胶材料更具亲水性，并且还原金属区域上的氧化物，并且使所述金属区域钝化以防再氧化；
其中所述镀浴润湿所述暴露的金属层和光刻胶材料，包括润湿所述孔的侧壁，并且由此在所述镀浴流过所述孔时避免气泡的形成。
2.如权利要求1所述的方法，其中所述孔包括延伸的沟槽和较小的隔离特征。
3.如权利要求1所述的方法，其中所述孔具有大于它们的最小宽度的最大深度。
4.如权利要求1所述的方法，进一步在步骤c)之后并且在步骤d)之前包括附加的步骤：临时润湿所述图案化的光刻胶材料，以由此稳定并且保存所述图案化的光刻胶材料的所述活化。
5.如权利要求1所述的方法，其中步骤a)将所述光刻胶材料施加到所述晶片除了所述晶片表面的边缘周围的窄带之外的全部表面，所述窄带容置电镀设备中的边缘接触连接。
6.如权利要求1所述的方法，进一步包括剥脱所述光刻胶的后续步骤。
7.如权利要求1所述的方法，其中在步骤c)之后残留的任何氧化物都比步骤c)之前的极性更大，并且在所述步骤d)期间容易润湿。
8.一种实施权利要求1所述的方法的系统。
9.一种集成电路制造方法，包括如下顺序操作：
a)制作具有部分装配的集成电路的晶片，所述晶片包括覆盖金属层；
b)将有机光刻胶材料施加到所述晶片，并且使所述光刻胶材料图案化，以在预先确定的位置之上形成孔；
c)通过等离子体放电使气流流动，以产生在所述图案化的光刻胶材料之上流动的活化气流；其中所述活化气流包括等离子体-活化的还原形态，包括高能惰性气体原子，并且在大约大气压力下流动，与所述晶片靠得很近，以便从所述光刻胶的表面排除室内大气；
d)使用镀浴在所述孔位置处将导电材料覆镀到金属区域上，以由此在所述孔的位置处形成覆镀金属层；
其中步骤c)在不需要灰化的情况下进行清除浮渣，并且使得所述光刻胶材料更具亲水性，并且还原所述金属区域上的氧化物；
其中所述镀浴润湿所述光刻胶材料，包括润湿所述孔的侧壁，并且由此在所述镀浴流过所述孔时避免气泡的形成。
10.如权利要求9所述的方法，其中所述孔包括延伸的沟槽和较小的隔离特征。
11.如权利要求9所述的方法，其中所述孔具有大于它们的最小宽度的最大深度。
12.如权利要求9所述的方法，进一步在步骤c)之后并且在步骤d)之前包括附加的步骤：临时润湿所述图案化的光刻胶材料，以由此稳定并且保存所述图案化的光刻胶材料的所述活化。
13.如权利要求9所述的方法，其中所述惰性气体是氦。
14.如权利要求9所述的方法，其中氮被包括在所述等离子体-活化的气流中，以提供对所述暴露的金属层的钝化，由此避免在覆镀之前所述金属的再氧化。
15.如权利要求9所述的方法，其中步骤a)将所述光刻胶材料施加到所述晶片除了所述晶片表面的边缘周围的窄带之外的全部表面。
16.如权利要求9所述的方法，进一步包括剥脱所述光刻胶的后续步骤。
17.一种实施权利要求9所述的方法的系统。
18.一种集成电路制造方法，包括如下顺序操作：
a)制作具有部分装配的集成电路的晶片，所述晶片包括覆盖金属层；
b)将有机光刻胶材料施加到所述具有部分装配的集成电路的晶片，并且使所述光刻胶材料图案化，以在所述光刻胶材料中形成孔，从而暴露所述覆盖金属层中预先确定的位置；
c)使等离子体-活化的气流在所述图案化的光刻胶材料之上流动，以由此使得所述图案化的光刻胶材料的表面更具亲水性；
c2)用水性溶液临时润湿所述图案化的光刻胶材料，以由此通过以极性分子终止活化的表面键的机制，稳定并且保存所述图案化的光刻胶材料的所述活化；
d)使用镀浴在所述预先确定的填补位置处将导电材料覆镀到金属区域上，以由此在所述孔的位置处形成覆镀金属层；
其中，甚至在延长一段时间之后，所述镀浴润湿所述暴露的金属层和光刻胶材料，包括润湿所述孔的侧壁，并且由此在所述镀浴流过所述孔和所述金属层时消除气泡的形成。
19.如权利要求18所述的方法，其中所述水性溶液是纯水。
20.如权利要求18所述的方法，其中步骤a)将所述光刻胶材料施加到所述晶片除了所述晶片表面的边缘周围的窄带之外的全部表面。
21.如权利要求18所述的方法，进一步包括剥脱所述光刻胶的后续步骤。
22.一种实施权利要求18所述的方法的系统。
23.一种集成电路制造方法，包括如下顺序操作：
a)制作具有部分装配的集成电路的晶片，所述晶片包括覆盖金属层；
b)将有机光刻胶材料施加到所述晶片，并且使所述光刻胶材料图案化，以在预先确定的位置之上在所述光刻胶材料中形成孔；
c)通过等离子体放电使气流流动，以产生在所述图案化的光刻胶材料之上流动的活化气流；其中所述活化气流包括等离子体-活化的还原形态，包括高能惰性气体原子，包括等离子体-活化的氮，并且在大约大气压力下流动，与所述晶片靠得很近，以便从所述光刻胶的表面排除室内大气；
d)使用镀浴在所述预先确定的位置处将导电材料电镀到所述金属层上，以由此在所述孔的位置处形成覆镀金属层；
其中步骤c)在不需要灰化的情况下进行清除浮渣，并且使得所述光刻胶材料更具亲水性，并且还原金属区域上的氧化物，并且使所述金属区域钝化以防再氧化；
其中所述镀浴润湿所述暴露的金属层和光刻胶材料，包括润湿所述孔的侧壁，并且由此在所述镀浴流过所述孔时避免气泡的形成。
24.如权利要求23所述的方法，其中所述孔包括延伸的沟槽和较小的隔离特征。
25.如权利要求23所述的方法，其中所述孔具有大于它们的最小宽度的最大深度。
26.如权利要求23所述的方法，进一步在步骤c)之后并且在步骤d)之前包括附加的步骤：临时润湿所述图案化的光刻胶材料，以由此稳定并且保存所述图案化的光刻胶材料的所述活化。
27.如权利要求23所述的方法，其中所述惰性气体是氦。
28.如权利要求23所述的方法，其中步骤a)将所述光刻胶材料施加到所述晶片除了所述晶片表面的边缘周围的窄带之外的全部表面。
29.如权利要求23所述的方法，进一步包括剥脱所述光刻胶的后续步骤。
30.一种实施权利要求23所述的方法的系统。
CN201580072728.8A 2014-11-12 2015-11-12 同时进行的光刻胶表面的亲水改性和金属表面准备：方法、系统和产品 Pending CN107429418A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201462078598P 2014-11-12 2014-11-12
US62/078,598 2014-11-12
PCT/US2015/060477 WO2016077645A1 (en) 2014-11-12 2015-11-12 Simultaneous hydrophilization of photoresist surface and metal surface preparation: methods, systems, and products

Publications (1)

Publication Number Publication Date
CN107429418A true CN107429418A (zh) 2017-12-01

Family

ID=55955084

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580072728.8A Pending CN107429418A (zh) 2014-11-12 2015-11-12 同时进行的光刻胶表面的亲水改性和金属表面准备：方法、系统和产品

Country Status (7)

Country Link
US (2) US10438804B2 (zh)
EP (1) EP3218923A4 (zh)
JP (1) JP6636534B2 (zh)
KR (1) KR20170106300A (zh)
CN (1) CN107429418A (zh)
SG (1) SG11201704100RA (zh)
WO (1) WO2016077645A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110760896A (zh) * 2018-07-26 2020-02-07 苏州苏大维格科技集团股份有限公司 一种工作版的防皱电铸工艺
CN114442442A (zh) * 2020-11-06 2022-05-06 中芯国际集成电路制造(上海)有限公司 半导体结构的加工方法及装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6833557B2 (ja) * 2016-03-04 2021-02-24 株式会社荏原製作所 めっき装置及びめっき方法
US11569159B2 (en) * 2019-08-30 2023-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and formation method of chip package with through vias

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002368389A (ja) * 2001-06-06 2002-12-20 Matsushita Electric Works Ltd プリント配線板の処理方法及びプリント配線板の処理装置
US20050073048A1 (en) * 2003-10-03 2005-04-07 Bojkov Christo P. Sealing and protecting integrated circuit bonding pads
CN100477098C (zh) * 2003-05-27 2009-04-08 株式会社荏原制作所 电镀设备和电镀方法
CN101541439A (zh) * 2005-08-31 2009-09-23 朗姆研究公司 用于通过化学镀铜形成图案化铜线条的系统和方法
US20110011531A1 (en) * 2009-07-20 2011-01-20 Set North America, Llc Method of plasma preparation of metallic contacts to enhance mechanical and electrical integrity of subsequent interconnect bonds
CN102955381A (zh) * 2011-08-26 2013-03-06 诺发系统公司 用于改善的器件集成的光刻胶剥离方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4367123A (en) * 1980-07-09 1983-01-04 Olin Corporation Precision spot plating process and apparatus
US4865245A (en) 1987-09-24 1989-09-12 Santa Barbara Research Center Oxide removal from metallic contact bumps formed on semiconductor devices to improve hybridization cold-welds
US6471115B1 (en) 1990-02-19 2002-10-29 Hitachi, Ltd. Process for manufacturing electronic circuit devices
FR2697456B1 (fr) 1992-10-30 1994-12-23 Air Liquide Procédé et dispositif de fluxage par voie sèche.
JP3194553B2 (ja) 1993-08-13 2001-07-30 富士通株式会社 半導体装置の製造方法
FR2735053B1 (fr) 1995-06-09 1997-07-25 Air Liquide Procede et dispositif de brasage a la vague integrant une operation de fluxage par voie seche
US5918794A (en) 1995-12-28 1999-07-06 Lucent Technologies Inc. Solder bonding of dense arrays of microminiature contact pads
US5928527A (en) 1996-04-15 1999-07-27 The Boeing Company Surface modification using an atmospheric pressure glow discharge plasma source
KR100377033B1 (ko) 1996-10-29 2003-03-26 트러시 테크날러지스 엘엘시 Ｉｃ 및 그 제조방법
US6277725B1 (en) 1999-07-07 2001-08-21 United Microelectronics Corp. Method for fabricating passivation layer on metal pad
US6468833B2 (en) 2000-03-31 2002-10-22 American Air Liquide, Inc. Systems and methods for application of substantially dry atmospheric plasma surface treatment to various electronic component packaging and assembly methods
US6444576B1 (en) 2000-06-16 2002-09-03 Chartered Semiconductor Manufacturing, Ltd. Three dimensional IC package module
US6586323B1 (en) 2000-09-18 2003-07-01 Taiwan Semiconductor Manufacturing Company Method for dual-layer polyimide processing on bumping technology
US20030027427A1 (en) * 2001-08-06 2003-02-06 Applied Materials, Inc. Integrated system for oxide etching and metal liner deposition
JP3836375B2 (ja) * 2002-01-11 2006-10-25 シャープ株式会社 半導体装置の製造方法
US6712260B1 (en) 2002-04-18 2004-03-30 Taiwan Semiconductor Manufacturing Company Bump reflow method by inert gas plasma
US20040018715A1 (en) 2002-07-25 2004-01-29 Applied Materials, Inc. Method of cleaning a surface of a material layer
US20060234472A1 (en) 2002-12-04 2006-10-19 Markus Gabriel Method and device for pre-treating surfaces of substrates to be bonded
KR100471454B1 (ko) * 2003-01-17 2005-03-10 엘지전자 주식회사 테이프 서브스트레이트 기판의 제조 방법
US20070048447A1 (en) * 2005-08-31 2007-03-01 Alan Lee System and method for forming patterned copper lines through electroless copper plating
US6962835B2 (en) 2003-02-07 2005-11-08 Ziptronix, Inc. Method for room temperature metal direct bonding
US7079370B2 (en) 2003-04-28 2006-07-18 Air Products And Chemicals, Inc. Apparatus and method for removal of surface oxides via fluxless technique electron attachment and remote ion generation
JP4846201B2 (ja) * 2004-02-26 2011-12-28 株式会社荏原製作所 めっき装置及びめっき方法
TW200711154A (en) 2005-09-08 2007-03-16 Advanced Semiconductor Eng Flip-chip packaging process
TWI387016B (zh) * 2009-03-25 2013-02-21 Univ Nat Chiao Tung 高分子基板之高頻覆晶封裝製程及其結構
US8153510B2 (en) 2009-05-01 2012-04-10 Power Gold LLC Semiconductor bond pad patterns and method of formation
US8163094B1 (en) 2009-07-23 2012-04-24 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Method to improve indium bump bonding via indium oxide removal using a multi-step plasma process
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US8967452B2 (en) 2012-04-17 2015-03-03 Asm Technology Singapore Pte Ltd Thermal compression bonding of semiconductor chips
JP6385198B2 (ja) 2014-08-21 2018-09-05 日東電工株式会社 回路付サスペンション基板の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002368389A (ja) * 2001-06-06 2002-12-20 Matsushita Electric Works Ltd プリント配線板の処理方法及びプリント配線板の処理装置
CN100477098C (zh) * 2003-05-27 2009-04-08 株式会社荏原制作所 电镀设备和电镀方法
CN101504911A (zh) * 2003-05-27 2009-08-12 株式会社荏原制作所 电镀设备和电镀方法
US20050073048A1 (en) * 2003-10-03 2005-04-07 Bojkov Christo P. Sealing and protecting integrated circuit bonding pads
TW200522230A (en) * 2003-10-03 2005-07-01 Texas Instruments Inc Sealing and protecting integrated circuit bonding pads
CN101541439A (zh) * 2005-08-31 2009-09-23 朗姆研究公司 用于通过化学镀铜形成图案化铜线条的系统和方法
US20110011531A1 (en) * 2009-07-20 2011-01-20 Set North America, Llc Method of plasma preparation of metallic contacts to enhance mechanical and electrical integrity of subsequent interconnect bonds
CN102955381A (zh) * 2011-08-26 2013-03-06 诺发系统公司 用于改善的器件集成的光刻胶剥离方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110760896A (zh) * 2018-07-26 2020-02-07 苏州苏大维格科技集团股份有限公司 一种工作版的防皱电铸工艺
CN114442442A (zh) * 2020-11-06 2022-05-06 中芯国际集成电路制造(上海)有限公司 半导体结构的加工方法及装置

Also Published As

Publication number Publication date
US20160172198A1 (en) 2016-06-16
US10985024B2 (en) 2021-04-20
EP3218923A4 (en) 2018-07-25
KR20170106300A (ko) 2017-09-20
WO2016077645A1 (en) 2016-05-19
US20200234958A1 (en) 2020-07-23
SG11201704100RA (en) 2017-06-29
JP2018503266A (ja) 2018-02-01
JP6636534B2 (ja) 2020-01-29
US10438804B2 (en) 2019-10-08
EP3218923A1 (en) 2017-09-20

Similar Documents

Publication Publication Date Title
US6848455B1 (en) Method and apparatus for removing photoresist and post-etch residue from semiconductor substrates by in-situ generation of oxidizing species
CN107429418A (zh) 同时进行的光刻胶表面的亲水改性和金属表面准备：方法、系统和产品
TWI352402B (en) Method for forming copper on substrate
US6069092A (en) Dry etching method and semiconductor device fabrication method
US6105588A (en) Method of resist stripping during semiconductor device fabrication
JP2009065106A (ja) アッシング装置
KR20110095908A (ko) 전공정 플라즈마 개재형 애싱 프로세스 및 장치
EP0859684A1 (en) Laser stripping improvement by modified gas composition
TW201137966A (en) Plasma treatment device and plasma treatment method
CN112424925B (zh) 从氮化钛表面去除氧化物的方法
JP2002343698A (ja) アルカリ液の製造方法，アルカリ液，パターン形成方法，レジスト膜の剥離方法，薬液塗布装置，基板処理方法，及び薬液供給方法
JP2001332546A (ja) 酸化方法、シリコン酸化膜の製造方法および酸化装置
TW200426917A (en) Method for removing photoresist in semiconductor manufacturing process
CN108885991A (zh) 对被处理物进行处理的方法
TW202030792A (zh) 乾式蝕刻方法及乾式蝕刻裝置
JP2008311660A (ja) 半導体ウェハを洗浄、乾燥及び親水化する方法
CN112771649B (zh) 用于使用氟自由基处理工件的方法
SK21298A3 (en) Procedure for drying silicon
JP7560354B2 (ja) 基板処理装置および基板処理方法
JP3445765B2 (ja) 半導体素子形成用基板表面処理方法
JPH03204925A (ja) プラズマプロセス用装置および方法
JP2891578B2 (ja) 基板処理方法
US20060199393A1 (en) H20 plasma and h20 vapor methods for releasing charges
JP2005216908A (ja) 対象物処理装置および対象物処理方法
JPH03190130A (ja) 半導体の洗浄方法及び洗浄装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20171201