Nothing Special   »   [go: up one dir, main page]

CN107239423A - 一种基于扩展iic接口的装置 - Google Patents

一种基于扩展iic接口的装置 Download PDF

Info

Publication number
CN107239423A
CN107239423A CN201710652901.2A CN201710652901A CN107239423A CN 107239423 A CN107239423 A CN 107239423A CN 201710652901 A CN201710652901 A CN 201710652901A CN 107239423 A CN107239423 A CN 107239423A
Authority
CN
China
Prior art keywords
iic
interfaces
extension
mcu
expansion board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710652901.2A
Other languages
English (en)
Inventor
石雪倩
陈金玲
黎朝晖
瞿仕波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hunan Li'neng Science & Technology Co Ltd
Original Assignee
Hunan Li'neng Science & Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hunan Li'neng Science & Technology Co Ltd filed Critical Hunan Li'neng Science & Technology Co Ltd
Priority to CN201710652901.2A priority Critical patent/CN107239423A/zh
Publication of CN107239423A publication Critical patent/CN107239423A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G06F13/4031—Coupling between buses using bus bridges with arbitration
    • G06F13/4036—Coupling between buses using bus bridges with arbitration and deadlock prevention
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G06F13/404—Coupling between buses using bus bridges with address mapping
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0016—Inter-integrated circuit (I2C)

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Multi Processors (AREA)

Abstract

本发明公开了一种基于扩展IIC接口的装置，包括MCU和扩展板；扩展板上设有N条IIC信号通路；N为整数，N≥2；所述的扩展板上的N个IIC信号通路的第一端分别与MCU上的N个IIC接口相连；所述的扩展板上的N个IIC信号通路的第二端分别连接N条IIC总线。该基于扩展IIC接口的装置电路简洁，易于实施，能提高IIC接口的带载能力。

Description

一种基于扩展IIC接口的装置
技术领域
本发明涉及一种基于扩展IIC接口的装置。
背景技术
IIC即集成电路总线，是一种双向、二进制、同步串行总线。该总线是一种多向控制总线，多个芯片可连接至同一总线结构下，每个芯片都可以作为实时数据传输的控制源。挂于IIC总线上的器件被分为主机和从机，主机负责初始化IIC总线的数据并产生允许传输的时钟信号，从机则是具备唯一从地址，且被主机寻址的器件。鉴于IIC使用简单，接口资源占用少的特点，在传感器数据采集等领域愈来愈普及。
在常见的应用场景中，一般将多个IIC从设备直接挂于总线上进行通讯，但鉴于总线的驱动能力和支持容抗有限等原因，使得总线上可挂载的设备和总线传输长度有限，不能满足某些IIC应用场景的需求。因此，需要对IIC进行扩展。
针对IIC接口扩展的方法，目前已有一些发明专利提出了解决方案。如CN101324875A提出了一种基于将主设备一级IIC总线扩展为多条二级IIC总线的方法，该专利包含时钟扩展模块、数据控制模块和方向控制模块，时钟扩展模块将一级IIC的SCL信号扩展成多路，数据控制模块用于二级IIC总线的选择，方向控制模块进行读写方向的控制。又如CN104142905A提出的基于CPLD或门的扩展方式，设置一个(n+1)位的数据寄存器并使每一个而输入或门的输入端分对应数据寄存器的一个位实现IIC从设备的扩展。又如CN1599343A所提出的基于时钟开关组的方法，只有时钟开关组中接通时钟开关相连的器件可以响应IIC总线控制器的请求，在相应IIC总线读写操作完成后，关闭相应的时钟开关。
目前专利中提出的IIC接口扩展方法多采用外接时钟扩展模块形成多路时钟，再由选通电路选择连接的IIC从设备，或者通过CPLD门电路对从设备的地址信号进行按位操作进行选通。这些方式多针对于同一不可修改从地址的多个从设备连接场景，但对于因IIC自身驱动不够导致接入设备受限，或因IIC自身接入容抗有限导致总线传输距离不能太远，或受硬件限制，无法接入多种总线电平的应用场景，并未给出合适的解决方法；而且上述专利多引入CPLD、FPGA等其它器件，增加了硬件走线的复杂度和软件编程的难度。
因此，有必要设计一种基于扩展IIC接口的装置。
发明内容
本发明所要解决的技术问题是提供一种基于扩展IIC接口的装置，该基于扩展IIC接口的装置通过扩展板扩展IIC接口，易于实施。
发明的技术解决方案如下：
一种基于扩展IIC接口的装置，包括MCU和扩展板；扩展板上设有N条IIC信号通路；N为整数，N≥2；
所述的扩展板上的N个IIC信号通路的第一端分别与MCU上的N个IIC接口相连；
所述的扩展板上的N个IIC信号通路的第二端分别连接N条IIC总线。
所述的MCU上的IIC接口为IIC控制器的接口。
所述的MCU上的IIC接口为由通用IO口模拟的IIC接口。
所述的MCU上的IIC接口为由IP核实现的IIC接口。
扩展板上的每一条IIC信号通路中设有双向总线缓冲器。优选P82B96芯片。
所述的MCU集成在核心板中。
核心板中还集成有现场可编程门阵列。如果MCU内部具备现场可编程门阵列，如ZC7020芯片等，可以由可编程门阵列实现IIC接口功能，MCU并非必须具备该功能。
为实现扩展板与MCU的电平匹配，在N个IIC信号通路的第一端通过上拉电阻接直流电压V1，V1为MCU的IIC接口的基准电压。
为实现扩展板与IIC负载的电平匹配，在N个IIC信号通路的第二端通过上拉电阻接直流电压V2，V2为负载端的IIC接口的基准电压。
作为优选，N＝4。
有益效果：
本发明的基于扩展IIC接口的装置，通过扩展板实现IIC接口的扩展。该装置使得硬件电路板对下行IIC从设备的采集更具兼容性，能够满足IIC从设备的扩展，支持多达四种不同总线电平的转换。在从设备数量不多、IIC总线电平种类少的情况下，扩展板的缓冲芯片可进行选择性焊接，不会增加系统的额外成本。
本发明能解决以下技术问题：
1.解决接入IIC从设备过多，CPU接口资源不够的问题。
2.解决因IIC从设备扩展，硬件电路板兼容性不够的问题。
3.解决从设备的数量和通讯距离受IIC总线400pF容抗限制的问题。
4.解决IIC从设备电平逻辑电平不统一的问题。
5.解决串行多路采集影响采集效率和实时性的问题。
附图说明
图1为基于扩展IIC接口的装置的总体结构框图；
图2为一路IIC信号通路的连接示意图；
图3为总体流程图；
图4为具体任务调用流程图；
图5为接口0-3及电源接口定义示意图；
图6为某一个插接组件接口定义示意图。
具体实施方式
以下将结合附图和具体实施例对本发明做进一步详细说明：
实施例1：如图1～6，一种基于扩展IIC接口的装置，包括MCU和扩展板；扩展板上设有4条IIC信号通路；所述的扩展板上的4个IIC信号通路的第一端分别与MCU上的4个IIC接口相连；还具有M个IIC设备，M>4。
所述的扩展板上的4个IIC信号通路的第二端分别连接4条IIC总线。
所述的MCU上的IIC接口为IIC控制器的接口，即利用MCU上自带的IIC接口，具体为2个。
所述的MCU上的IIC接口为由通用IO口模拟的IIC接口，即通过IO接口模拟IIC接口，具体为1个。
所述的MCU上的IIC接口为由IP核实现的IIC接口，即通过IP核来配置IIC接口，具体为1个。
扩展板上的每一条IIC信号通路中设有双向总线缓冲器。优选P82B96芯片。
所述的MCU集成在核心板中。
核心板中还集成有现场可编程门阵列。
为实现扩展板与MCU的电平匹配，在4个IIC信号通路的第一端通过上拉电阻接直流电压V1，V1为MCU的IIC接口的基准电压，具体为3.3V。
为实现扩展板与IIC负载的电平匹配，在N个IIC信号通路的第二端通过上拉电阻接直流电压V2，V2为负载端的IIC接口的基准电压，如为12V，也不一定为12V，视IIC从设备工作电平而定，图为以12V为例的一路总线连接情况。
本发明的多路IIC扩展的方法和装置包括以下模块：
核心板模块，该模块为包含CPU在内的最小系统。可引出独立的4路IIC接口IIC0-IIC3(可通过MCU内置的IIC控制器、IO模拟或如ZC7020等具备现场可编程门阵列MCU内置的IP核实现)，负责对IIC设备发出读写时序、返回ACK，并保存、解析、处理从设备的数据。
扩展板模块，该模块为单独的一块电路板，其与核心板采用排线或接插件的方式进行连接。对上层核心板有四组接口，分别连接核心板的四个IIC控制器，对下有用于连接不同电平总线的4组电源接口和用于连接IIC从设备的多组IIC接口。板内存在四个P82B96缓冲芯片用于提升系统可支持的IIC从设备容抗，并将四种各异的总线逻辑电平转换为MCU的电平大小。
P82B96为双向总线缓冲器；P82B96是一款双极性、内部无锁存、双向逻辑接口器件，它提供标准I2C器件和远距离总线间的桥接，可以将不同电压和电流级别的类似总线与I2C总线进行桥接。该器件可桥接SMBus(350μA)、3.3V逻辑器件，15V电平及低阻抗导线可以延长通信距离，增加抗干扰能力。该器件对I2C总线协议和时钟速率没有特殊要求。P82B96能增加I2C总线节点上挂接的最小负载数、新总线负载数和远程I2C总线器件数，且不会对本地节点造成影响。挂接器件数目和物理上的限制也会大大减小。通过平衡传输线(双绞线)或光耦隔离(光纤)发送信号，Tx、Rx结构上的分隔使其发送变得简单，且Tx和Rx信号直接相连时而不会锁死。
从设备模块，该模块为多种支持IIC总线传输协议的智能采集传感器，以在火车上的应用场景为例，该模块包含加速度传感器、倾角传感器、温度传感器和压力传感器等。同一类型或同总线电平幅值的传感器接于同一接插件组，便于P82B96芯片将相应的电平转换到合适的阈值后将信号输出至核心板。
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。相反，本发明的实施例包括落入所附加权利要求书的精神和内涵范围内的所有变化、修改和等同物。本部分的描述仅是示范性和解释性，不应对本发明的保护范围有任何的限制作用。此外，本领域技术人员根据本文件的描述，可以对本文件中实施例中以及不同实施例中的特征进行相应组合。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。此外，在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。
流程图中或在此以其他方式描述的任何过程或方法描述可以被理解为，表示包括一个或更多个用于实现特定逻辑功能或过程的步骤的可执行指令的代码的模块、片段或部分，并且本发明的优选实施方式的范围包括另外的实现，其中可以不按所示出或讨论的顺序，包括根据所涉及的功能按基本同时的方式或按相反的顺序，来执行功能，这应被本发明的实施例所属技术领域的技术人员所理解。
如图2所示，是以MCU单路IIC接口及其相应电路为例的硬件连接示意图。需要说明的是，图2中以MCU的IO口和供电电平为3.3V、传感器引出的IIC总线电平为12V、外接四个传感器进行说明仅是示意性的，本发明中负责采集的从IIC设备数量和总线电平大小并无固定值，以四个传感器和固定电平大小为例仅是为了清楚起见。
如图2所示，以四个IIC从设备为例。
MCU是IIC通讯的发起者，即IIC的主设备。MCU自身具备多个IIC控制器，可通过配置相应寄存器在总线上由芯片内部电路自动产生合适的IIC时序，当IIC控制器数量不够时，可通过IO口模拟IIC时序完成IIC通讯需求；此外，在一些具备现场可编程门阵列的MCU中，IIC模块也可通过IP核实现。当需要采集数据时，应用程序根据固化的从设备地址形成相应的传输字节，通过写IIC控制寄存器和读IIC状态寄存器完成数据的发送、接收和传输状态的判断。
MCU发送数据后，数据会传输至P82B96芯片的Sx和Sy引脚，经芯片处理后向底层IIC从设备传输。鉴于从设备上IIC总线电平的区别，须将P82B96芯片下行端接口的上拉电阻设置成与IIC从设备一致，而将上行端的上拉电阻设置为与MCU的IO口电平一致，以完成IIC总线的电平转换功能。
MCU发出带有从地址的数据后，与IIC从设备相连的总线上将传输该数据，而与该从地址匹配的设备会拉低总线(ACK响应)，然后，MCU和该从设备才进行下一步数据的交互。
多路IIC数据采集的方法如图3-4所示。
(1)通过bootloader进行基本的寄存器初始化工作，为后面操作系统的运行搭建嵌入式硬件环境。
(2)运行ucosii操作系统，并对MCU软、硬件进行进一步的初始化和配置；并根据需要配置IIC控制器或模拟IO接口的引脚模式。
(3)创建四个任务块分别进行四路IIC总线数据的采集，任务创建后，交给ucosii操作系统进行任务的调度和管理。
(4)操作系统调度至任务一执行后，任务一将确定需要访问设备的从地址，并根据读写需求(设置bit0)生成一个字节的数据放入IIC总线，如果地址匹配，MCU会检测到ACK位，然后进行下一步的读写工作。
(5)当前从设备交互结束后，会判断下一个需要访问的从设备并继续进行总线的读写。
采用实时操作系统进行任务管理和调度，使得代码更为简洁高效，且维护难度降低。现有的应用场景中，IIC发送接收多在同一个线程中实现，对从设备的访问必须串行顺序进行，效率不高，本发明采用前、后台结合的方式，可使四个任务块在等待反馈的过程中自动释放CPU控制权进行任务切换，直至被中断唤醒后才会继续执行。

Claims (10)

1.一种基于扩展IIC接口的装置，其特征在于，包括MCU和扩展板；扩展板上设有N条IIC信号通路；N为整数，N≥2；
所述的扩展板上的N个IIC信号通路的第一端分别与MCU上的N个IIC接口相连；
所述的扩展板上的N个IIC信号通路的第二端分别连接N条IIC总线。
2.根据权利要求1所述的基于扩展IIC接口的装置，其特征在于，所述的MCU上的IIC接口为IIC控制器的接口。
3.根据权利要求1所述的基于扩展IIC接口的装置，其特征在于，所述的MCU上的IIC接口为由通用IO口模拟的IIC接口。
4.根据权利要求1所述的基于扩展IIC接口的装置，其特征在于，所述的MCU上的IIC接口为由IP核实现的IIC接口。
5.根据权利要求1所述的基于扩展IIC接口的装置，其特征在于，扩展板上的每一条IIC信号通路中设有双向总线缓冲器。
6.根据权利要求1所述的基于扩展IIC接口的装置，其特征在于，所述的MCU集成在核心板中。
7.根据权利要求5所述的基于扩展IIC接口的装置，其特征在于，核心板中还集成有现场可编程门阵列。
8.根据权利要求1所述的基于扩展IIC接口的装置，其特征在于，为实现扩展板与MCU的电平匹配，在N个IIC信号通路的第一端通过上拉电阻接直流电压V1，V1为MCU的IIC接口的基准电压。
9.根据权利要求1所述的基于扩展IIC接口的装置，其特征在于，为实现扩展板与IIC负载的电平匹配，在N个IIC信号通路的第二端通过上拉电阻接直流电压V2，V2为负载端的IIC接口的基准电压。
10.根据权利要求1-9任一项所述的基于扩展IIC接口的装置，其特征在于，N＝4。
CN201710652901.2A 2017-08-02 2017-08-02 一种基于扩展iic接口的装置 Pending CN107239423A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710652901.2A CN107239423A (zh) 2017-08-02 2017-08-02 一种基于扩展iic接口的装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710652901.2A CN107239423A (zh) 2017-08-02 2017-08-02 一种基于扩展iic接口的装置

Publications (1)

Publication Number Publication Date
CN107239423A true CN107239423A (zh) 2017-10-10

Family

ID=59989574

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710652901.2A Pending CN107239423A (zh) 2017-08-02 2017-08-02 一种基于扩展iic接口的装置

Country Status (1)

Country Link
CN (1) CN107239423A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111124974A (zh) * 2019-12-25 2020-05-08 西安易朴通讯技术有限公司 接口扩展装置及方法
CN114253898A (zh) * 2021-12-27 2022-03-29 上海集成电路研发中心有限公司 总线装置及数据读写电路
TWI798642B (zh) * 2021-02-09 2023-04-11 寧茂企業股份有限公司 陣列式控制系統及其控制方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101256544A (zh) * 2008-03-25 2008-09-03 华为技术有限公司 内部集成电路总线的扩展方法、装置及系统
CN102117264A (zh) * 2010-12-29 2011-07-06 中国船舶重工集团公司第七一五研究所 基于fpga的快速沃尔什变换的实现方法
CN203800921U (zh) * 2014-04-15 2014-08-27 昆山柯斯美光电有限公司 光电复合缆用i2c信号加强装置
CN106168934A (zh) * 2016-06-29 2016-11-30 锐捷网络股份有限公司 一种数据传输方法及装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101256544A (zh) * 2008-03-25 2008-09-03 华为技术有限公司 内部集成电路总线的扩展方法、装置及系统
CN102117264A (zh) * 2010-12-29 2011-07-06 中国船舶重工集团公司第七一五研究所 基于fpga的快速沃尔什变换的实现方法
CN203800921U (zh) * 2014-04-15 2014-08-27 昆山柯斯美光电有限公司 光电复合缆用i2c信号加强装置
CN106168934A (zh) * 2016-06-29 2016-11-30 锐捷网络股份有限公司 一种数据传输方法及装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111124974A (zh) * 2019-12-25 2020-05-08 西安易朴通讯技术有限公司 接口扩展装置及方法
CN111124974B (zh) * 2019-12-25 2024-01-26 西安易朴通讯技术有限公司 接口扩展装置及方法
TWI798642B (zh) * 2021-02-09 2023-04-11 寧茂企業股份有限公司 陣列式控制系統及其控制方法
CN114253898A (zh) * 2021-12-27 2022-03-29 上海集成电路研发中心有限公司 总线装置及数据读写电路

Similar Documents

Publication Publication Date Title
CN102023953B (zh) 具有多路i2c总线的系统的控制方法
CN101911000B (zh) 用于连接电子装置的控制总线
CN100487472C (zh) 用于集成电路诊断电路的通信接口
CN103454996B (zh) 主从机系统及其控制方法
CN100566278C (zh) 在使用串行数据传送总线的通信系统中的从设备
CN100386754C (zh) 对usb接口设备进行操作的装置及方法
CN103092175B (zh) I2c主设备与从设备之间串行时钟线scl控制的方法及装置
CN103248526A (zh) 实现带外监控管理的通信设备、方法及主从切换方法
CN105159860A (zh) Iic扩展系统及方法
CN110245101B (zh) 一种多通信接口数据交换板卡及其实现系统
CN105487999B (zh) 级联式大规模usb扩展装置及工作方法、系统
CN203858627U (zh) 一种便携式rfid设备
CN100468378C (zh) Spi设备通信电路
CN107239423A (zh) 一种基于扩展iic接口的装置
CN104933004A (zh) 使用spi总线扩展cpu模块的系统及方法
CN103645730A (zh) 一种带有自检功能的运动控制卡及检测方法
CN105404607A (zh) 通用串行输入输出的数据传输方法
CN109388526A (zh) 一种控制电路及复位操作的方法
CN105243044A (zh) 基于串口的管理系统及管理方法
CN100383544C (zh) 一种电平信号的实时监测方法及装置
CN207367195U (zh) 一种iic接口扩展板
CN107402899A (zh) 一种iic接口的扩展方法
CN104699066A (zh) 电子控制模块
CN207133817U (zh) 一种基于扩展iic接口的装置
CN107370651A (zh) 一种spi从机之间的通信方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20171010