CN107123711B - 一种脊状led及其制备方法 - Google Patents
一种脊状led及其制备方法 Download PDFInfo
- Publication number
- CN107123711B CN107123711B CN201710346428.5A CN201710346428A CN107123711B CN 107123711 B CN107123711 B CN 107123711B CN 201710346428 A CN201710346428 A CN 201710346428A CN 107123711 B CN107123711 B CN 107123711B
- Authority
- CN
- China
- Prior art keywords
- layer
- preparation
- region
- epitaxial layer
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 31
- 238000000034 method Methods 0.000 claims abstract description 65
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 239000002184 metal Substances 0.000 claims abstract description 27
- 238000002425 crystallisation Methods 0.000 claims abstract description 17
- 230000008025 crystallization Effects 0.000 claims abstract description 17
- 238000005530 etching Methods 0.000 claims abstract description 12
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 8
- 239000010410 layer Substances 0.000 claims description 134
- 239000011241 protective layer Substances 0.000 claims description 26
- 238000002347 injection Methods 0.000 claims description 16
- 239000007924 injection Substances 0.000 claims description 16
- 239000000463 material Substances 0.000 claims description 14
- 238000002161 passivation Methods 0.000 claims description 14
- 238000000151 deposition Methods 0.000 claims description 10
- 230000008021 deposition Effects 0.000 claims description 10
- 238000000137 annealing Methods 0.000 claims description 8
- 239000013078 crystal Substances 0.000 claims description 6
- 241000931526 Acer campestre Species 0.000 claims description 4
- 238000001816 cooling Methods 0.000 claims description 4
- 238000005566 electron beam evaporation Methods 0.000 claims description 4
- 230000003287 optical effect Effects 0.000 claims description 4
- 238000005498 polishing Methods 0.000 claims description 3
- 238000012545 processing Methods 0.000 claims description 3
- 238000005499 laser crystallization Methods 0.000 abstract description 4
- 230000003647 oxidation Effects 0.000 abstract description 4
- 238000007254 oxidation reaction Methods 0.000 abstract description 4
- 229910052681 coesite Inorganic materials 0.000 description 11
- 229910052906 cristobalite Inorganic materials 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 11
- 229910052682 stishovite Inorganic materials 0.000 description 11
- 229910052905 tridymite Inorganic materials 0.000 description 11
- 239000000377 silicon dioxide Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 4
- 230000010354 integration Effects 0.000 description 3
- 230000005693 optoelectronics Effects 0.000 description 3
- 238000001953 recrystallisation Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000005275 alloying Methods 0.000 description 1
- 230000006837 decompression Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- XZWYZXLIPXDOLR-UHFFFAOYSA-N metformin Chemical compound CN(C)C(=N)NC(N)=N XZWYZXLIPXDOLR-UHFFFAOYSA-N 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0054—Processes for devices with an active region comprising only group IV elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/0004—Devices characterised by their operation
- H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
- H01L33/0012—Devices characterised by their operation having p-n or hi-lo junctions p-i-n devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/34—Materials of the light emitting region containing only elements of Group IV of the Periodic Table
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
- Semiconductor Lasers (AREA)
- Recrystallisation Techniques (AREA)
Abstract
本发明涉及一种脊状LED及其制备方法。其中，所述制备方法包括：选取SOI衬底；利用CVD工艺在SOI衬底表面生长Ge外延层；利用CVD工艺在Ge外延层表面生长氧化层；利用LRC工艺晶化Ge外延层形成改性Ge外延层；利用干法刻蚀工艺刻蚀氧化层；在改性Ge外延层表面生长本征Ge层；选择性刻蚀本征Ge层形成脊型结构；在脊型结构的两侧分别注入P离子和B离子形成N型Ge区域和P型Ge区域；制备金属接触电极以完成脊状LED的制备；本发明利用激光再晶化工艺，在SOI衬底上制备位错密度低Ge外延层，并制备高质量直接带隙Ge外延层，然后实现一种脊状LED及其制备方法。
Description
技术领域
本发明属半导体器件制备技术领域，特别涉及一种脊状LED及其制备方法。
背景技术
随着集成电路的不断发展，金属互连信号延迟与功耗的问题愈发突出，高速光互联技术是解决该问题的有效技术手段。实现高速光互联技术，需要解决诸多科学问题。其中，波导型发光器件(LED)集成发光器件与波导，是Si基单片光电集成中的一个重要研究内容。
Ge半导体为间接带隙半导体，通过改性技术(如应力、合金化等)，其可转变为准直接带隙或者直接带隙半导体，应用于Si基波导型LED发光效率高，且与Si工艺兼容，是当前领域内研究、应用的重点。
从目前该器件工艺实现的情况来看，利用Si衬底与Ge外延层之间的热膨胀系数不同，常规工艺过程中采用合理的热退火工艺制度，Si衬底上Ge外延层可以引入低强度张应变，进而实现准直接带隙Ge。然而，由于Si衬底与Ge外延层之间晶格失配较大，Si衬底上常规工艺制备的Ge外延层位错密度高，制约了器件性能的提升。
因此选择何种材料及工艺制备高质量的LED变的尤为重要。
发明内容
为了提高现有发光器件的性能，本发明利用激光再晶化工艺，在SOI衬底上制备位错密度低、高质量直接带隙Ge外延层，然后实现一种脊状LED及其制备方法；本发明要解决的技术问题通过以下技术方案实现：
本发明的一个实施例提供了一种脊状LED的制备方法，包括：
(a)选取SOI衬底；
(b)利用化学气相沉积(Chemical Vapor Deposition,CVD)工艺在SOI衬底表面生长Ge外延层；
(c)利用CVD工艺在Ge外延层表面生长氧化层；
(d)利用LRC工艺晶化Ge外延层形成改性Ge外延层；
(e)利用干法刻蚀工艺刻蚀氧化层；
(f)利用CVD工艺在改性Ge外延层表面生长本征Ge层；
(g)选择性刻蚀本征Ge层形成脊型结构；
(h)在脊型结构的两侧分别注入P离子和B离子形成N型Ge区域和P型Ge区域；
(i)制备金属接触电极以完成脊状LED的制备。
在本发明的一个实施例中，步骤(b)包括：
(b1)在275℃～325℃温度下，利用CVD工艺在SOI衬底表面生长厚度为40～50nm的Ge籽晶层；
(b2)在500℃～600℃温度下，利用CVD工艺在Ge籽晶层表面生长厚度为120～150nm的Ge主体层以形成Ge外延层。
在本发明的一个实施例中，步骤(d)包括：
(d1)将包括SOI衬底、Ge外延层及氧化层的整个衬底材料加热至700℃；
(d2)利用激光再晶化(Laser re-crystallization,简称LRC)工艺晶化Ge外延层；其中，LRC工艺中激光波长为808nm，激光光斑尺寸10mm×1mm，激光功率为1.5kW/cm2，激光移动速度为25mm/s；
(d3)冷却整个衬底材料形成改性Ge外延层。
其中，LRC工艺是一种热致相变结晶的方法，通过激光热处理，使SOI衬底上Ge外延层熔化再结晶，横向释放Ge外延层的位错缺陷，不仅降低了Ge材料的位错密度和表面粗糙度，而且提高了Ge/SOI衬底界面质量。
在本发明的一个实施例中，步骤(f)包括：在500℃～600℃温度下，利用CVD工艺在改性Ge外延层表面生长厚度为500～550nm的本征Ge层。
其中，由于此Ge层是在晶化后的Ge外延层上生长的，所以Ge的质量较好，晶格失配率较低。
在本发明的一个实施例中，步骤(g)中，脊型部分厚度为350nm，宽度为1μm。
在本发明的一个实施例中，步骤(h)包括：
(h1)在本征Ge层表面淀积第一保护层，选择性刻蚀第一保护层形成N型离子注入窗口；
(h2)对N型离子注入窗口进行P离子注入，形成掺杂浓度为1×1019cm-3的N型Ge区域，高温退火，刻蚀掉第一保护层；
(h3)在本征Ge层表面淀积第二保护层，选择性刻蚀第二保护层形成P型离子注入窗口；
(h4)对P型离子注入窗口进行B离子掺杂，形成掺杂浓度为1×1019cm-3的P型Ge区域，高温退火，刻蚀掉第二保护层。
在本发明的一个实施例中，步骤(i)包括：
(i1)在N型Ge区域、P型Ge区域和本征Ge层表面淀积厚度为150～200nm的钝化层，用刻蚀工艺选择性刻蚀掉指定区域的钝化层形成金属接触孔；
(i2)利用电子束蒸发工艺在钝化层和金属接触孔上淀积厚度为150～200nm的Cr金属层；
(i3)利用刻蚀工艺刻选择性蚀掉指定区域的Cr金属层，利用化学机械抛光进行平坦化处理以形成所述金属接触电极。
本发明的另一个实施例提供了一种脊状LED，由上述任一实施例提供的制备方法形成。
本发明的又一个实施例提供了一种脊状LED，包括：SOI衬底、改性Ge外延层、本征Ge层、N型Ge区域、P型Ge区域、钝化层以及金属接触电极；
其中，所述改性Ge外延层是通过LRC工艺晶化Ge外延层后通过热退火工艺形成；
其中，所述本征Ge层为脊型结构，所述本征Ge层的脊型部分厚度为350nm，宽度为1μm。
与现有技术相比，本发明具有以下有益效果：
1)本发明采用的激光再晶化工艺，具有Ge外延层位错密度低的优点，利用其作为脊状LED有源区，器件发光效率提升。
2)本发明LED结构为脊状p+-Ge/低强度张应变Ge/n+-Ge的横向结构PiN，有利于后续单片光电集成的实现。
附图说明
下面将结合附图，对本发明的具体实施方式进行详细的说明。
图1为本发明实施例提供的一种脊状LED的制备方法流程图；
图2a-图2m为本发明实施例的一种脊状LED的制备方法工艺流程示意图；
图3为本发明实施例提供的一种脊状LED的结构示意图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
实施例一
请参见图1，图1为本发明实施例提供的一种脊状LED的制备方法流程图，包括：
(a)选取SOI衬底；
(b)利用CVD工艺在SOI衬底表面生长Ge外延层；
(c)利用CVD工艺在Ge外延层表面生长氧化层；
(d)利用LRC工艺晶化Ge外延层形成改性Ge外延层；
(e)利用干法刻蚀工艺刻蚀氧化层；
(f)利用CVD工艺在改性Ge外延层表面生长本征Ge层；
(g)选择性刻蚀本征Ge层形成脊型结构；
(h)在脊型结构的两侧分别注入P离子和B离子形成N型Ge区域和P型Ge区域；
(i)制备金属接触电极以完成脊状LED的制备。
优选地，步骤(b)可以包括：
(b1)在275℃～325℃温度下，利用CVD工艺在SOI衬底表面生长厚度为40～50nm的Ge籽晶层；
(b2)在500℃～600℃温度下，利用CVD工艺在Ge籽晶层表面生长厚度为120～150nm的Ge主体层以形成Ge外延层。
优选地，步骤(d)可以包括：
(d1)将包括SOI衬底、Ge外延层及氧化层的整个衬底材料加热至700℃；
(d2)利用LRC工艺晶化Ge外延层；其中，LRC工艺中激光波长为808nm，激光光斑尺寸10mm×1mm，激光功率为1.5kW/cm2，激光移动速度为25mm/s；
(d3)冷却整个衬底材料形成改性Ge外延层。
优选地，步骤(f)可以包括：在500℃～600℃温度下，利用CVD工艺在改性Ge外延层表面生长厚度为500～550nm的本征Ge层。
优选地，步骤(g)中，脊型部分厚度为350nm，宽度为1μm。
优选地，步骤(h)可以包括：
(h1)在本征Ge层表面淀积第一保护层，选择性刻蚀第一保护层形成N型离子注入窗口；
(h2)对N型离子注入窗口进行P离子注入，形成掺杂浓度为1×1019cm-3的N型Ge区域，高温退火，刻蚀掉第一保护层；
(h3)在本征Ge层表面淀积第二保护层，选择性刻蚀第二保护层形成P型离子注入窗口；
(h4)对P型离子注入窗口进行B离子掺杂，形成掺杂浓度为1×1019cm-3的P型Ge区域，高温退火，刻蚀掉第二保护层。
优选地，步骤(i)可以包括：
(i1)在N型Ge区域、P型Ge区域和本征Ge层表面淀积厚度为150～200nm的钝化层，用刻蚀工艺选择性刻蚀掉指定区域的钝化层形成金属接触孔；
(i2)利用电子束蒸发工艺在钝化层和金属接触孔上淀积厚度为150～200nm的Cr金属层；
(i3)利用刻蚀工艺刻选择性蚀掉指定区域的Cr金属层，利用化学机械抛光进行平坦化处理。
本发明提出采用LRC工艺，通过激光热处理，使SOI衬底上Ge外延层熔化再结晶，横向释放Ge外延层的位错缺陷，获得低位错密度的Ge外延层，以提高器件性能。同时，本发明拟采用脊状p+-Ge/低强度张应变Ge/n+-Ge的横向结构PiN，利于后续单片光电集成的实现。
实施例二
请参照图2a-图2m，图2a-图2m为本发明实施例的另外一种脊状LED的制备方法工艺流程示意图，该制备方法包括如下步骤：
S101、衬底选取。如图2a所示，选取SOI衬底片001为初始材料；
S102、Ge外延层生长。
S1021、Ge籽晶层外延生长。如图2b所示，在275℃～325℃温度下，利用CVD工艺外延生长厚度为40～50nm的Ge籽晶层002；
S1022、Ge主体层生长。如图2c所示，在500℃～600℃温度下，利用CVD工艺在在Ge籽晶层表面生长厚度为120～150nm的Ge主体层003；
S103、氧化层的制备。如图2d所示，利用CVD工艺在Ge主体层表面上淀积厚度为150nm SiO2氧化层004；
S104、Ge外延层的晶化及氧化层刻蚀；如图2e，将包括SOI衬底、Ge外延层及氧化层的整个衬底材料加热至700℃，采用LRC工艺晶化整个衬底材料，其中，激光波长为808nm，激光光斑尺寸10mm×1mm，激光功率为1.5kW/cm2，激光移动速度为25mm/s，冷却整个衬底材料。该方法降低了Ge材料的位错密度和表面粗糙度，提高了晶体质量。然后利用干法刻蚀工艺刻蚀氧化层004，得到激光晶化后的改性Ge外延层005；
S105、如图2f所示，在330℃温度下，利用减压CVD生长厚度为500～550nm的本征Ge层，(为了便于图示观看，将晶化后的Ge层以及晶化后生长的本征Ge层合为i-Ge层006)。由于此本征Ge层是在晶化后的Ge外延层上生长的，所以Ge的质量较好，晶格失配率较低。
S106、如图2g所示，选择性刻蚀i-Ge层，形成厚度为350nm，宽度为1μm的脊型结构；
S107、Ge区域N型离子注入。
S1071、如图2h所示，在i-Ge层表面淀积厚度为200nm的SiO2保护层，选择性刻蚀SiO2保护层得到SiO2保护层007；
S1072、如图2i所示，对i-Ge层进行P离子注入，形成掺杂浓度为1×1019cm-3的N型Ge区域008，高温退火，刻蚀掉SiO2保护层007；
S108、Ge区域P型离子注入。
S1081、如图2j所示，在i-Ge层和N型Ge区域表面淀积厚度为200nm的SiO2保护层，选择性刻蚀SiO2保护层得到SiO2保护层009，
S1082、如图2k所示，对i-Ge层进行B离子注入，形成掺杂浓度为1×1019cm-3的P型Ge区域010，高温退火，刻蚀掉SiO2保护层009；
S009、金属接触孔制备。如图2l所示，在i-Ge层、N型Ge区域和P型Ge区域表面淀积厚度为150～200nm的SiO2钝化层011，隔离台面与外界电接触。刻蚀接触孔，用刻蚀工艺选择性刻蚀掉指定区域SiO2钝化层形成金属接触孔。
S010、金属互连制备。如图2m所示，利用电子束蒸发工艺在SiO2钝化层和金属接触孔淀积厚度为150～200nm的金属Cr层012。利用刻蚀工艺刻选择性蚀掉指定区域的金属Cr，采用化学机械抛光工艺(CMP)进行平坦化处理。
实施例三
请参照图3，图3为本发明实施例提供的一种脊状LED的结构示意图。该LED利用上述如图2a-图2m所示的制备方法制成。具体地，LED包括：SOI衬底(301)、改性Ge外延层(302)、本征Ge层(303)、N型Ge区域(304)、P型Ge区域(305)、SiO2钝化层(306)以及金属接触电极(307)；
其中，所述改性Ge外延层是通过LRC工艺晶化Ge外延层后通过热退火工艺形成。
优选地，所述本征Ge层为脊型结构，所述本征Ge层的脊型部分厚度为350nm，宽度为1μm。
综上，本文中应用了具体个例对本发明一种脊状LED的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上，本说明书内容不应理解为对本发明的限制，本发明的保护范围应以所附的权利要求为准。
Claims (8)
1.一种脊状LED的制备方法，其特征在于，包括：
(a)选取SOI衬底；
(b)利用CVD工艺在所述SOI衬底表面生长Ge外延层；
(c)利用CVD工艺在所述Ge外延层表面生长氧化层；
(d)利用LRC工艺晶化所述Ge外延层形成改性Ge外延层；
(e)利用干法刻蚀工艺刻蚀所述氧化层；
(f)利用CVD工艺在所述改性Ge外延层表面生长本征Ge层；
(g)选择性刻蚀所述本征Ge层形成脊型结构；
(h)在所述脊型结构的两侧分别注入P离子和B离子形成N型Ge区域和P型Ge区域；
(i)制备金属接触电极以完成所述脊状LED的制备。
2.根据权利要求1所述的制备方法，其特征在于，步骤(b)包括：
(b1)在275℃～325℃温度下，利用CVD工艺在所述SOI衬底表面生长厚度为40～50nm的Ge籽晶层；
(b2)在500℃～600℃温度下，利用CVD工艺在所述Ge籽晶层表面生长厚度为120～150nm的Ge主体层以形成所述Ge外延层。
3.根据权利要求1所述的制备方法，其特征在于，步骤(d)包括：
(d1)将包括所述SOI衬底、所述Ge外延层及所述氧化层的整个衬底材料加热至700℃；
(d2)利用LRC工艺晶化所述Ge外延层；其中，LRC工艺中激光波长为808nm，激光光斑尺寸10mm×1mm，激光功率为1.5kW/cm2，激光移动速度为25mm/s；
(d3)冷却整个衬底材料形成所述改性Ge外延层。
4.根据权利要求1所述的制备方法，其特征在于，步骤(f)包括：
在500℃～600℃温度下，利用CVD工艺在所述改性Ge外延层表面生长厚度为500～550nm的本征Ge层。
5.根据权利要求1所述的制备方法，其特征在于，步骤(g)中，所述脊型结构的脊型部分厚度为350nm，宽度为1μm。
6.根据权利要求1所述的制备方法，其特征在于，步骤(h)包括：
(h1)在所述本征Ge层表面淀积第一保护层，选择性刻蚀所述第一保护层形成N型离子注入窗口；
(h2)对所述N型离子注入窗口进行P离子注入，形成掺杂浓度为1×1019cm-3的所述N型Ge区域，高温退火，刻蚀掉所述第一保护层；
(h3)在所述本征Ge层表面淀积第二保护层，选择性刻蚀所述第二保护层形成P型离子注入窗口；
(h4)对所述P型离子注入窗口进行B离子掺杂，形成掺杂浓度为1×1019cm-3的所述P型Ge区域，高温退火，刻蚀掉所述第二保护层。
7.根据权利要求1所述的制备方法，其特征在于，步骤(i)包括：
(i1)在所述N型Ge区域、所述P型Ge区域和所述本征Ge层表面淀积厚度为150～200nm的钝化层，用刻蚀工艺选择性刻蚀掉指定区域的所述钝化层形成金属接触孔；
(i2)利用电子束蒸发工艺在所述钝化层和所述金属接触孔上淀积厚度为150～200nm的Cr金属层；
(i3)利用刻蚀工艺刻选择性蚀掉指定区域的所述Cr金属层，利用化学机械抛光进行平坦化处理以形成所述金属接触电极。
8.一种脊状LED，其特征在于，所述LED由权利要求1～7任一项所述的方法制备形成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710346428.5A CN107123711B (zh) | 2017-05-17 | 2017-05-17 | 一种脊状led及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710346428.5A CN107123711B (zh) | 2017-05-17 | 2017-05-17 | 一种脊状led及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107123711A CN107123711A (zh) | 2017-09-01 |
| CN107123711B true CN107123711B (zh) | 2019-02-26 |
Family
ID=59727132
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710346428.5A Active CN107123711B (zh) | 2017-05-17 | 2017-05-17 | 一种脊状led及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107123711B (zh) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI459444B (zh) * | 2009-11-30 | 2014-11-01 | Applied Materials Inc | 在半導體應用上的結晶處理 |
| US9472535B2 (en) * | 2013-11-08 | 2016-10-18 | Wisconsin Alumni Research Foundation | Strain tunable light emitting diodes with germanium P-I-N heterojunctions |
| CN104993025B (zh) * | 2015-07-01 | 2018-06-19 | 西安电子科技大学 | 氮化硅膜致应变的锗锡中红外led器件及其制备方法 |
-
2017
- 2017-05-17 CN CN201710346428.5A patent/CN107123711B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN107123711A (zh) | 2017-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10023974B2 (en) | Substrates for semiconductor devices | |
| TWI532209B (zh) | 一種用於形成一埋入式金屬層結構的方法 | |
| CN107221582A (zh) | 一种发光二极管及其制备方法 | |
| TW200925340A (en) | GaN epitaxial substrate, semiconductor device and methods for manufacturing gan epitaxial substrate and semiconductor device | |
| Kang et al. | Fabrication of vertical light emitting diode based on thermal deformation of nanoporous GaN and removable mechanical supporter | |
| JP6525554B2 (ja) | 基板構造体を含むｃｍｏｓ素子 | |
| EP2330697A1 (en) | Semiconductor device having an InGaN layer | |
| CN107863399B (zh) | 基于LRC工艺的n-Ge-i-Ge-p-Si结构波导型光电探测器及其制备方法 | |
| CN107123711B (zh) | 一种脊状led及其制备方法 | |
| CN111128688B (zh) | n型氮化镓自支撑衬底的制作方法 | |
| TW200826323A (en) | LED and manufacture method thereof | |
| CN108807284A (zh) | 一种外延接合基板及其制造方法 | |
| CN107046086A (zh) | 发光二极管 | |
| CN107331747B (zh) | 脊状型led | |
| TW201145525A (en) | Schottky diode using diamond rod and method for manufacturing the same | |
| KR101209487B1 (ko) | 반도체 발광소자 및 그 제조방법 | |
| US20140332934A1 (en) | Substrates for semiconductor devices | |
| CN107248540B (zh) | 基于横向结构led及其制备方法 | |
| CN207021280U (zh) | 基于台阶结构的发光二极管 | |
| CN107316921B (zh) | 红外led及其制备方法 | |
| CN207800625U (zh) | 发光二极管 | |
| CN107221583B (zh) | 一种纵向结构led及其制备工艺 | |
| CN107093656B (zh) | 基于纵向结构的led及其制备方法 | |
| CN107170859A (zh) | 基于横向结构发光二极管 | |
| CN107068819B (zh) | 基于纵向结构的发光二极管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20190116 Address after: 518000 No. 3 Julongshan Road, Big Industrial Zone, Pingshan New District, Shenzhen City, Guangdong Province Applicant after: Shenzhen rectangular group Limited by Share Ltd Address before: 710065 Xi'an new hi tech Zone, Shaanxi, No. 86 Gaoxin Road, No. second, 1 units, 22 stories, 12202 rooms, 51, B block. Applicant before: Xi'an CREE Sheng Creative Technology Limited |
|
| TA01 | Transfer of patent application right | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |