Nothing Special   »   [go: up one dir, main page]

CN107104096A - 芯片封装结构及电路结构 - Google Patents

芯片封装结构及电路结构 Download PDF

Info

Publication number
CN107104096A
CN107104096A CN201710359406.2A CN201710359406A CN107104096A CN 107104096 A CN107104096 A CN 107104096A CN 201710359406 A CN201710359406 A CN 201710359406A CN 107104096 A CN107104096 A CN 107104096A
Authority
CN
China
Prior art keywords
chip
rdl
chips
substrate
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710359406.2A
Other languages
English (en)
Inventor
张童龙
谢荣华
张峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN201710359406.2A priority Critical patent/CN107104096A/zh
Publication of CN107104096A publication Critical patent/CN107104096A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73209—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Dram (AREA)

Abstract

本申请提供一种芯片封装结构及电路结构。芯片封装结构包括至少两个芯片、连接部件、多个第二焊球和基板；至少两个芯片中每一芯片的有源面均位于同一平面；每一芯片的有源面包括第一区域和第二区域，第一区域设有多个第一焊盘，第二区域设有至少一个第二焊盘；至少两个芯片包括相邻的第一芯片和第二芯片；连接部件内布有多条第一金属线，每一第一金属线的两端均暴露在连接部件的第一表面，每一第一金属线的一端与第一芯片的一个第一焊盘相连接，另一端与第二芯片的一个第一焊盘相连接；第一芯片和第二芯片的每一第二焊盘通过一个第二焊球与基板的上表面相连接，基板的上表面朝向芯片的有源面。用于提高芯片封装效率。

Description

芯片封装结构及电路结构
技术领域
本申请涉及芯片封装技术领域，尤其涉及一种芯片封装结构及电路结构。
背景技术
随着芯片之间需要传输的数据量越来越大，芯片之间的连接线越来越多。由于芯片的体积较小，且芯片的封装体积也不能过大，因此，需要较高的工艺实现芯片之间的连接。
目前，通常采用在基板上设置晶圆以及在该晶圆上堆叠芯片(Chip on Wafer onSubstrate，CoWoS)的技术实现多个芯片之间的互连。具体的，将多个芯片设置在转接板的上表面，由于该转接板的上表面设置有金属布线，因此，该多个芯片之间可以通过该转接板上表面的金属布线进行互连。需要说明的是，该转接板的下表面与基板的一表面相对，也即基板和该多个芯片分别位于该转接板的两侧。为了使得每个芯片可以与该基板之间实现信号传输，需要通过硅通孔(Through silicon via，TSV)技术在转接板中开孔，以使通孔贯穿转接板的上表面和下表面，并在通孔中进行金属布线，芯片通过通孔中的金属布线与基板连接。
然而，在上述过程中，由于TSV技术的工艺复杂，使得对芯片封装过程复杂，导致对芯片的封装效率低下。
发明内容
本申请提供一种芯片封装结构及电路结构，提供了芯片封装效率。
第一方面，本申请提供一种芯片封装结构，包括至少两个芯片、连接部件、多个第二焊球和基板。
每一芯片的朝向基板的表面为有源面，至少两个芯片中每一芯片的有源面均位于同一平面；每一芯片的有源面包括第一区域和第二区域，每一芯片的第一区域均设有多个第一焊盘，每一芯片的第二区域均设有至少一个第二焊盘。
至少两个芯片包括相邻的第一芯片和第二芯片，第一芯片的第一区域和第二芯片的第一区域均位于第一芯片的第二区域和第二芯片的第二区域之间，且第一芯片的第一区域和第二芯片的第一区域对应同一个连接部件。沿基板的厚度方向，第一芯片的第一区域和第二芯片的第一区域在对应的连接部件的第一表面所在平面内的投影均位于对应的连接部件的第一表面内。第一芯片的第二区域和第二芯片的第二区域在对应连接部件的第一表面所在平面内的投影均位于对应的连接部件的第一表面外，其中，连接部件的第一表面朝向第一芯片的第一区域和第二芯片的第一区域。连接部件内布有多条第一金属线，每一第一金属线的两端均暴露在连接部件的第一表面，每一第一金属线的一端与第一芯片的一个第一焊盘相连接，另一端与第二芯片的一个第一焊盘相连接。通过在连接部件中设置有多条第一金属线，每一条第一金属线的两端分别与不同芯片的第一焊盘连接，进而实现通过连接部件中的第一金属线实现多个芯片之间的连接，且连接部件仅与多个芯片的第一区域正对，进而保证连接部件的体积较小。
第一芯片和第二芯片的每一第二焊盘通过一个第二焊球与基板的上表面相连接，基板的上表面朝向芯片的有源面。这样，可以方便的实现芯片与基板之间的连接。
在本申请中，通过连接部件中的第一金属线实现不同芯片之间连接的工艺简单，且通过第二焊球实现芯片与基板之间的连接的工艺简单，使得芯片封装过程简单，进而提高芯片封装效率。
在一种可能的实施方式中，芯片封装结构还可以包括多个第一焊球，每一第一金属线的一端通过一个第一焊球与第一芯片的一个第一焊盘相连接，另一端通过另一个第一焊球与第二芯片的一个第一焊盘相连接。通过在芯片封装结构中设置第一焊球，可以方便的实现连接部件与芯片之间的连接。
在另一种可能的实施方式中，芯片封装结构还可以包括RDL，可选的，可以通过至少如下三种可行的实现方式在芯片封装结构中设置RDL：
一种可行的实现方式：
每一芯片的有源面和基板的上表面之间还具有一RDL，每一RDL的第一表面与对应芯片的有源面中的第一区域和第二区域相接触，每一RDL的第二表面朝向基板的上表面，RDL的第二表面和RDL的第一表面相对；其中，每一芯片对应一个RDL。
RDL内布有多条第二金属线和至少一条第三金属线，第二金属线的一端暴露在RDL的第一表面，另一端暴露在RDL的第二表面；第三金属线的一端暴露在RDL的第一表面，另一端暴露在RDL的第二表面。
每条第二金属线的一端与一个第一焊盘相接触，另一端与一个第一焊球相接触；每条第三金属线的一端与一个第二焊盘相接触，另一端与一个第二焊球相接触。
另一种可行的实现方式：
至少两个芯片的有源面和基板的上表面之间还具有重布线层RDL，RDL的第一表面与至少两个芯片的有源面中的第一区域和第二区域相接触，RDL的第二表面朝向基板的上表面，RDL的第二表面和RDL的第一表面相对。
RDL内布有多条第四金属线和多条第五金属线，第四金属线的一端暴露在RDL的第一表面，另一端暴露在RDL的第二表面，第五金属线的一端暴露在RDL的第一表面，另一端暴露在RDL的第二表面。
每条第四金属线的一端与一个第一焊盘相接触，另一端与一个第一焊球相接触；每条第五金属线的一端与一个第二焊盘相接触，另一端与一个第二焊球相接触。
再一种可行的实现方式：
每一芯片的第二区域和基板的上表面之间还具有一个重布线层RDL，每一RDL的第一表面与对应芯片的第二区域相接触，每一RDL的第二表面朝向基板的上表面，RDL的第二表面和RDL的第一表面相对，其中，每一芯片的第二区域对应一个RDL；
RDL内布有至少一条第六金属线，第六金属线的一端暴露在RDL的第一表面，另一端暴露在RDL的第二表面，RDL的第一表面朝向对应芯片的第二区域，RDL的第二表面和RDL的第一表面相对；
每条第二金属线的一端与一个第二焊盘相接触，另一端与一个第二焊球相接触。
在另一种可能的实施方式中，芯片封装结构还可以包括塑封体，塑封体包裹在至少两个芯片中每一芯片的侧壁，用于固定至少两个芯片。
可选的，塑封体还包裹至少两个芯片中每一芯片的背面，至少两个芯片中每一芯片的背面与对应芯片的有源面相对。通过在芯片封装结构中设置塑封体，可以由塑封体更加牢固的固定每一个芯片，以使每一个芯片的有源面位于同一平面。
在另一种可能的实施方式中，芯片封装结构还可以包括散热部件，至少两个芯片中每一芯片的背面均与散热部件相接触，其中，每一芯片的背面与对应芯片的有源面相对。通过在芯片封装结构中设置散热部件，可以使得芯片封装结构中每一个芯片产生的热量及时散出去，进而提高芯片封装结构的散热性能。
在另一种可能的实施方式中，所述连接部件与所述芯片之间填充有填充物，所述填充物用于粘连所述连接部件与所述芯片。通过在连接部件与所述芯片之间填充有填充物，可以使得连接部件和芯片之间更加牢固的固定。可选的，所述连接部件的材质为硅或者玻璃。
在另一种可能的实施方式中，所述塑封体为粉末状的热塑性材质或液态的热塑性材质浇筑在所述芯片上形成的。
在另一种可能的实施方式中，所述芯片与所述基板之间填充有填充物，所述填充物用于粘连所述芯片与所述基板。通过在芯片与基板之间填充有填充物，可以使得芯片和基板之间更加牢固的固定。
在另一种可能的实施方式中，所述填充物为树脂。
第二方面，本申请提供一种电路结构，包括第一方面任一项所述的芯片封装结构和外围电路，芯片封装结构内的基板的下表面还具有至少一个第三焊盘，每一第三焊盘通过一个第三焊球与外围电路之间实现信号传输。
第三方面，本申请提供一种芯片封装方法，该方法可以包括：在至少两个芯片上形成塑封体，将所述至少两个芯片固定，且每个芯片的有源面位于同一平面；将连接部件上布有的第一金属线的两端分别通过第一焊球与不同芯片的有源面上的第一焊盘连接；在每个芯片的第二焊盘上形成第二焊球，所述第二焊球用于与基板连接。
在一种可能的实施方式中，在至少两个芯片上形成塑封体，包括：
在所述芯片的侧壁形成所述塑封体；
或者，
在所述芯片的侧壁和所述芯片的背面形成所述塑封体。
在另一种可能的实施方式中，在所述芯片的侧壁形成所述塑封体，包括：
将每个芯片、以有源面朝下的方式放置在支撑平面上；
在每个芯片侧壁浇筑粉末或液态的热塑性材质形成所述塑封体。
在另一种可能的实施方式中，在所述芯片的侧壁和所述芯片的背面形成所述塑封体，包括：
将每个芯片、以有源面朝下的方式放置在支撑平面上；
在每个芯片侧壁和背面浇筑粉末或液态的热塑性材质形成所述塑封体。
在另一种可能的实施方式中，所述方法还包括：
在所述连接部件和所述芯片之间填充填充物。
在另一种可能的实施方式中，在在每个芯片的第二焊盘上形成第二焊球之前，还包括：
制备重布线层RDL；
相应的，在所述芯片的第二焊盘上设置第二焊球，包括：
通过所述RDL，在所述芯片的第二焊盘上形成第二焊球。
在另一种可能的实施方式中，制备重布线层RDL包括：
在至少两个芯片上形成塑封体之前，在每个芯片的有源面制备所述RDL；
或者，
在至少两个芯片上形成塑封体之后，在每个芯片的有源面、及所述塑封体的底面制备所述RDL，所述塑封体的底面与所述芯片的有源面位于同一平面。
在另一种可能的实施方式中，若在至少两个芯片上形成塑封体之前，在每个芯片的有源面制备所述RDL，相应的，在至少两个芯片上形成塑封体，包括：
在所述至少两个芯片和RDL上形成所述塑封体。
在另一种可能的实施方式中，所述RDL内部布有多条第二金属线，各所述第二金属线的两端分别位于所述RDL的两个表面；相应的，通过所述RDL，在所述芯片的第二焊盘上形成第二焊球，包括：
将位于所述RDL的第一表面的第二金属线与所述芯片中的第二焊盘连接；
将位于所述RDL的第二表面的第二金属线与所述第二焊球连接。
在另一种可能的实施方式中，将连接部件上的第一金属线的两端通过第一焊球与不同芯片的第一焊盘连接，包括：
将所述第一焊球的一端通过所述RDL与不同芯片的第一焊盘连接；
将所述第一焊球的另一端与所述连接部件连接。
在另一种可能的实施方式中，所述RDL上设置多条第三金属线，各所述第三金属线的两端分别位于所述RDL的两个表面；相应的，将连接部件上布有的第一金属线的两端分别通过第一焊球与不同芯片的有源面上的第一焊盘连接，包括：
将所述RDL的第一表面的第三金属线与所述芯片的有源面上的第一焊盘连接；
将所述RDL的第二表面的第三金属线与所述第一焊球连接。
在另一种可能的实施方式中，在所述连接部件和所述芯片之间填充填充物，包括：
在所述连接部件和所述RDL之间填充填充物。
在另一种可能的实施方式中，在所述芯片的第二焊盘上形成第二焊球之后，还包括：
将基板的第一侧中的焊盘与所述第二焊球连接；
在所述基板的第二侧中的焊盘上形成第三焊球，所述第三焊球用于与外围电路连接。
在另一种可能的实施方式中，所述方法还包括：
在所述基板和所述芯片之间填充填充物。
在另一种可能的实施方式中，所述方法还包括：
在所述至少两个芯片的背面设置散热材质；
或者，
在所述至少两个芯片的背面和侧壁设置有散热材质。。
在另一种可能的实施方式中，若所述塑封体覆盖所述芯片的背面，相应的，在所述至少两个芯片的背面设置散热材质、或在所述至少两个芯片的背面和侧壁设置有散热材质之前，还包括：
去除所述至少两个芯片背面的塑封体。
本申请提供的芯片封装结构及电路结构，在连接部件中设置有多条第一金属线，每一条第一金属线的两端分别与不同芯片的第一焊盘连接，进而实现通过连接部件中的第一金属线实现多个芯片之间的连接，且连接部件仅与多个芯片的第一区域正对，这样，可以保证连接部件的体积较小。通过第二焊球实现芯片与基板之间的连接，无需通过TSV技术开孔。其中，通过连接部件中的第一金属线实现不同芯片之间连接的工艺简单，且通过第二焊球实现芯片与基板之间的连接的工艺简单，使得芯片封装过程简单，进而提高芯片封装效率。
附图说明
图1为本申请提供的芯片封装结构的示意图一；
图1A为本申请提供的第一区域和第二区域的位置关系示意图；
图2为本申请提供的芯片封装结构的示意图二；
图3为本申请提供的芯片封装结构的示意图三；
图3A为本申请提供的塑封体与芯片的俯视图一；
图3B为本申请提供的塑封体与芯片的俯视图二；
图4为本申请提供的芯片封装结构的示意图四；
图5为本申请提供的芯片封装结构的示意图五；
图6为本申请提供的芯片封装结构的示意图六；
图7为本申请提供的芯片封装结构的示意图七；
图8为本申请提供的芯片封装结构的示意图八；
图9为本申请提供的电路结构的示意图；
图10为本申请提供的芯片封装方法的流程示意图一；
图11为本申请提供的芯片封装过程示意图一；
图12为本申请提供的芯片封装方法的流程示意图二；
图13为本申请提供的芯片封装过程示意图二；
图14为本申请提供的芯片封装方法的流程示意图三；
图15为本申请提供的芯片封装过程示意图三。
具体实施方式
本申请所涉及的芯片封装结构中包括至少两个芯片，至少两个芯片之间相互连接，以实现芯片之间可以相互通信。可选的，本申请所示的芯片可以为逻辑芯片或记忆芯片等。本申请所示的芯片封装结构旨在简化芯片的封装过程，提高芯片的封装效率。
下面，通过具体实施例，对本申请所述的芯片封装结构进行详细说明。需要说明的是，下面几个具体实施例可以相互结合，对于相同或相似的内容，在不同的实施例中不再进行赘述。还需要说明的是，本申请附图所示出的各种部件的长度、宽度、高度(或厚度)仅为示例性说明，并非对本申请所述的芯片封装结构的限定。
需要说明的是，本申请所示的芯片封装结构中可以包括多个芯片，多个芯片中的每两个芯片之间的封装类似。为了便于描述，本申请所示的附图、及如下实施例均以芯片封装结构中包括两个芯片为例进行描述。
图1为本申请提供的芯片封装结构的示意图一。请参见图1，包括至少第一芯片11和第二芯片12、连接部件13、多个第二焊球14和基板15。
请参见图1，第一芯片11和第二芯片12的朝向基板15的表面为有源面，第一芯片11和第二芯片12的有源面均位于同一平面。第一芯片11和第二芯片12的有源面均包括第一区域和第二区域，第一区域设有多个第一焊盘，第二区域设有至少一个第二焊盘。第一芯片11的第一区域和第二芯片12的第一区域均位于第一芯片11的第二区域和第二芯片12的第二区域之间，且第一芯片11的第一区域和第二芯片12的第一区域共同对应一个连接部件13。
可选的，芯片的有源面为芯片中具有焊盘的一面。可选的，第一焊盘用于实现不同芯片之间的连接，第二焊盘用于实现芯片与基板之间的连接。可选的，第一芯片11的第一区域和第二芯片12的第一区域共同对应一个连接部件13是指，第一芯片11的第一区域和第二芯片12的第一区域与同一个连接部件13的一个表面相对。可选的，连接部件13的材质为硅或者玻璃。当然，在实际应用过程中，可以根据实际需要选择连接部件13的材质。
下面，结合图1A对第一芯片和第二芯片中的第一区域和第二区域的位置关系进行详细说明。
图1A为本申请提供的第一区域和第二区域的位置关系示意图。请参见图1A，第一芯片11中包括第一区域B和第二区域A，第二芯片12中包括第一区域C和第二区域D，其中，第一区域B和第一区域C均位于第二区域A和第二区域D之间。其中，在第一区域B和第一区域C上设置有至少一个第一焊盘(图中未示出)，在第二区域A和第二区域D上设置有至少一个第二焊盘(图中未示出)。
请参见图1，沿基板15的厚度方向，连接部件13的第一表面朝向第一芯片11的第一区域和第二芯片12的第一区域。第一芯片11的第一区域在连接部件13的第一表面所在平面内的投影位于连接部件13的第一表面内。第一芯片11的第二区域在连接部件13的第一表面所在平面内的投影位于连接部件13的第一表面外。第二芯片12的第一区域在对应的连接部件13的第一表面所在平面内的投影也位于连接部件13的第一表面内。第二芯片12的第二区域在连接部件13的第一表面所在平面内的投影位于连接部件13的第一表面外。这样，不但保证通过连接部件13可以实现第一芯片11和第二芯片12之间的连接，还可以保证连接部件13的体积最小，进而可以使得芯片封装结构的体积较小。
请参见图1，连接部件13内布有多条第一金属线(图中未示出)，每一第一金属线的两端均暴露在连接部件的第一表面，每一第一金属线的一端与第一芯片的一个第一焊盘相连接，另一端与第二芯片的一个第一焊盘相连接。即，每一条第一金属线分别用于连接第一芯片和第二芯片。
可选的，每一条第一金属线分别用于实现第一芯片和第二芯片之间的连接，并可传递第一芯片和第二芯片之间的信号。可选的，第一金属线可以为铜等材质。在实际应用过程中，可以根据实际情况设置金属线的材质，本申请对金属线的材质不作具体限定。
请参见图1，第一芯片11和第二芯片12的每一第二焊盘通过一个第二焊球14与基板15的上表面相连接，基板15的上表面朝向第一芯片11和第二芯片12的有源面。
可选的，第二焊球14可以为焊锡或铜柱等。可选的，可以先在第一芯片11和第二芯片12的第二焊盘上设置第二焊球14，再将第二焊球14与基板的上表面连接，以使第二焊球14的一端与第一芯片中的第二含片中的第一金属线的一端接触，第二焊球14的另一端与基板的上表面接触。
本申请提供的芯片封装结构，在连接部件中设置有多条第一金属线，每一条第一金属线的两端分别与不同芯片的第一焊盘连接，进而实现通过连接部件中的第一金属线实现多个芯片之间的连接，且连接部件仅与多个芯片的第一区域正对，这样，可以保证连接部件的体积较小。通过第二焊球实现芯片与基板之间的连接，无需通过TSV技术开孔。其中，通过连接部件中的第一金属线实现不同芯片之间连接的工艺简单，且通过第二焊球实现芯片与基板之间的连接的工艺简单，使得芯片封装过程简单，进而提高芯片封装效率。
在上述任意一个实施例的基础上，可选的，为了便于连接部件13与第一芯片11和第二芯片12中的第一焊盘的连接，还可以在芯片封装结构中设置第一焊球，以使连接部件13通过第一焊球与与第一芯片11和第二芯片12中的第一焊盘连接，具体的，请参见图2所示的实施例。
图2为本申请提供的芯片封装结构的示意图二。在图1所示实施例的基础上，请参见图2，芯片封装结构还可以包括多个第一焊球16，每一第一金属线的一端通过一个第一焊球16与第一芯片11的一个第一焊盘相连接，另一端通过另一个第一焊球16与第二芯片12的一个第一焊盘相连接。其中，与第一芯片11的有源面接触的第一焊球为第一芯片11的第一焊球，与第二芯片12的有源面接触的第一焊球为第二芯片12的第一焊球。
可选的，第一焊球16可以为焊锡或铜柱等。可选的，可以先在连接部件13上设置第一焊球16，再将第一焊球16与第一芯片11和第二芯片12的有源面中第一焊盘连接，以使第一焊球16的一端与连接部件13中的第一金属线的一端接触，第一焊球16的另一端与芯片11的有源面中的第一焊盘接触。
在上述任意一个实施例的基础上，可选的，为了使得第一芯片11和第二芯片12的有源面位于同一平面，可以通过塑封体将第一芯片11和第二芯片12固定。可选的，塑封体可以包裹第一芯片11和第二芯片12的侧壁，塑封体也可以包括第一芯片11和第二芯片12的侧壁和背面。芯片的背面和芯片的有源面相对，其中，对一个平板来说，该平板相背离的两个平面之间的关系可以称之为相对的，芯片为一个平板，因此，芯片的背面和芯片的有源面为芯片中相背离的两个平面。下面，通过图3-图4所示的实施例，对该两种可行的实现方式进行详细说明。
图3为本申请提供的芯片封装结构的示意图三。图3所示的实施例可以基于上述任意一个实施例，为了便于描述，基于图2所示的实施例，对图3所示的实施例进行详细说明。
请参见图3，芯片封装结构还包括塑封体17，塑封体17包裹在第一芯片11和第二芯片12的侧壁，用于固定第一芯片11和第二芯片12。
可选的，塑封体17可以为粉末状的热塑性材质或液态的热塑性材质浇筑在芯片的侧壁形成的。例如，热塑性材质可以为热塑性树脂等。
下面，结合图3A-图3B，对塑封体和芯片之间的连接关系进行详细说明。
图3A为本申请提供的塑封体与芯片的俯视图一。请参见图3A，塑封体17包裹至少第一芯片11和第二芯片12的全部侧壁，且塑封体17未包裹第一芯片11和第二芯片12的有源面和背面。当然，塑封体17还可以包裹第一芯片11和第二芯片12的部分侧壁，只要塑封体17可以固定第一芯片11和第二芯片12即可。例如，塑封体17与第一芯片11和第二芯片12之间的连接关系还可以如图3B所示。
图3B为本申请提供的塑封体与芯片的俯视图二。请参见图3B，塑封体17包裹第一芯片11和第二芯片12部分侧壁，且塑封体17未包裹第一芯片11和第二芯片12的有源面和背面。需要说明的是，图3B只是以示例的形式示意一种塑封体17包裹第一芯片11和第二芯片12部分侧壁的情况，当然，塑封体17还可以包裹第一芯片11和第二芯片12中的其它部分侧壁，本申请不再进行穷举。
图4为本申请提供的芯片封装结构的示意图四。图4所示的实施例可以基于上述任意一个实施例，为了便于描述，基于图2所示的实施例，对图4所示的实施例进行详细说明。
请参见图4，芯片封装结构还包括塑封体17，塑封体17包裹在第一芯片11和第二芯片12的侧壁和背面，用于固定第一芯片11和第二芯片12。其中，每一芯片的背面与有源面相对。通过将塑封体17包裹第一芯片11和第二芯片12的侧壁和背面，可以实现更加牢固的固定第一芯片11和第二芯片12。
当然，在实际应用过程中，塑封体17可以包裹第一芯片11和第二芯片12的背面的全部，也可以包裹第一芯片11和第二芯片12的背面的部分，本申请对此不作具体限定。
需要说明的是，图4实施例所示的塑封体的材质及形成方法可以参见图3所示的实施例，此处不再进行赘述。
在上述任意一个实施例的基础上，在实际应用过程中，芯片中的第二焊盘与基板中的焊盘可能无法正对，导致第二焊球不能同时和芯片中的第二焊盘以及基板中对应的焊盘接触，进而导致无法通过第二焊球实现芯片与基板的连接。为了解决该问题，如图5-图7所示，可以在芯片封装结构中设置重布线层(AdvancedPackaging，RDL)，以使第二焊球可以通过RDL与芯片上的第二焊盘连接。
图5为本申请提供的芯片封装结构的示意图五。图5所示的实施例可以基于上述任意一个实施例，为了便于描述，基于图4所示的实施例，对图5所示的实施例进行详细说明。其中，在图5所示的实施例中，每一个芯片对应一个RDL，且每一个芯片对应的RDL分别与芯片的有源面中的第一区域和第二区域相接触。RDL的第一表面和RDL的第二表面相对，其中，对一个平板来说，该平板相背离的两个平面之间的关系可以称之为相对的，RDL为一个平板，因此，RDL的第一表面和第二表面为RDL中相背离的两个平面。需要说明的是，下文中对RDL的第一表面和第二表面的相对关系不再进行赘述。
请参见图5，第一芯片11的有源面和基板15的上表面之间具有RDL181，RDL181的第一表面与第一芯片11的有源面中的第一区域和第二区域相接触，RDL181的第二表面朝向基板15的上表面。第二芯片12的有源面和基板15的上表面之间具有RDL182，RDL182的第一表面与第二芯片12的有源面中的第一区域和第二区域相接触，RDL182的第二表面朝向基板的上表面。其中，RDL181和RDL182之间相互隔离。
可选的，RDL181的第一表面的面积大于或等于第一芯片的有源面的面积，且RDL181的第一表面至少覆盖第一芯片的有源面。可选的，RDL182的第一表面的面积大于或等于第二芯片的有源面的面积，且RDL182的第一表面至少覆盖第二芯片的有源面。
RDL181内布有多条第二金属线和至少一条第三金属线。RDL181内的第二金属线的一端位于RDL181的第一表面，另一端位于RDL181的第二表面。RDL181内的每条第二金属线的一端与第一芯片11的一个第一焊盘相接触，另一端与一个第一芯片11的第一焊球相接触。RDL181内的第三金属线的一端位于RDL181的第一表面，另一端位于RDL181的第二表面。RDL181内的每条第三金属线的一端与一个第一芯片11的一个第二焊盘相接触，另一端与第一芯片11的一个第二焊球14相接触。
RDL182内布有多条第二金属线和至少一条第三金属线。RDL182内的第二金属线的一端位于RDL182的第一表面，另一端位于RDL182的第二表面。RDL182内的每条第二金属线的一端与第二芯片的112的一个第一焊盘相接触，另一端与一个第二芯片12的第一焊球相接触。RDL182内的第三金属线的一端位于RDL182的第一表面，另一端位于RDL182的第二表面。RDL182内的每条第三金属线的一端与一个第二芯片12的一个第二焊盘相接触，另一端与第二芯片12的一个第二焊球14相接触。
可选的，多条用于传输不同信号的第二金属线之间是相隔离的，多条用于传输相同信号的第二金属线之间可以相互交叉。可选的，多条用于传输不同信号的第三金属线之间是相隔离的，多条用于传输相同信号的第三金属线之间可以相互交叉。
在图5所示的实施例中，需要先在每一个芯片的有源面上制备RDL，然后再将制备了RDL的芯片包裹在塑封体17中。通过在芯片的有源面上设置RDL，可以实现改变第二焊球与芯片中的第二焊盘的相对位置，进而便于芯片与基板之间的连接。
图6为本申请提供的芯片封装结构的示意图六。图6所示的实施例可以基于上述任意一个实施例，为了便于描述，基于图4所示的实施例，对图6所示的实施例进行详细说明。其中，在图6所示的实施例中，多个芯片对应一个RDL，且该一个RDL与每一个芯片的有源面中的第一区域和第二区域相接触。该RDL的第一表面和RDL的第二表面相对。
请参见图6，第一芯片11和第二芯片12的有源面和基板的上表面之间还具有RDL18，RDL18的第一表面分别与第一芯片11和第二芯片12的有源面中的第一区域和第二区域相接触，RDL18的第二表面朝向基板15的上表面。
可选的，RDL18的第一表面的面积大于或等于第一芯片11和第二芯片12的有源面的面积之和，且RDL18的第一表面至少覆盖第一芯片11的有源面和第二芯片12的有源面。可选的，RDL的第一表面还可以覆盖塑封体17中与芯片的有源面在同一平面的部分。
RDL18内布有多条第四金属线和多条第五金属线，第四金属线的一端位于RDL18的第一表面，另一端位于RDL18的第二表面，第五金属线的一端位于RDL18的第一表面，另一端位于RDL18的第二表面。
第四金属线可以分为第一部分第四金属线和第二部分第四金属线，第一部分第四金属线用于连接第一芯片的第一焊盘和第一芯片的第一焊球，第二部分第四金属线用于连接第二芯片的第一焊盘和第二芯片的第一焊球。每一个第一部分第四金属线的一端与第一芯片11的第一焊盘相接触，另一端与第一芯片11的一个第一焊球相接触。每一个第二部分第四金属线的一端与第二芯片12的第一焊盘相接触，另一端与第二芯片12的一个第一焊球相接触。
第五金属线可以分为第一部分第五金属线和第二部分第五金属线，第一部分第五金属线用于连接第一芯片的第二焊盘和第一芯片的第二焊球，第二部分第五金属吸纳用于连接第二芯片的第二焊盘和第二芯片的第二焊球。每一个第一部分第五金属线的一端与第一芯片的一个第二焊盘相接触，另一端与第一芯片的一个第二焊球相接触。每一个第二部分第五金属线的一端与第二芯片的一个第二焊盘相接触，另一端与第二芯片的一个第二焊球相接触。
可选的，多条用于传输不同信号的第四金属线之间是相隔离的，多条用于传输相同信号的第四金属线之间可以相互交叉。可选的，多条用于传输不同信号的第五金属线之间是相隔离的，多条用于传输相同信号的第五金属线之间可以相互交叉。
在图6所示的实施例中，需要先将第一芯片和第二芯片包裹在塑封体中，然后再在塑封后的第一芯片和第二芯片的有源面上制备RDL。通过在芯片的有源面上设置RDL，可以实现改变第二焊球与芯片中的第二焊盘的相对位置，进而便于芯片与基板之间的连接。
图7为本申请提供的芯片封装结构的示意图七。图7所示的实施例可以基于上述任意一个实施例，为了便于描述，基于图4所示的实施例，对图7所示的实施例进行详细说明。其中，在图7所示的实施例中，每一个芯片的第二区域对应一个RDL，且每一个芯片对应的RDL分别与芯片的有源面中的第二区域相接触。RDL的第一表面和RDL的第二表面相对。
请参见图7，第一芯片11的第二区域和基板15的上表面之间具有RDL181，RDL181的第一表面与第一芯片11的有源面中的第二区域相接触，RDL181的第二表面朝向基板15的上表面。第二芯片12的第二区域和基板15的上表面之间具有RDL182，RDL182的第一表面与第二芯片12的有源面中的第二区域相接触，RDL182的第二表面朝向基板的上表面。其中，RDL181和RDL182之间相互隔离。
可选的，RDL181的第一表面的面积大于或等于第一芯片11的有源面中的第二区域的面积，RDL181的第一表面至少覆盖第一芯片的有源面中的第二区域，且RDL181的第一表面不覆盖第一芯片的有源面中的第一区域。沿基板的厚度方向，第一芯片11的第二区域在RDL181的第一表面所在平面上的投影位于RDL181的第一表面内，第一芯片11的第一区域在RDL181的第一表面所在平面上的投影位于RDL181的第一表面外。
可选的，RDL182的第一表面的面积大于或等于第二芯片12的有源面中的第二区域的面积，RDL182的第一表面至少覆盖第二芯片的有源面中的第二区域，且RDL182的第一表面不覆盖第而芯片的有源面中的第一区域。沿基板的厚度方向，第二芯片12的第二区域在RDL182的第一表面所在平面上的投影位于RDL182的第一表面内，第二芯片12的第一区域在RDL182的第一表面所在平面上的投影位于RDL182的第一表面外。
需要说明的是，对于至少两个芯片中的相邻的两个芯片，若其中一个芯片的第二区域和另一个芯片的第二区域均位于这两个芯片的第一区域之间，则该两个芯片的第二区域分别对应的两个RDL可以是一体的，也即，该两个芯片的第二区域可以共同对应一个RDL。
RDL181内布有至少一条第六金属线，第六金属线的一端暴露在RDL181的第一表面，另一端暴露在RDL181的第二表面，RDL181的第一表面朝向第一芯片11的第二区域。每条第二金属线的一端与第一芯片11的一个第二焊盘相接触，另一端与第一芯片11的一个第二焊球相接触。
RDL182内布有至少一条第六金属线，第六金属线的一端暴露在RDL182的第一表面，另一端暴露在RDL182的第二表面，RDL182的第一表面朝向第二芯片12的第二区域。每条第二金属线的一端与第二芯片12的一个第二焊盘相接触，另一端与第二芯片12的一个第二焊球相接触。
可选的，多条用于传输不同信号的第六金属线之间是相隔离的，多条用于传输相同信号的第六金属线之间可以相互交叉。
在图7所示的实施例中，需要先在每一个芯片的第二区域上制备RDL，然后再将制备了RDL的芯片包裹在塑封体17中。通过在芯片的有源面上设置RDL，可以实现改变第二焊球与芯片中的第二焊盘的相对位置，进而便于芯片与基板之间的连接。
在上述任意一个实施例的基础上，为了便于芯片封装结构散热，可以在每一个芯片的背面设置有散热部件。具体的，请参见图8所示的实施例。
图8为本申请提供的芯片封装结构的示意图八。图8所示的实施例可以基于上述任意一个实施例，为了便于描述，基于图6所示的实施例，对图8所示的实施例进行详细说明。请参见图8，芯片封装结构还包括散热部件19，第一芯片11和第二芯片12的背面均与散热部件相接触。
可选的，可以在第一芯片11和第二芯片12的背面涂布散热胶，通过散热胶将第一芯片11和第二芯片12的背面与散热部件19固定。通过散热胶不但可以牢固的将第一芯片11、第二芯片12与散热部件19固定，还可以及时的将第一芯片11和第二芯片12产生的热量散出去。可选的，还可以在基板15和散热部件19接触的部位上涂布胶体，以更加牢固的将散热部件19、第一芯片11、第二芯片和基板15固定。
可选的，当芯片的背面覆盖有塑封体时，为了进一步提高芯片的散热性能，可以先去除芯片的背面的塑封体，然后，再在芯片的背面设置散热部件。这样，芯片产生的热量可以直接通过散热部件散去，进一步提高了芯片的散热性能。
在上述任意一个实施例的基础上，可选的，为了增强连接部件与芯片之间的连接强度，可以在连接部件和芯片之间填充填充物。当然，若连接部件和芯片之间设置有RDL，相应的，可以在连接部件和RDL之间填充填充物，以增加连接部件和RDL之间的连接强度。可选的，为了增强基板与芯片之间的连接强度，可以在基板和芯片之间填充填充物。当然，若基板与芯片之间设置有RDL，相应的，可以在基板和RDL之间填充填充物。可选的，填充物为树脂等，在实际应用过程中，可以根据实际需要设置填充物，本申请对此不作具体限定。
本申请还提供一种电路结构，包括上述任意一个实施例所述的芯片封装结构和外围电路，下面，通过图9所示的实施例，对本申请所示的电路结构进行详细说明。
图9为本申请提供的电路结构的示意图。图9所示的实施例可以基于上述任意一个实施例，为了便于描述，基于图6所示的实施例，对图9所示的实施例进行详细说明。请参见图9，包括芯片封装结构和外围电路，芯片封装结构内的基板的下表面还具有至少一个第三焊盘，每一第三焊盘通过一个第三焊球与外围电路之间实现信号传输。
为了便于对上述芯片封装结构的理解，下面，通过具体实施例对芯片封装方法进行详细说明。
图10为本申请提供的芯片封装方法的流程示意图一。请参见图10，该方法可以包括：
S101、在至少两个芯片上形成塑封体，将至少两个芯片固定，且每个芯片的有源面位于同一平面。
可选的，可以是在至少两个芯片的背面和侧壁形成塑封体，也可以是在至少两个芯片的侧壁形成塑封体。
当在至少两个芯片的侧壁形成塑封体时，可以将每个芯片、以有源面朝下的方式放置在支撑平面上，在每个芯片侧壁浇筑粉末或液态的热塑性材质形成塑封体。
当在至少两个芯片的侧壁和背面形成塑封体时，可以将每个芯片、以有源面朝下的方式放置在支撑平面上，在每个芯片侧壁和背面浇筑粉末或液态的热塑性材质形成塑封体。
在实际应用过程中，为了在将每个芯片、以有源面朝下的方式放置在支撑平面上之后，为了避免芯片在支撑平面上移动，可以通过胶体将芯片的有源面粘在支撑平面上。相应的，在制备完成塑封体之后，可以通过高温等方式将芯片的有源面和支撑平面之间的胶体的粘度降低，并在支撑平面上取下覆盖有塑封体的芯片。
S102、将连接部件上布有的第一金属线的两端分别通过第一焊球与不同芯片的有源面上的第一焊盘连接。
在S102之前，需要先制备连接部件，在制备连接部件时，选择合适的材质，例如玻璃、硅等，并在选择的材质上布设第一金属线。在布设第一金属线时，需要根据第一焊盘进行布线，以使连接部件中的第一金属线可以与第一判断匹配。
可选的，在制备完连接部件之后，可以在连接部件的第一金属线的两端制备第一焊球，并将具有第一焊球的连接部件与芯片的有源面上的第一焊盘连接。需要说明的是，可以通过现有的任意一种方式在第一金属线的两端制备第一焊球，本申请对此不作进行赘述。
可选的，可以将制备在连接部件中的第一焊球、与第一焊盘进行位置匹配，并将第一焊球与第一焊盘接触，通过高温、冷凝等工艺，使得第一焊球与第一焊盘连接。
S103、在每个芯片的第二焊盘上形成第二焊球，第二焊球用于与基板连接。
需要说明的是，可以通过现有的任意一种方式在第二焊盘上形成第二焊球，本申请对此不作进行赘述。
需要说明的是，S102和S103之间没有先后顺序，可以先执行S102，也可以先执行S103，本申请对此不作具体限定。
S104、将基板的第一侧中的焊盘与第二焊球连接。
S105、在基板和芯片之间、及连接部件和芯片之间填充填充物。
可选的，可以在基板和芯片之间、及连接部件和芯片之前填充粘稠态的填充物，并对粘稠态的填充物进行冷凝等处理，以使粘稠态的填充物成为固体。
S106、在芯片的背面形成散热部件。
可选的，可以在芯片的背面涂布导热界面材料(Thermal Interface Materials，TIM)，然后通过TIM将散热部件粘在芯片的背面，该散热部件覆盖芯片的背面，该散热部件可以为铜或铝材质等。可选的，该散热部件还可以包围芯片的侧壁，且散热部件与芯片的侧壁之间具有缝隙，散热部件与基板接触的部位可以涂布胶体，以更加牢固的固定散热部件。
下面，结合图11，通过具体示例，对图10实施例所示的方法进行详细说明。
图11为本申请提供的芯片封装过程示意图一。请参见图11包括结构101-结构105。
请参见结构101，当需要对芯片1和芯片2进行封装时，先将芯片1和芯片2放置在支撑平面上，可以通过胶体固定芯片1和芯片2的有源面与支撑平面。然后在芯片1和芯片2的背面和侧壁浇筑液态的热塑性材质，并通过按压板按压浇筑在芯片1和芯片2上的热塑性材质，以使得在芯片1和芯片2背面形成塑封体平整，并对液态的热塑性材质进行冷凝处理，以使热塑性材质冷凝成为固体，从而实现在芯片1和芯片2上形成塑封体17。
请参见结构102，在芯片1和芯片2上形成塑封体17之后，加热支撑平面与芯片1和芯片2之间的胶体，以使芯片1和芯片2可以从支撑平面上取下来，并将芯片1和芯片2的有源面朝上放置在支撑平面上，并在芯片1和芯片2的有源面上的第一焊盘与连接部件14通过第一焊球16连接。还在芯片1和芯片2的第二焊盘上形成第二焊球14。
请参见结构103，将基板15与对应的第二焊球14连接。
请参见结构104，在基板15与芯片1和芯片2之间、以及连接部件13与芯片1和芯片2之间填充填充物。
请参见结构105，将芯片1和芯片2背面的塑封体17去除，例如，可以将芯片1和芯片2背面的塑封体17磨掉，然后，在芯片1和芯片2的背面形成散热部件19。
通过以上步骤即可形成芯片封装结构105。
图12为本申请提供的芯片封装方法的流程示意图二。请参见图12，该方法可以包括：
S201、在至少两个芯片上形成塑封体，将至少两个芯片固定，且每个芯片的有源面位于同一平面。
需要说明的是，S201的执行过程可以参见S101，此处不再进行赘述。
S202、在至少两个芯片的有源面、及塑封体的底面制备RDL，塑封体的底面与芯片的有源面位于同一平面。
可选的，可以通过涂覆、曝光、显影、固化、电镀、刻蚀等工艺在至少两个芯片的有源面上制备RDL。
形成的RDL中包括第二金属线和第三金属线，第二金属线的一端分别与至少两个芯片中的第二焊盘连接，第三金属线的一端分别与至少两个芯片中的第三焊盘连接。
需要说明的是，在制备RDL的过程中，需要根据连接部件上的第一金属线的位置，确定RDL中第三金属线的位置，根据基板中需要与芯片中的第二焊盘连接的焊盘位置，确定RDL中第二金属线的位置。
S203、将连接部件上布有的第一金属线的两端分别通过第一焊球与RDL中的第三金属线的另一端连接。
可选的，可以在连接部件的第一金属线的两端制备第一焊球，并将具有连接部件中的第一焊球与RDL中的对应的第三金属线的另一端连接。需要说明的是，可以参见S102实现第一焊球与第三金属线的另一端的连接，此处不再进行赘述。
S204、在RDL的第二金属线的另一端上形成第二焊球，第二焊球用于与基板连接。
需要说明的是，可以通过现有的任意一种方式在第二焊盘上形成第二焊球，本申请对此不作进行赘述。
需要说明的是，S203和S204之间没有先后顺序，可以先执行S203，也可以先执行S204，本申请对此不作具体限定。
S205、将基板的第一侧中的焊盘与第二焊球连接。
S206、在基板和芯片之间、及连接部件和芯片之前填充填充物。
S207、在芯片的背面形成散热部件。
需要说明的是，S205-S207的执行过程，可以参见S104-S106的执行过程，此处不再进行赘述。
下面，结合图13，通过具体示例，对图12实施例所示的方法进行详细说明。
图13为本申请提供的芯片封装过程示意图二。请参见图13，包括结构201-结构206。
请参见结构201，制备结构201的过程可以参见制备结构101的过程，此处不再进行赘述。
请参见结构202，在芯片1和芯片2上形成塑封体17之后，加热支撑平面与芯片1和芯片2之间的胶体，以使芯片1和芯片2可以从支撑平面上取下来，并将芯片1和芯片2的有源面朝上放置在支撑平面上，并在芯片1和芯片2的有源面上及塑封体17的底面(与芯片1和芯片2的有源面位于同一平面)上制备RDL18。
请参见结构203，将连接部件13上的第一焊球与RDL18中对应的第三金属线连接，在RDL18表面外漏的第二金属线上制备第二焊球14。
请参见结构204，将基板15与对应的第二焊球14连接。
请参见结构205，在基板15与RDL18之间、以及连接部件13与RDL18之间填充填充物。
请参见结构206，将芯片1和芯片2背面的塑封体17去除，例如，可以将芯片1和芯片2背面的塑封体17磨掉，然后，在芯片1和芯片2的背面形成散热部件19。
通过以上步骤即可形成芯片封装结构206。
图14为本申请提供的芯片封装方法的流程示意图三。请参见图14，该方法可以包括：
S301、在至少两个芯片的有源面上制备RDL。
可选的，可以将每个芯片、以有源面朝上的方式放置在支撑平面上，然后在至少两个芯片的有源面上制备RDL。
需要说明的是，S301的执行过程可以参见S202，此处不再进行赘述。
S302、在至少两个芯片上形成塑封体，将至少两个芯片固定，且每个芯片的有源面位于同一平面。
需要说明的是，S302的执行过程可以参见S101，此处不再进行赘述。
S303、将连接部件上布有的第一金属线的两端分别通过第一焊球与RDL中的第三金属线的另一端连接。
S304、在RDL的第二金属线的另一端上形成第二焊球，第二焊球用于与基板连接。
需要说明的是，S303和S304之间没有先后顺序，可以先执行S303，也可以先执行S304，本申请对此不作具体限定。
S305、将基板的第一侧中的焊盘与第二焊球连接。
S306、在基板和芯片之间、及连接部件和芯片之前填充填充物。
S307、在芯片的背面形成散热部件。
需要说明的是，S303-S307的执行过程，可以参见S203-S207的执行过程，此处不再进行赘述。
下面，结合图15，通过具体示例，对图14实施例所示的方法进行详细说明。
图15为本申请提供的芯片封装过程示意图三。请参见图15，包括结构301-结构306。
请参见结构301，将芯片1和芯片2以有源面朝上的方式放置在支撑平面上，并在芯片1和芯片2的有源面上制备RDL。
请参见结构302，将芯片1和芯片2以背面朝上的方式放置在支撑平面上，并在芯片1、芯片2的背面和侧壁、及RDL的侧壁形成塑封体17，此处不再赘述形成塑封体17的方式。
制备结构303-306的过程可以参见制备结构103-106的过程，此处不再进行赘述。
最后应说明的是：以上各实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述各实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请方案的范围。

Claims (9)

1.一种芯片封装结构，其特征在于，包括至少两个芯片、连接部件、多个第二焊球和基板；
每一芯片的朝向所述基板的表面为有源面，所述至少两个芯片中每一芯片的有源面均位于同一平面；每一芯片的有源面包括第一区域和第二区域，所述第一区域设有多个第一焊盘，所述第二区域设有至少一个第二焊盘；
所述至少两个芯片包括相邻的第一芯片和第二芯片，所述第一芯片的第一区域和所述第二芯片的第一区域均位于所述第一芯片的第二区域和所述第二芯片的第二区域之间，且所述第一芯片的第一区域和所述第二芯片的第一区域共同对应一个所述连接部件；
沿所述基板的厚度方向，所述第一芯片的第一区域和第二芯片的第一区域在对应的所述连接部件的第一表面所在平面内的投影均位于对应的所述连接部件的第一表面内；且所述第一芯片的第二区域和所述第二芯片的第二区域在对应所述连接部件的第一表面所在平面内的投影均位于对应的所述连接部件的第一表面外，其中，所述连接部件的第一表面朝向所述第一芯片的第一区域和所述第二芯片的第一区域；
所述连接部件内布有多条第一金属线，每一所述第一金属线的两端均暴露在所述连接部件的第一表面，每一所述第一金属线的一端与所述第一芯片的一个所述第一焊盘相连接，另一端与所述第二芯片的一个所述第一焊盘相连接；
所述第一芯片和所述第二芯片的每一所述第二焊盘通过一个所述第二焊球与所述基板的上表面相连接，所述基板的上表面朝向芯片的有源面。
2.根据权利要求1所述的芯片封装结构，其特征在于，还包括多个第一焊球，每一所述第一金属线的一端通过一个所述第一焊球与所述第一芯片的一个所述第一焊盘相连接，另一端通过另一个所述第一焊球与所述第二芯片的一个所述第一焊盘相连接。
3.根据权利要求1或2所述的芯片封装结构，其特征在于，每一芯片的有源面和所述基板的上表面之间还具有一重布线层RDL，每一所述RDL的第一表面与对应芯片的有源面中的第一区域和第二区域相接触，每一所述RDL的第二表面朝向所述基板的上表面，所述RDL的第二表面和所述RDL的第一表面相对；其中，每一芯片对应一个所述RDL；
所述RDL内布有多条第二金属线和至少一条第三金属线，所述第二金属线的一端暴露在所述RDL的第一表面，另一端暴露在所述RDL的第二表面；所述第三金属线的一端暴露在所述RDL的第一表面，另一端暴露在所述RDL的第二表面；
每条所述第二金属线的一端与一个所述第一焊盘相接触，另一端与一个所述第一焊球相接触；
每条所述第三金属线的一端与一个所述第二焊盘相接触，另一端与一个所述第二焊球相接触。
4.根据权利要求1所述的芯片封装结构，其特征在于，所述至少两个芯片的有源面和所述基板的上表面之间还具有重布线层RDL，所述RDL的第一表面与所述至少两个芯片的有源面中的第一区域和第二区域相接触，所述RDL的第二表面朝向所述基板的上表面，所述RDL的第二表面和所述RDL的第一表面相对；
所述RDL内布有多条第四金属线和多条第五金属线，所述第四金属线的一端暴露在所述RDL的第一表面，另一端暴露在所述RDL的第二表面，所述第五金属线的一端暴露在所述RDL的第一表面，另一端暴露在所述RDL的第二表面；
每条所述第四金属线的一端与一个所述第一焊盘相接触，另一端与一个所述第一焊球相接触；
每条所述第五金属线的一端与一个所述第二焊盘相接触，另一端与一个所述第二焊球相接触。
5.根据权利要求1所述的芯片封装结构，其特征在于，每一芯片的第二区域和所述基板的上表面之间还具有一个重布线层RDL，每一所述RDL的第一表面与对应芯片的第二区域相接触，每一所述RDL的第二表面朝向所述基板的上表面，所述RDL的第二表面和所述RDL的第一表面相对，其中，每一芯片的第二区域对应一个所述RDL；
所述RDL内布有至少一条第六金属线，所述第六金属线的一端暴露在所述RDL的第一表面，另一端暴露在所述RDL的第二表面，所述RDL的第一表面朝向对应芯片的第二区域，所述RDL的第二表面和所述RDL的第一表面相对；
每条所述第二金属线的一端与一个所述第二焊盘相接触，另一端与一个所述第二焊球相接触。
6.根据权利要求1至5任一项所述的芯片封装结构，其特征在于，还包括塑封体，所述塑封体包裹在所述至少两个芯片中每一芯片的侧壁，用于固定所述至少两个芯片。
7.根据权利要求6所述的芯片封装结构，其特征在于，所述塑封体还包裹所述至少两个芯片中每一芯片的背面，所述至少两个芯片中每一芯片的背面与对应芯片的有源面相对。
8.根据权利要求1至6任一项所述的芯片封装结构，其特征在于，还包括散热部件，所述至少两个芯片中每一芯片的背面均与所述散热部件相接触，其中，每一芯片的背面与对应芯片的有源面相对。
9.一种电路结构，其特征在于，包括如权利要求1至8任一项所述的芯片封装结构和外围电路，所述芯片封装结构内的所述基板的下表面还具有至少一个第三焊盘，每一所述第三焊盘通过一个第三焊球与所述外围电路之间实现信号传输。
CN201710359406.2A 2017-05-19 2017-05-19 芯片封装结构及电路结构 Pending CN107104096A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710359406.2A CN107104096A (zh) 2017-05-19 2017-05-19 芯片封装结构及电路结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710359406.2A CN107104096A (zh) 2017-05-19 2017-05-19 芯片封装结构及电路结构

Publications (1)

Publication Number Publication Date
CN107104096A true CN107104096A (zh) 2017-08-29

Family

ID=59670079

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710359406.2A Pending CN107104096A (zh) 2017-05-19 2017-05-19 芯片封装结构及电路结构

Country Status (1)

Country Link
CN (1) CN107104096A (zh)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110197793A (zh) * 2018-02-24 2019-09-03 华为技术有限公司 一种芯片及封装方法
WO2020147084A1 (zh) * 2019-01-17 2020-07-23 华为技术有限公司 芯片封装结构、电子设备
CN111554623A (zh) * 2020-04-30 2020-08-18 通富微电子股份有限公司 一种芯片封装方法
CN111554620A (zh) * 2020-04-30 2020-08-18 通富微电子股份有限公司 一种芯片封装方法
CN111554612A (zh) * 2020-04-30 2020-08-18 通富微电子股份有限公司 一种芯片封装方法
CN111554676A (zh) * 2020-05-19 2020-08-18 上海先方半导体有限公司 一种局部带宽增强的转接板封装结构及制作方法
CN111554631A (zh) * 2020-04-30 2020-08-18 通富微电子股份有限公司 一种芯片封装方法
CN111554621A (zh) * 2020-04-30 2020-08-18 通富微电子股份有限公司 一种芯片封装方法
CN111554618A (zh) * 2020-04-30 2020-08-18 通富微电子股份有限公司 一种芯片封装方法
CN111769099A (zh) * 2020-07-09 2020-10-13 中国科学院微电子研究所 一种基于多转接板实现多芯片集成的封装结构及封装方法
CN112687619A (zh) * 2020-12-25 2021-04-20 上海易卜半导体有限公司 形成半导体封装件的方法及半导体封装件
WO2022021018A1 (zh) * 2020-07-27 2022-02-03 广东省半导体产业技术研究院 芯片精细线路扇出封装结构及其制作方法
TWI767365B (zh) * 2020-10-16 2022-06-11 大陸商青島新核芯科技有限公司 封裝結構及其製備方法
US11581260B2 (en) 2020-10-16 2023-02-14 Kore Semiconductor Co., Ltd. Package structure and manufacturing method thereof
WO2023192556A1 (en) * 2022-03-31 2023-10-05 Texas Instruments Incorporated Fan out flip chip semiconductor package
WO2024045757A1 (zh) * 2022-09-01 2024-03-07 盛合晶微半导体(江阴)有限公司 2.5d封装结构及制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104064551A (zh) * 2014-06-05 2014-09-24 华为技术有限公司 一种芯片堆叠封装结构和电子设备
CN105304613A (zh) * 2014-06-18 2016-02-03 台湾积体电路制造股份有限公司 半导体器件和方法
CN105655310A (zh) * 2015-12-31 2016-06-08 华为技术有限公司 封装结构、电子设备及封装方法
CN106684066A (zh) * 2016-12-30 2017-05-17 华为技术有限公司 一种封装芯片及基于封装芯片的信号传输方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104064551A (zh) * 2014-06-05 2014-09-24 华为技术有限公司 一种芯片堆叠封装结构和电子设备
CN105304613A (zh) * 2014-06-18 2016-02-03 台湾积体电路制造股份有限公司 半导体器件和方法
CN105655310A (zh) * 2015-12-31 2016-06-08 华为技术有限公司 封装结构、电子设备及封装方法
CN106684066A (zh) * 2016-12-30 2017-05-17 华为技术有限公司 一种封装芯片及基于封装芯片的信号传输方法

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11276645B2 (en) 2018-02-24 2022-03-15 Huawei Technologies Co., Ltd. Encapsulation of a substrate electrically connected to a plurality of pin arrays
EP3748672A4 (en) * 2018-02-24 2021-04-21 Huawei Technologies Co., Ltd. CHIP AND ENCAPSULATION PROCESS
CN110197793A (zh) * 2018-02-24 2019-09-03 华为技术有限公司 一种芯片及封装方法
WO2020147084A1 (zh) * 2019-01-17 2020-07-23 华为技术有限公司 芯片封装结构、电子设备
CN111554631A (zh) * 2020-04-30 2020-08-18 通富微电子股份有限公司 一种芯片封装方法
CN111554612A (zh) * 2020-04-30 2020-08-18 通富微电子股份有限公司 一种芯片封装方法
CN111554621A (zh) * 2020-04-30 2020-08-18 通富微电子股份有限公司 一种芯片封装方法
CN111554618A (zh) * 2020-04-30 2020-08-18 通富微电子股份有限公司 一种芯片封装方法
CN111554620A (zh) * 2020-04-30 2020-08-18 通富微电子股份有限公司 一种芯片封装方法
CN111554623A (zh) * 2020-04-30 2020-08-18 通富微电子股份有限公司 一种芯片封装方法
CN111554676A (zh) * 2020-05-19 2020-08-18 上海先方半导体有限公司 一种局部带宽增强的转接板封装结构及制作方法
CN111769099A (zh) * 2020-07-09 2020-10-13 中国科学院微电子研究所 一种基于多转接板实现多芯片集成的封装结构及封装方法
CN111769099B (zh) * 2020-07-09 2022-03-04 中国科学院微电子研究所 一种基于多转接板实现多芯片集成的封装结构及封装方法
WO2022021018A1 (zh) * 2020-07-27 2022-02-03 广东省半导体产业技术研究院 芯片精细线路扇出封装结构及其制作方法
TWI767365B (zh) * 2020-10-16 2022-06-11 大陸商青島新核芯科技有限公司 封裝結構及其製備方法
US11581260B2 (en) 2020-10-16 2023-02-14 Kore Semiconductor Co., Ltd. Package structure and manufacturing method thereof
CN112687619A (zh) * 2020-12-25 2021-04-20 上海易卜半导体有限公司 形成半导体封装件的方法及半导体封装件
TWI797904B (zh) * 2020-12-25 2023-04-01 大陸商上海易卜半導體有限公司 形成半導體封裝件的方法及半導體封裝件
US12125776B2 (en) 2020-12-25 2024-10-22 Yibu Semiconductor Co., Ltd. Method for forming semiconductor package and semiconductor package
WO2023192556A1 (en) * 2022-03-31 2023-10-05 Texas Instruments Incorporated Fan out flip chip semiconductor package
WO2024045757A1 (zh) * 2022-09-01 2024-03-07 盛合晶微半导体(江阴)有限公司 2.5d封装结构及制备方法

Similar Documents

Publication Publication Date Title
CN107104096A (zh) 芯片封装结构及电路结构
US8378480B2 (en) Dummy wafers in 3DIC package assemblies
TWI482261B (zh) 三維系統級封裝堆疊式封裝結構
TW502406B (en) Ultra-thin package having stacked die
US7446409B2 (en) Cavity-down multiple-chip package
US8299608B2 (en) Enhanced thermal management of 3-D stacked die packaging
TWI611524B (zh) 包含密封層之堆疊封裝電子元件及其相關製造方法
TWI469309B (zh) 積體電路封裝系統
TW201735291A (zh) 帶有多種熱界面材料之多晶片封裝體
CN108447860B (zh) 半导体封装结构
JPH09246432A (ja) プラスチック枠部材で囲んだ柔軟性材料で電子デバイスを封入したパッケージ
US12087664B2 (en) Semiconductor package having liquid-cooling lid
KR20080064599A (ko) 스택 패키지 및 그 제조방법
CN108140632A (zh) 一种芯片
TWI436470B (zh) 封裝製程及封裝結構
TW200531241A (en) Manufacturing process and structure for a flip-chip package
TWI778560B (zh) 封裝結構及其製造方法
TWI642163B (zh) 半導體封裝結構
KR101515777B1 (ko) 반도체 패키지 제조방법
US20040217451A1 (en) Semiconductor packaging structure
CN113327918A (zh) 一种多芯片封装结构及封装方法
CN113906556A (zh) 一种芯片封装结构以及电路结构
KR20080085441A (ko) 스택 패키지 및 그 제조방법
TWI771242B (zh) 雙晶片半導體封裝及其製備方法
KR101332857B1 (ko) 반도체 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170829

RJ01 Rejection of invention patent application after publication