CN107085487A - 阵列基板、显示面板及显示装置 - Google Patents

Abstract

本发明实施例公开了一种阵列基板、显示面板及显示装置。该阵列基板包括：衬底基板；多个像素单元以及多条扫描线和多条数据线，像素单元包括薄膜晶体管和像素电极；多个触控电极、多条触控走线以及多个像素区域，触控电极上设置有多个开口，像素电极与薄膜晶体管的漏极电连接处在衬底基板上的投影位于开口在衬底基板上的投影内；多条补偿走线，多条补偿走线与多条触控走线同层设置，多条补偿走线与与其邻近的触控电极电连接；补偿走线覆盖未被触控走线覆盖的数据线的部分区域；在像素区域内，触控走线和补偿走线位于像素电极与薄膜晶体管的漏极电连接处相对的两侧。利用本发明实施例提供的阵列基板可以提高液晶显示面板的显示效果。

Description

阵列基板、显示面板及显示装置

技术领域

本发明实施例涉及液晶显示技术，尤其涉及一种阵列基板、显示面板及显示装置。

背景技术

液晶显示面板是一种采用液晶材料制作的显示面板，具有轻薄、功耗小和显示信息量大等特点，被广泛应用于手机、电视、电脑、智能可穿戴设备以及公共大厅的信息查询机等。

现有的液晶显示面板中，往往包括多个像素单元、多条数据线、多条触控走线以及阵列排布的多个触控电极。像素单元包括薄膜晶体管和像素电极。多条触控走线覆盖部分条数据线。每一触控电极与至少一条触控走线电连接。往往在触控电极上设置有多个开口，每一个开口与相邻两个像素单元相对应，以使像素电极与薄膜晶体管的漏极在该开口处电连接。该开口将部分触控走线以及数据线露出。在显示时间段，在开口周围，同一像素单元内，像素电极和其两侧数据线形成的耦合电容不相等，在列反转驱动模式下，像素电极和其两侧数据线形成的耦合电容不能相互抵消，液晶显示面板出现信号串扰现象，影响液晶显示面板的显示效果。

发明内容

本发明提供一种阵列基板、显示面板及显示装置，以实现提高液晶显示面板的显示效果的目的。

第一方面，本发明实施例提供了一种阵列基板，该阵列基板包括：

衬底基板；

形成在所述衬底基板上的多个像素单元以及多条扫描线和多条数据线，所述多条扫描线和所述多条数据线绝缘交叉限定出多个像素区域，所述像素单元位于所述像素区域内；所述像素单元包括薄膜晶体管和像素电极；所述像素电极与所述薄膜晶体管的漏极电连接；

阵列排布的多个触控电极以及覆盖部分条所述数据线的多条触控走线，每一所述触控电极与至少一条所述触控走线电连接；所述多条触控走线位于所述多条数据线远离所述衬底基板一侧且与所述多条数据线绝缘，所述像素电极位于所述触控电极远离所述衬底基板一侧，所述触控电极上设置有多个开口，所述像素电极与所述薄膜晶体管的漏极电连接处在所述衬底基板上的投影位于所述开口在所述衬底基板上的投影内；

多条补偿走线，所述多条补偿走线与所述多条触控走线同层设置，所述多条补偿走线与与其邻近的所述触控电极电连接；所述补偿走线覆盖未被所述触控走线覆盖的所述数据线的部分区域；在所述像素区域内，所述触控走线和所述补偿走线位于所述像素电极与所述薄膜晶体管的漏极电连接处相对的两侧。

进一步地，所述像素单元中，在所述像素电极和所述薄膜晶体管的漏极电连接处周围，所述像素电极和所述薄膜晶体管的漏极电连接处与与其相邻的所述触控走线之间的距离为S₁，所述像素电极和所述薄膜晶体管的漏极电连接处与与其相邻的所述补偿走线之间的距离为S₂，S₁＝S₂。

进一步地，所述触控电极通过第一过孔或第一跨桥结构与对应的所述触控走线电连接；所述第一跨桥结构与所述像素电极同层设置。

进一步地，所述补偿走线与对应的所述触控电极通过第二过孔或第二跨桥结构电连接；所述第二跨桥结构与所述像素电极同层设置。

进一步地，在显示阶段，所述触控电极复用为公共电极。

进一步地，所述开口包括第一开口结构；

所述第一开口结构与所述像素单元一一对应设置；

所述像素单元内，所述像素电极与所述薄膜晶体管的漏极电连接处在所述衬底基板上的投影位于所述第一开口结构在所述衬底基板上的投影内；

所述第一开口结构在所述衬底基板上的投影位于与其对应的所述像素单元在所述衬底基板上的投影内。

进一步地，所述开口包括第二开口结构；

每一个所述第二开口结构与同一行中相邻的两个所述像素单元对应设置；

相邻的两个所述像素单元的所述像素电极与所述薄膜晶体管的漏极电连接处在所述衬底基板上的投影均位于与其对应的所述第二开口结构在所述衬底基板上的投影内；

所述第二开口结构露出与其对应的两个所述像素单元之间的部分所述触控走线。

进一步地，所述开口包括第三开口结构；

所述第三开口结构位于相邻两行所述像素单元之间，且同一所述触控电极覆盖的同一行所述像素单元的所述像素电极与所述薄膜晶体管的漏极电连接处在所述衬底基板上的投影均位于所述第三开口结构在所述衬底基板上的投影内。

第二方面，本发明实施例还提供了一种显示面板，该显示面板包括本发明实施例提供的任意一种阵列基板以及与所述阵列基板相对设置的对置基板。

第三方面，本发明实施例还提供了一种显示装置，该显示装置包括本发明实施例提供的任意一种显示面板。

本发明实施例通过在阵列基板上增设多条补偿走线，并设置多条补偿走线与多条触控走线同层设置，多条补偿走线与与其邻近的触控电极电连接；补偿走线覆盖未被触控走线覆盖的数据线的部分区域；在像素区域内，触控走线和补偿走线位于像素电极与薄膜晶体管的漏极电连接处相对的两侧，可以充分缩减在开口周围像素电极和其两侧数据线形成的耦合电容之差，以使在列反转驱动模式下，像素电极和其两侧数据线形成的耦合电容尽可能相互抵消，消除液晶显示面板的信号串扰现象，解决了现有的液晶显示面板中因在开口周围，同一像素单元内，像素电极和其两侧数据线形成的耦合电容不相等，在列反转驱动模式下，像素电极和其两侧数据线形成的耦合电容不能相互抵消，液晶显示面板易出现信号串扰现象，影响液晶显示面板的显示效果的问题，实现了提高液晶显示面板的显示效果的目的。

附图说明

图1a为现有的一种液晶显示面板中阵列基板的结构示意图；

图1b为沿图1a中A1-A2的剖面结构示意图；

图1c为液晶显示面板中像素单元的等效电路图；

图1d为现有技术中像素单元的原理图；

图2a为本发明实施例提供的一种液晶显示面板中阵列基板的结构示意图；

图2b为沿图2a中B1-B2的剖面结构示意图；

图2c为图2a中像素单元的原理图；

图3a为沿图2a中D1-D2的剖面结构示意图；

图3b为本发明实施例提供的另一种液晶显示面板中阵列基板的剖面结构示意图；

图4a为本发明实施例提供的又一种液晶显示面板中阵列基板的剖面结构示意图；

图4b为本发明实施例提供的又一种液晶显示面板中阵列基板的剖面结构示意图；

图5a为本发明实施例提供的又一种液晶显示面板中阵列基板的结构示意图；

图5b为沿图5a中E1-E2的剖面结构示意图；

图6a为本发明实施例提供的又一种液晶显示面板中阵列基板的结构示意图；

图6b为沿图6a中F1-F2的剖面结构示意图；

图7为本发明实施例提供的一种显示面板的结构示意图；

图8为本发明实施例提供的一种显示装置的结构示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

图1a为现有的一种液晶显示面板中阵列基板的结构示意图，图1b为沿图1a中A1-A2的剖面结构示意图。参见图1a和图1b，该阵列基板包括衬底基板10、形成在衬底基板10上的多个像素单元11以及多条扫描线12和多条数据线13、阵列排布的多个触控电极14(图1a中仅示例性地示出了一个触控电极14)以及覆盖部分条数据线13的多条触控走线15。多条扫描线12和多条数据线13绝缘交叉限定出多个像素区域(图1b示例性地包括四个像素区域，分别为第一像素区域P1、第二像素区域P2、第三像素区域P3以及第四像素区域P4)，像素单元11位于像素区域内；像素单元11包括薄膜晶体管(图1a中仅示例性地示出了薄膜晶体管的有源层111，图1b中示出了薄膜晶体管的有源层111和漏极113)和像素电极112；像素电极112与薄膜晶体管的漏极113电连接；每一触控电极14与至少一条触控走线15电连接；多条触控走线15位于多条数据线13远离衬底基板10一侧，且多条触控走线15与多条数据线13绝缘，像素电极112位于触控电极14远离衬底基板10一侧，触控电极14上设置有多个开口141，像素电极112与薄膜晶体管T的漏极113电连接1121处在衬底基板10上的投影位于开口141在衬底基板10上的投影内。

参见图1a和图1b，在该阵列基板上，相邻两个像素区域之间均设置有数据线13，但仅部分相邻两个像素区域之间设置有触控走线15。例如，图1b中，在第一像素区域P1和第二像素区域P2之间设置有触控走线15，但是在在第二像素区域P2和第三像素区域P3之间没有设置触控走线15。

由于像素电极112和与薄膜晶体管的漏极113分别位于触控电极14相对的两侧，为了使得像素电极112和薄膜晶体管的漏极113电连接，往往需要在触控电极14上设置开口141。继续参见图1b，在该阵列基板上，触控电极14上共设置有两种开口141，分别为第一开口结构141a和第二开口结构141b。例如，触控电极14上，第一像素区域P1和第二像素区域P2对应的位置处，设置有第一开口结构141a。触控电极14上，第三像素区域P3对应的位置处，设置有第二开口结构141b。其中第一开口结构141b露出第一像素区域P1和第二像素区域P2内薄膜晶体管的漏极113、以及位于第一像素区域P1和第二像素区域P2之间的部分数据线13和部分触控走线15。

图1c为液晶显示面板中像素单元的等效电路图，图1d为现有技术中阵列基板的原理图。以第一像素区域P1为例，参见图1a、图1b、图1c和图1d，在像素电极112左侧(以图1a中X轴逆向为左)仅设置有数据线13，在像素电极112右侧(以图1b中X轴正向为右)除设置有数据线13外还设置有触控走线15。

参见图1c，显示阶段，通过驱动电路(图1c中均未示出)向公共电极com提供公共电压信号，向扫描线12提供扫描信号，以控制薄膜晶体管T的工作状态，从而适时地将数据线13提供的数据信号写入到像素电极pixel上，以控制该像素单元11对应的液晶翻转。

参见图1c和1d，像素电极112与其左侧数据线13之间的耦合电容为C1，与像素电极112电连接的薄膜晶体管T漏极113与其左侧数据线13之间的电容为C3，像素电极112左侧数据线13与触控电极14之间的电容为C4。与像素电极112电连接的薄膜晶体管T漏极113与触控电极14之间的电容为C5。其中，C1等于C4和C5串联后再与C3并联后的电容值。

类似地，像素电极112与其右侧数据线13之间的耦合电容为C2，与像素电极112电连接的薄膜晶体管T漏极113与其右侧数据线13之间的电容为C6，像素电极112右侧数据线13与触控走线15之间的电容为C7。与像素电极112电连接的薄膜晶体管T漏极113与触控走线15之间的电容为C8。其中，C2等于C7和C8串联后再与C6并联后的电容值。

由于，由于触控电极14与漏极113之间的距离和漏极113与触控走线15之间的距离较大，C4和C5串联后的电容值与C7和C8串联后的电容值差别较大，而C3等于C6，使得C1和C2差别较大，即像素电极112与其左侧数据线13之间的耦合电容C1与像素电极112与其右侧数据线13之间的耦合电容C2差值较大。在列反转驱动模式下，像素电极112和其两侧数据线13形成的耦合电容不能相互抵消，液晶显示面板易出现信号串扰现象，影响液晶显示面板的显示效果。

图2a为本发明实施例提供的一种液晶显示面板中阵列基板的结构示意图，图2b为沿图2a中B1-B2的剖面结构示意图。参见图2a和图2b，该阵列基板包括：衬底基板10；形成在衬底基板10上的多个像素单元11以及多条扫描线12和多条数据线13，多条扫描线12和多条数据线13绝缘交叉限定出多个像素区域(图2b示例性地包括四个像素区域，分别为第一像素区域P1、第二像素区域P2、第三像素区域P3以及第四像素区域P4)，像素单元11位于像素区域内；像素单元11包括薄膜晶体管(图2a和图2b中仅示例性地示出了薄膜晶体管的有源层111)和像素电极112；像素电极112与薄膜晶体管的漏极113电连接；阵列排布的多个触控电极14以及覆盖部分条数据线13的多条触控走线15，每一触控电极14与至少一条触控走线15电连接；多条触控走线15位于多条数据线13远离衬底基板10一侧，且多条触控走线15与多条数据线13绝缘，像素电极112位于触控电极14远离衬底基板10一侧，触控电极14上设置有多个开口，像素电极112与薄膜晶体管的漏极113电连接处1121在衬底基板10上的投影位于开口在衬底基板10上的投影内；多条补偿走线16，多条补偿走线16与多条触控走线15同层设置，多条补偿走线16与与其邻近的触控电极14电连接；补偿走线16覆盖未被触控走线15覆盖的数据线13的部分区域；在像素区域内，触控走线15和补偿走线16位于像素电极112与薄膜晶体管的漏极113电连接1121处相对的两侧。

继续参见图2a和图2b，在该阵列基板上，相邻两个像素区域之间均设置有数据线13，同时部分相邻两个像素区域之间设置触控走线15，未设置触控走线15的相邻两个像素区域之间设置有补偿走线16，使得任意相邻两个像素区域之间设置有数据线13和触控走线15，或者数据线13和补偿走线16。

图2c为图2a中提供的阵列基板的原理图。以第一像素区域P1为例，参见图2a、图2b和图2c，在像素电极112左侧(以图2a中X轴逆向为左)设置有数据线13和补偿走线16，在像素电极112右侧(以图2a中X轴正向为右)设置有数据线13和触控走线15。显示阶段，通过驱动电路(图2a、图2b和图2c中均未示出)向公共电极(图2a、图2b和图2c中均未示出)提供公共电压信号，向扫描线12提供扫描信号，以控制薄膜晶体管的工作状态，从而适时地将数据线13提供的数据信号写入到像素电极112上，以控制该像素单元11对应的液晶翻转。由于补偿走线16与触控走线15同层设置，补偿走线16和触控走线15均与与其邻近的触控电极14电连接，可以是使得补偿走线16和触控走线15上的电位相等或相差无几；且补偿走线16覆盖未被触控走线15覆盖的数据线13的部分区域，在像素区域内，触控走线15和补偿走线16位于像素电极112与薄膜晶体管的漏极113电连接1121处相对的两侧。

像素电极112与其左侧数据线13之间的耦合电容为C1，与像素电极112电连接的薄膜晶体管漏极113与其左侧数据线13之间的电容为C3，像素电极112左侧数据线13与覆盖其的补偿走线16之间的电容为C11。补偿走线16与触控电极14之间的电容为C12，与像素电极112电连接的薄膜晶体管漏极113与触控电极14之间的电容为C15。其中，C1等于C11、C12和C15串联后再与C3并联后的电容值。

类似地，像素电极112与其右侧数据线13之间的耦合电容为C2，与像素电极112电连接的薄膜晶体管漏极113与其右侧数据线13之间的电容为C6，像素电极112右侧数据线13与触控走线15之间的电容为C13。触控走线15与触控电极14之间的电容为C14，与像素电极112电连接的薄膜晶体管漏极113与触控电极14之间的电容为C16。其中，C2等于C13、C14和C16串联后再与C6并联后的电容值。

由于C3等于C6，而C13、C14和C16串联后的电容值与C11、C12和C15串联后的电容值差别不大，即像素电极112与其左侧数据线13之间的耦合电容C1与像素电极112与其右侧数据线13之间的耦合电容C2差值较小。这样在列反转驱动模式下，有助于使得像素电极112和其两侧数据线13形成的耦合电容尽可能相互抵消，避免液晶显示面板易出现信号串扰现象，提高液晶显示面板的显示效果。

可选地，参见图2b，像素单元11中，在像素电极112和薄膜晶体管的漏极113电连接处1121周围，像素电极112和薄膜晶体管的漏极113电连接处1121与与其相邻的触控走线15之间的距离为S₁，像素电极112和薄膜晶体管的漏极113电连接处1121与与其相邻的补偿走线16之间的距离为S₂，S₁＝S₂。这样设置的好处是，可以进一步缩减像素单元22内像素电极112与其左侧数据线13之间的耦合电容C1和像素电极112与其右侧数据线13之间的耦合电容C2之差的绝对值，缓解液晶显示面板出现的信号串扰现象，提高显示效果。

图3a为沿图2a中D1-D2的剖面结构示意图。参见图3a，在制作时针对于触控电极14在衬底基板10上的投影与触控走线15在衬底基板10上的投影存在至少部分相互重叠区域的结构的情况，，可选地，触控电极14通过第一过孔171与对应的触控走线15电连接。或者，如图3b所示，针对于触控电极14在衬底基板10上的投影与触控走线15在衬底基板10上的投影不存在相互重叠区域的结构的情况，可选地，还可以设置触控电极14通过第一跨桥结构172与对应的触控走线15电连接，第一跨桥结构172与像素电极112同层设置。这样设置的好处是可以将触控走线15上的触控信号传输至触控电极14上，以利用触控电极14进行触控位置检测。另外，设置第一跨桥结构172与像素电极112同层设置，在制作过程中只需一次刻蚀工艺，无需对第一跨桥结构172与像素电极112分别制作掩膜板，节省了成本，减少了制程数量，提高了生产效率。

类似地，如图4a所示，针对于触控电极14在衬底基板10上的投影与补偿走线16在衬底基板10上的投影存在至少部分相互重叠区域的结构的情况，可选地，补偿走线16与对应的触控电极14通过第二过孔181电连接，或者如图4b所示，针对于触控电极14在衬底基板10上的投影与补偿走线16在衬底基板10上的投影不存在相互重叠区域的结构的情况，可选地，补偿走线16与对应的触控电极14通过第二跨桥结构182电连接；第二跨桥结构182与像素电极112同层设置。这样设置的好处是使得补偿走线16上的电位和触控电极14上的电位相等，进而使得补偿走线16与触控走线15上的电位相等。另外，设置第二跨桥结构182与像素电极112同层设置，在制作过程中只需一次刻蚀工艺，无需对第二跨桥结构182与像素电极112分别制作掩膜板，节省了成本，减少了制程数量，提高了生产效率。

进一步地，在上述技术方案的基础上，可选地，在显示阶段，触控电极14复用为公共电极。这样当液晶显示面板处于显示状态的工作模式下，触控电极14起到提供公共电压的作用；而当液晶显示面板处于触控状态的工作模式下，触控电极14起到触控位置检测的作用。将触控电极14复用为公共电极，可以进一步减小液晶显示面板的厚度，另外在制作过程中只需一次刻蚀工艺，无需对触控电极14与公共电极分别制作掩膜板，节省了成本，减少了制程数量，提高了生产效率。

在上述各技术方案中，触控电极上开口的设计方案有多种，下面就典型的液晶显示面板的结构进行详细说明，但是所列出的示例仅仅用于解释说明本发明，并不是对本发明的限定。

继续参见图2a和图2b，该阵列基板中，开口包括第一开口结构191；第一开口结构191与像素单元112一一对应设置；像素单元11内，像素电极112与薄膜晶体管的漏极113电连接处1121在衬底基板10上的投影位于第一开口结构191在衬底基板10上的投影内；第一开口结构191在衬底基板10上的投影位于与其对应的像素单元11在衬底基板10上的投影内。这样，由于第一开口结构191仅露出薄膜晶体管的漏极113，该漏极113距第一开口结构两侧的像素电极14的距离相差不大，可以缩小像素电极112与其左侧数据线13之间的耦合电容C1与像素电极112与其右侧数据线13之间的耦合电容C2之间的差值，提高液晶显示面板的显示效果。

图5a为本发明实施例提供的又一种液晶显示面板中阵列基板的结构示意图，图5b为沿图5a中E1-E2的剖面结构示意图。与图2a和图2b中阵列基板相比，图5a和图5b中开口还包括第二开口结构。参见图5a和图5b，该阵列基板中，开口包括第二开口结构192；每一个第二开口结构192与同一行中相邻的两个像素单元11对应设置；该相邻的两个像素单元11的像素电极112与薄膜晶体管的漏极113电连接处1121在衬底基板10上的投影均位于与其对应的第二开口结构192在衬底基板10上的投影内；第二开口结构192露出与其对应的两个像素单元11之间的部分触控走线15。相对于现有技术，这样设置并未对触控电极14的结构进行修改，在生产制造过程中，仍可以利用原有的用于制作触控电极14的掩膜版制作本技术方案的触控电极14，可以达到提高液晶显示面板显示效果的前提下，节约生产成本的目的。

图6a为本发明实施例提供的又一种液晶显示面板中阵列基板的结构示意图，图6b为沿图6a中F1-F2的剖面结构示意图。与图5a和图5b中阵列基板相比，图6a和图6b中开口包括第三开口结构。参见图6a和图6b，该阵列基板中，开口包括第三开口结构193；第三开口结构193位于相邻两行像素单元11之间，且同一触控电极14覆盖的同一行像素单元11的像素电极112与薄膜晶体管的漏极113电连接处1121在衬底基板10上的投影均位于第三开口结构193在衬底基板10上的投影内。这样，由于第三开口结构193将薄膜晶体管的漏极113两侧的数据线13、触控走线15和补偿走线16露出，可以进一步减少触控电极14对像素电极112与其左侧数据线13之间的耦合电容C1的干扰，以及触控电极14对像素电极112与其右侧数据线13之间的耦合电容C2的干扰，进一步缩小像素电极112与其左侧数据线13之间的耦合电容C1与像素电极112与其右侧数据线13之间的耦合电容C2之间的差值，提高液晶显示面板的显示效果。

本发明实施例还提供了一种显示面板。图7为本发明实施例提供的一种显示面板的结构示意图。参见图7，该显示面板包括本发明任意实施例提供的阵列基板100以及与该阵列基板相对设置的对置基板200。该对置基板200可以为彩膜基板。

本发明实施例提供的显示面板，通过在其内部阵列基板上增设多条补偿走线，并设置多条补偿走线与多条触控走线同层设置，多条补偿走线与与其邻近的触控电极电连接；补偿走线覆盖未被触控走线覆盖的数据线的部分区域；在像素区域内，触控走线和补偿走线位于像素电极与薄膜晶体管的漏极电连接处相对的两侧，可以充分缩减在开口周围像素电极和其两侧数据线形成的耦合电容之差，以使在列反转驱动模式下，像素电极和其两侧数据线形成的耦合电容尽可能相互抵消，消除液晶显示面板的信号串扰现象，解决了现有的液晶显示面板中因在开口周围，同一像素单元内，像素电极和其两侧数据线形成的耦合电容不相等，在列反转驱动模式下，像素电极和其两侧数据线形成的耦合电容不能相互抵消，液晶显示面板易出现信号串扰现象，影响液晶显示面板的显示效果的问题，实现了提高液晶显示面板的显示效果的目的。

本发明实施例还提供了一种显示装置。图8为本发明实施例提供的一种显示装置的结构示意图。参见图8，该显示装置101包括本发明任意实施例提供的显示面板201。该显示装置101具体可以为手机、平板电脑以及智能可穿戴设备等。

本发明实施例提供的显示装置，通过在其内容部阵列基板上增设多条补偿走线，并设置多条补偿走线与多条触控走线同层设置，多条补偿走线与与其邻近的触控电极电连接；补偿走线覆盖未被触控走线覆盖的数据线的部分区域；在像素区域内，触控走线和补偿走线位于像素电极与薄膜晶体管的漏极电连接处相对的两侧，可以充分缩减在开口周围像素电极和其两侧数据线形成的耦合电容之差，以使在列反转驱动模式下，像素电极和其两侧数据线形成的耦合电容尽可能相互抵消，消除液晶显示面板的信号串扰现象，解决了现有的液晶显示面板中因在开口周围，同一像素单元内，像素电极和其两侧数据线形成的耦合电容不相等，在列反转驱动模式下，像素电极和其两侧数据线形成的耦合电容不能相互抵消，液晶显示面板易出现信号串扰现象，影响液晶显示面板的显示效果的问题，实现了提高液晶显示面板的显示效果的目的。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (10)

1.一种阵列基板，其特征在于，包括：

衬底基板；

形成在所述衬底基板上的多个像素单元以及多条扫描线和多条数据线，所述多条扫描线和所述多条数据线绝缘交叉限定出多个像素区域，所述像素单元位于所述像素区域内；所述像素单元包括薄膜晶体管和像素电极；所述像素电极与所述薄膜晶体管的漏极电连接；

阵列排布的多个触控电极以及覆盖部分条所述数据线的多条触控走线，每一所述触控电极与至少一条所述触控走线电连接；所述多条触控走线位于所述多条数据线远离所述衬底基板一侧且与所述多条数据线绝缘，所述像素电极位于所述触控电极远离所述衬底基板一侧，所述触控电极上设置有多个开口，所述像素电极与所述薄膜晶体管的漏极电连接处在所述衬底基板上的投影位于所述开口在所述衬底基板上的投影内；

多条补偿走线，所述多条补偿走线与所述多条触控走线同层设置，所述多条补偿走线与与其邻近的所述触控电极电连接；所述补偿走线覆盖未被所述触控走线覆盖的所述数据线的部分区域；在所述像素区域内，所述触控走线和所述补偿走线位于所述像素电极与所述薄膜晶体管的漏极电连接处相对的两侧。

2.根据权利要求1所述的阵列基板，其特征在于，所述像素单元中，在所述像素电极和所述薄膜晶体管的漏极电连接处周围，所述像素电极和所述薄膜晶体管的漏极电连接处与与其相邻的所述触控走线之间的距离为S₁，所述像素电极和所述薄膜晶体管的漏极电连接处与与其相邻的所述补偿走线之间的距离为S₂，S₁＝S₂。

3.根据权利要求1所述的阵列基板，其特征在于，

所述触控电极通过第一过孔或第一跨桥结构与对应的所述触控走线电连接；所述第一跨桥结构与所述像素电极同层设置。

4.根据权利要求1所述的阵列基板，其特征在于，

所述补偿走线与对应的所述触控电极通过第二过孔或第二跨桥结构电连接；所述第二跨桥结构与所述像素电极同层设置。

5.根据权利要求1所述的阵列基板，其特征在于，

在显示阶段，所述触控电极复用为公共电极。

6.根据权利要求1所述的阵列基板，其特征在于，

所述开口包括第一开口结构；

所述第一开口结构与所述像素单元一一对应设置；

所述像素单元内，所述像素电极与所述薄膜晶体管的漏极电连接处在所述衬底基板上的投影位于所述第一开口结构在所述衬底基板上的投影内；

所述第一开口结构在所述衬底基板上的投影位于与其对应的所述像素单元在所述衬底基板上的投影内。

7.根据权利要求1所述的阵列基板，其特征在于，

所述开口包括第二开口结构；

每一个所述第二开口结构与同一行中相邻的两个所述像素单元对应设置；

相邻的两个所述像素单元的所述像素电极与所述薄膜晶体管的漏极电连接处在所述衬底基板上的投影均位于与其对应的所述第二开口结构在所述衬底基板上的投影内；

所述第二开口结构露出与其对应的两个所述像素单元之间的部分所述触控走线。

8.根据权利要求1所述的阵列基板，其特征在于，

所述开口包括第三开口结构；

所述第三开口结构位于相邻两行所述像素单元之间，且同一所述触控电极覆盖的同一行所述像素单元的所述像素电极与所述薄膜晶体管的漏极电连接处在所述衬底基板上的投影均位于所述第三开口结构在所述衬底基板上的投影内。

9.一种显示面板，其特征在于，包括权利要求1-8任一项所述的阵列基板以及与所述阵列基板相对设置的对置基板。

10.一种显示装置，其特征在于，包括权利要求9所述的显示面板。