CN106952840A - 通孔缺陷的检测方法 - Google Patents
通孔缺陷的检测方法 Download PDFInfo
- Publication number
- CN106952840A CN106952840A CN201710169784.4A CN201710169784A CN106952840A CN 106952840 A CN106952840 A CN 106952840A CN 201710169784 A CN201710169784 A CN 201710169784A CN 106952840 A CN106952840 A CN 106952840A
- Authority
- CN
- China
- Prior art keywords
- hole
- test structure
- detection method
- wafer
- defective
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Automation & Control Theory (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明提供一种通孔缺陷的检测方法,包括:提供晶圆,在所述晶圆中形成测试结构,所述测试结构包括依次分布的多段硅化物层、位于各段硅化物层两端的通孔及连接相邻两段硅化物上通孔的多段金属线;将所述测试结构的一端连接地端,另一端连接电流源;依次增加所述电流源的电流值,检测所述测试结构的阻值,当阻值增大至预定比例时,记录此时的电流值为所述通孔的电流耐受值。本发明中,可以排除测试结构中金属线和硅化物层对测试的干扰,保证测试的可靠性。此外,将测试结构置于晶圆的切割道中,充分利用晶圆的空间。
Description
技术领域
本发明涉及半导体集成电路制造技术领域,尤其涉及一种通孔缺陷的检测方法。
背景技术
在集成电路制造中,采用通孔或金属线实现微电路连接的目的。在制造工艺中采用金属钨制作的通孔,由于金属钨的耐电迁移性能好,并且通孔的长度短,不容易发生电迁移现象,因此当金属钨通孔有显著的工艺缺陷时,难以评价其可靠性风险。
发明内容
本发明的目的在于提供通孔缺陷的检测方法,解决现有技术中难以判定通孔缺陷的技术问题。
为解决上述技术问题,本发明提供一种通孔缺陷的检测方法,包括:
提供晶圆,在所述晶圆中形成测试结构,所述测试结构包括依次分布的多段硅化物层、位于各段硅化物层两端的通孔及连接相邻两段硅化物上通孔的多段金属线;
将所述测试结构的一端连接地端,另一端连接电流源;
依次增加所述电流源的电流值,检测所述测试结构的阻值,当阻值增大至预定比例时,记录此时的电流值为所述通孔的电流耐受值。
可选的,所述测试结构形成于所述晶圆的切割道中。
可选的,还包括:将存在通孔缺陷的晶圆与正常晶圆进行比较,判定存在通孔缺陷的晶圆的可靠性。
可选的,所述硅化物层的宽度大于所述通孔的宽度,且为所述通孔的宽度的3~6倍。
可选的,所述金属线的宽度大于所述通孔的宽度,且为所述通孔的宽度的3~6倍。
可选的,所述预设比例为5%~20%。
可选的,所述测试结构一端的金属线连接地端,另一端的通孔连接电流源。
可选的,所述测试结构包括2~1000段硅化物层。
可选的,所述通孔的材质为金属钨。
可选的,所述金属线的材质为金属铜或金属铝。
与现有技术相比,本发明提供的通孔缺陷的检测方法中,在晶圆中形成测试结构,当晶圆中存在缺陷时,将测试结构的一端连接地端,另一端连接电流源,逐渐增加电流源的电流值,检测测试结构的电阻,当测试结构的电阻突然增大一定的预定比利时,确定此时的电流值为通孔的耐受电流值,根据该耐受电流值确定通孔的可靠性。本发明中,可以排除测试结构中金属线和硅化物层对测试的干扰,保证测试的可靠性。此外,将测试结构置于晶圆的切割道中,充分利用晶圆的空间。
附图说明
图1为本发明一实施例中通孔缺陷检测方法的流程图;
图2为本发明一实施例中测试结构的俯视图;
图3为本发明一实施例中测试结构的剖面图。
具体实施方式
下面将结合示意图对本发明的通孔缺陷的检测方法进行更详细的描述,其中表示了本发明的优选实施例,应该理解本领域技术人员可以修改在此描述的本发明,而仍然实现本发明的有利效果。因此,下列描述应当被理解为对于本领域技术人员的广泛知道,而并不作为对本发明的限制。
为了清楚,不描述实际实施例的全部特征。在下列描述中,不详细描述公知的功能和结构,因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中,必须做出大量实施细节以实现开发者的特定目标,例如按照有关系统或有关商业的限制,由一个实施例改变为另一个实施例。另外,应当认为这种开发工作可能是复杂和耗费时间的,但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
发明人经过研究,发现当前工艺的主要问题是:通孔的形成过程中,由于有颗粒污染物的引入,使得通孔的有效尺寸变小,导致当通孔中有电流通过时,通孔的电流密度会提高,局部焦耳热升高,存在瞬间局部烧毁的隐患。但是,与通孔连接的结构也会在大电流密度下发生局部烧毁的现象,所以需要仔细设计测试结构,确保被烧毁的是通孔,而不是连接钨通孔结构。
本发明的核心思想在于,设计新型的测试结构版图,借由该测试结构测试通孔局部烧毁所需的电流值,来评估通孔的可靠性风险。本发明的通孔缺陷的检测方法中,在晶圆中形成测试结构,当晶圆中存在缺陷时,将测试结构的一端连接地端,另一端连接电流源,逐渐增加电流源的电流值,检测测试结构的电阻,当测试结构的电阻突然增大一定的预定比利时,确定此时的电流值为通孔的耐受电流值,根据该耐受电流值确定通孔的可靠性。本发明中,可以排除测试结构中金属线和硅化物层对测试的干扰,保证测试的可靠性。此外,将测试结构置于晶圆的切割道中,充分利用晶圆的空间。
下文结合附图1~3对本发明的通孔缺陷的检测方法进行详细说明,图1为通孔缺陷检测方法的流程图,图2~图3为测试结构的示意图,具体的,通孔缺陷的检测方法包括如下步骤:
执行步骤S1,提供晶圆,在所述晶圆中形成测试结构10,参考图2和图3所示,所述测试结构10包括依次分布的多段硅化物层110、位于各段硅化物层110两端的通孔120及连接相邻两段硅化物110上通孔120的多段金属线130。本实施例中,所述测试结构包括2~1000段硅化物层,例如,包括100段、350段、600段、800段等,所述通孔120的材质为金属钨,所述金属,130的材质为金属铜或金属铝,金属硅化物层110、通孔120和金属线130形成依次相连的结构,并依次电性连接。
本实施例中,所述硅化物层110的宽度大于所述通孔120的宽度,例如,硅化物层110的宽度为所述通孔120的宽度的3~6倍。并且,所述金属线130的宽度大于所述通孔120的宽度,例如,所述金属线130的宽度为所述通孔120的宽度的3~6倍。通孔120的宽度小于金属线和硅化物层的宽度,当晶圆中电源通过时,最先烧毁的通孔,而不是金属线和硅化物层,从而排除金属线和硅化物层对测试的干扰。
进一步的,所述测试结构10形成于所述晶圆的切割道中,从而充分利用晶圆的空间。
接着,执行步骤S2,所述测试结构的一端连接地端,另一端连接电流源,例如,所述测试结构一端的金属线连接地端,另一端的通孔连接电流源。
执行步骤S3,依次增加电流源的电流值,检测所述测试结构的阻值,当所述阻值增大至预定比例时,记录此时的电流值为所述通孔的电流耐受值。本实施例中,设置所述预设比例为5%~20%,例如,10%。当测试结构的阻值突然增大10%时,确定此时的电流值为通孔的耐受电流值
之后,将存在通孔缺陷的晶圆与正常晶圆进行比较,确定存在通孔缺陷的晶圆的可靠性。为了避免在测试钨通孔烧毁所需的电流值时,所施加的电流提前将连接金属线烧毁的现象,可以预先通过设计不同连接金属线的宽度的钨通孔测试结构,评估保证钨通孔烧毁所需的连接金属线的最小尺寸。在设计最终测试结构时,连接金属线的尺寸不能小于评估得出的最小尺寸,降低连接金属线局部烧毁的风险,提高钨通孔工艺问题的可探测性。
综上所述,本发明提供通孔缺陷的检测方法中,在晶圆中形成测试结构,当晶圆中存在缺陷时,将测试结构的一端连接地端,另一端连接电流源,逐渐增加电流源的电流值,检测测试结构的电阻,当测试结构的电阻突然增大一定的预定比利时,确定此时的电流值为通孔的耐受电流值,根据该耐受电流值确定通孔的可靠性。本发明中,可以排除测试结构中金属线和硅化物层对测试的干扰,保证测试的可靠性。此外,将测试结构置于晶圆的切割道中,充分利用晶圆的空间。。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。
Claims (10)
1.一种通孔缺陷的检测方法,其特征在于,包括:
提供晶圆,在所述晶圆中形成测试结构,所述测试结构包括依次分布的多段硅化物层、位于各段硅化物层两端的通孔及连接相邻两段硅化物上通孔的多段金属线;
将所述测试结构的一端连接地端,另一端连接电流源;
依次增加所述电流源的电流值,检测所述测试结构的阻值,当阻值增大至预定比例时,记录此时的电流值为所述通孔的电流耐受值。
2.如权利要求1所述的通孔缺陷的检测方法,其特征在于,所述测试结构形成于所述晶圆的切割道中。
3.如权利要求1所述的通孔缺陷的检测方法,其特征在于,还包括:将存在通孔缺陷的晶圆与正常晶圆进行比较,判定存在通孔缺陷的晶圆的可靠性。
4.如权利要求1所述的通孔缺陷的检测方法,其特征在于,所述硅化物层的宽度大于所述通孔的宽度,且为所述通孔的宽度的3~6倍。
5.如权利要求1所述的通孔缺陷的检测方法,其特征在于,所述金属线的宽度大于所述通孔的宽度,且为所述通孔的宽度的3~6倍。
6.如权利要求1所述的通孔缺陷的检测方法,其特征在于,所述预设比例为5%~20%。
7.如权利要求1所述的通孔缺陷的检测方法,其特征在于,所述测试结构一端的金属线连接地端,另一端的通孔连接电流源。
8.如权利要求1所述的通孔缺陷的检测方法,其特征在于,所述测试结构包括2~1000段硅化物层。
9.如权利要求1所述的通孔缺陷的检测方法,其特征在于,所述通孔的材质为金属钨。
10.如权利要求1所述的通孔缺陷的检测方法,其特征在于,所述金属线的材质为金属铜或金属铝。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710169784.4A CN106952840A (zh) | 2017-03-21 | 2017-03-21 | 通孔缺陷的检测方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710169784.4A CN106952840A (zh) | 2017-03-21 | 2017-03-21 | 通孔缺陷的检测方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN106952840A true CN106952840A (zh) | 2017-07-14 |
Family
ID=59473635
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710169784.4A Pending CN106952840A (zh) | 2017-03-21 | 2017-03-21 | 通孔缺陷的检测方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106952840A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115881696A (zh) * | 2023-01-31 | 2023-03-31 | 广州粤芯半导体技术有限公司 | 一种检测金属底部内切缺陷的测试结构和测试方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1635619A (zh) * | 2003-12-31 | 2005-07-06 | 中芯国际集成电路制造(上海)有限公司 | 晶片金属互连线可靠性在线测试方法 |
JP2008270632A (ja) * | 2007-04-24 | 2008-11-06 | Fujitsu Ltd | 検査装置および検査方法 |
CN105097778A (zh) * | 2014-04-23 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 用于改进斜坡电流测试检测能力的通孔阵列测试结构 |
CN105304614A (zh) * | 2014-07-17 | 2016-02-03 | 中芯国际集成电路制造(上海)有限公司 | 一种测试结构及测试方法 |
CN105336728A (zh) * | 2014-07-10 | 2016-02-17 | 中芯国际集成电路制造(上海)有限公司 | 测试结构、测试结构的制作方法及测试方法 |
CN104124235B (zh) * | 2014-07-30 | 2017-02-01 | 上海华力微电子有限公司 | 测试结构及其测试方法 |
-
2017
- 2017-03-21 CN CN201710169784.4A patent/CN106952840A/zh active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1635619A (zh) * | 2003-12-31 | 2005-07-06 | 中芯国际集成电路制造(上海)有限公司 | 晶片金属互连线可靠性在线测试方法 |
JP2008270632A (ja) * | 2007-04-24 | 2008-11-06 | Fujitsu Ltd | 検査装置および検査方法 |
CN105097778A (zh) * | 2014-04-23 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 用于改进斜坡电流测试检测能力的通孔阵列测试结构 |
CN105336728A (zh) * | 2014-07-10 | 2016-02-17 | 中芯国际集成电路制造(上海)有限公司 | 测试结构、测试结构的制作方法及测试方法 |
CN105304614A (zh) * | 2014-07-17 | 2016-02-03 | 中芯国际集成电路制造(上海)有限公司 | 一种测试结构及测试方法 |
CN104124235B (zh) * | 2014-07-30 | 2017-02-01 | 上海华力微电子有限公司 | 测试结构及其测试方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115881696A (zh) * | 2023-01-31 | 2023-03-31 | 广州粤芯半导体技术有限公司 | 一种检测金属底部内切缺陷的测试结构和测试方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6320391B1 (en) | Interconnection device for low and high current stress electromigration and correlation study | |
Suto et al. | Programming conditions for silicided poly-Si or copper electrically programmable fuses | |
CN101364573B (zh) | 测试结构及测试方法 | |
US6714037B1 (en) | Methodology for an assessment of the degree of barrier permeability at via bottom during electromigration using dissimilar barrier thickness | |
CN102446900A (zh) | 多层金属互连金属线的电迁移可靠性测试结构及制备方法 | |
CN101494216A (zh) | 用于对集成电路内层电介质进行可靠性分析的测试用结构 | |
JP2008091228A (ja) | 接続端子 | |
CN106684008A (zh) | 半导体器件的可靠性测试结构及其测试方法 | |
CN106952840A (zh) | 通孔缺陷的检测方法 | |
CN101546751B (zh) | 一种可提高使用寿命的电迁移测试结构 | |
US20070013363A1 (en) | Test structure design for reliability test | |
CN103779327B (zh) | Imd测量电路结构和imd性能测试方法 | |
CN103094255B (zh) | 互连电迁移的测试结构 | |
CN206148425U (zh) | 后段工艺可靠性测试结构 | |
CN107346751A (zh) | 测试结构及其形成方法以及测试方法 | |
CN103926427B (zh) | 一种压接插头用于电能计量设备通电测试的压接测试方法 | |
CN101375384A (zh) | 包括不同器件的集成电路的制造 | |
CN105810664A (zh) | 测试金属线的电迁移结构 | |
CN205900538U (zh) | 一种可靠性测试结构 | |
CN201022075Y (zh) | 电子迁移率测试结构 | |
CN203895444U (zh) | 一种接触孔搭桥测试结构 | |
CN100372092C (zh) | 内连线金属层结构的测试方法 | |
CN101399253B (zh) | 激光切割熔丝方法及其测试结构和方法、测试晶圆 | |
CN108878402A (zh) | 半导体测试结构及晶体管漏电的测试方法 | |
US6909293B2 (en) | Space-saving test structures having improved capabilities |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170714 |
|
RJ01 | Rejection of invention patent application after publication |