CN106876278A - 具有屏蔽栅的沟槽栅器件的制造方法 - Google Patents
具有屏蔽栅的沟槽栅器件的制造方法 Download PDFInfo
- Publication number
- CN106876278A CN106876278A CN201710116691.5A CN201710116691A CN106876278A CN 106876278 A CN106876278 A CN 106876278A CN 201710116691 A CN201710116691 A CN 201710116691A CN 106876278 A CN106876278 A CN 106876278A
- Authority
- CN
- China
- Prior art keywords
- polysilicon
- layer
- groove
- trench
- shield grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 40
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 146
- 229920005591 polysilicon Polymers 0.000 claims abstract description 146
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 60
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 60
- 239000010703 silicon Substances 0.000 claims abstract description 60
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 28
- 238000000407 epitaxy Methods 0.000 claims abstract description 26
- 238000005530 etching Methods 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 230000003647 oxidation Effects 0.000 claims abstract description 10
- XHXFXVLFKHQFAL-UHFFFAOYSA-N phosphoryl trichloride Chemical compound ClP(Cl)(Cl)=O XHXFXVLFKHQFAL-UHFFFAOYSA-N 0.000 claims abstract description 10
- 238000005516 engineering process Methods 0.000 claims abstract description 6
- 229910019213 POCl3 Inorganic materials 0.000 claims abstract description 5
- 230000015572 biosynthetic process Effects 0.000 claims abstract 3
- 239000010410 layer Substances 0.000 claims description 96
- 239000002184 metal Substances 0.000 claims description 18
- 238000010276 construction Methods 0.000 claims description 9
- 239000011229 interlayer Substances 0.000 claims description 8
- 239000013078 crystal Substances 0.000 claims description 7
- 239000002019 doping agent Substances 0.000 claims description 3
- 239000007943 implant Substances 0.000 claims description 3
- 239000000203 mixture Substances 0.000 abstract description 6
- 230000003071 parasitic effect Effects 0.000 abstract description 4
- 238000001039 wet etching Methods 0.000 abstract description 2
- 239000000126 substance Substances 0.000 abstract 1
- 230000001413 cellular effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- RLOWWWKZYUNIDI-UHFFFAOYSA-N phosphinic chloride Chemical compound ClP=O RLOWWWKZYUNIDI-UHFFFAOYSA-N 0.000 description 2
- -1 POCl by step 5 Chemical compound 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- XFDJMIHUAHSGKG-UHFFFAOYSA-N chlorethoxyfos Chemical compound CCOP(=S)(OCC)OC(Cl)C(Cl)(Cl)Cl XFDJMIHUAHSGKG-UHFFFAOYSA-N 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H01L29/66477—
-
- H01L29/7813—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
-
- H01L29/407—
-
- H01L29/4236—
-
- H01L29/66734—
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种具有屏蔽栅的沟槽栅器件的制造方法，包括步骤：步骤一、提供表面形成有硅外延层的硅衬底并进行光刻刻蚀形成沟槽；步骤二、形成底部氧化层和第一层多晶硅；步骤三、对第一层多晶硅进行第一次刻蚀；步骤四、对第一层多晶硅进行第二次刻蚀形成有沟槽底部的第一层多晶硅组成的多晶硅屏蔽栅；步骤五、对多晶硅屏蔽栅进行三氯氧磷扩散掺杂；步骤六、去除多晶硅屏蔽栅顶部的沟槽侧面的和沟槽外的底部氧化层；步骤七、进行热氧化工艺同时形成栅氧化层和多晶硅间氧化膜；步骤八、形成第二层多晶硅。本发明能提高IPO的厚度，从而能降低器件的漏电流和寄生电容Cgs，提高器件的性能。
Description
技术领域
本发明涉及一种半导体集成电路制造方法，特别是涉及一种具有屏蔽栅的沟槽栅器件的制造方法。
背景技术
如图1F所示，是现有具有屏蔽栅(Shield Gate Trench，SGT)的沟槽栅器件的结构示意图；以N型器件为例，现有具有屏蔽栅的沟槽栅器件的单元结构包括：
N型硅外延层102，形成于硅衬底101上。硅衬底101为重掺杂并在背面形成有漏极112，硅外延层102为轻掺杂，用于形成漂移区。
在硅外延层102的表面形成有P阱108。
一沟槽103穿过P阱108进入到硅外延层102中，沟槽103中填充由多晶硅栅107和多晶硅屏蔽栅105。多晶硅栅107和沟槽103的侧面隔离有栅氧化层106a，多晶硅栅107和多晶硅屏蔽栅105之间隔离有氧化层即多晶硅间氧化膜(Inter-Poly Oxide，IPO)106b，多晶硅屏蔽栅105和沟槽103的侧面以及底部表面直接隔离有氧化层即底部氧化层104。
源区109形成在P阱108中。多晶硅栅107从侧面覆盖源区109和P阱108，且被多晶硅栅107侧面覆盖的P阱108的表面用于形成连接源区109和底部硅外延层102的沟道。
层间膜110将器件覆盖，正面金属层111通过接触孔112和源区109接触引出源极，多晶硅栅107顶部也通过正面金属层111引出栅极；背面金属层113引出漏极。通常，多晶硅屏蔽栅105也通过接触孔112连接到源极，故也将多晶硅屏蔽栅105称为源极多晶硅(SourcePoly)。
图1F中只显示了2个沟槽，一个沟槽对应于一个沟槽栅器件的单元结构，沟槽栅器件一般具有多个交替排列的单元结构组成。
如图1A至图1F所示，是现有具有屏蔽栅的沟槽栅器件的制造方法各步骤中的器件结构示意图；
如图1A所示，首先在硅外延层102中形成沟槽103，在沟槽103中依次形成底部氧化层104和填充多晶硅105。
如图1B所示，接着对多晶硅105进行第一次刻蚀也即第一次回刻，该第一次刻蚀将所述沟槽103外部的多晶硅105完全去除，将所述沟槽103中的多晶硅105顶部和所述沟槽103顶部相平。
如图1C所示，对多晶硅105进行第二次刻蚀，该第二次刻蚀从所述沟槽103的顶部向下对多晶硅105进行刻蚀，由所述第二次刻蚀后保留于所述沟槽103底部的所述多晶硅105组成多晶硅屏蔽栅105。接着，进行湿法腐蚀去除所述多晶硅屏蔽栅105顶部的所述沟槽103侧面的所述底部氧化层104以及位于所述沟槽外的所述底部氧化层104。
如图1D所示，接着形成栅氧化层106a和IPO106b。
如图1E所示，最后进行第二层多晶硅107，第二层多晶硅107，将沟槽103内部完全填充。对第二层多晶硅107进行回刻使保留的第二层多晶硅107仅位于沟槽103的顶部并组成多晶硅栅107。
接着形成P阱108，源区109，层间膜110，接触孔112，正面金属层111，对正面金属层111进行图形化，形成背面金属层113。
在SGT MOSFET中，两个分离多晶硅即多晶硅栅107和多晶硅屏蔽栅105之间的分离poly的结构即多晶硅间氧化膜106b作用至关重要，对器件的漏电流IGSS和寄生电容Cgs等参数影响重大。由上述现有方法可知，现有工艺多晶硅间氧化膜106b和栅氧化层106a同时生长，其中栅氧化层106a是对沟槽103侧面的为单晶结构的硅外延层102氧化形成，多晶硅间氧化膜106b是对多晶硅氧化形成，故如果要增加多晶硅间氧化膜106b厚度，需要提高多晶硅和单晶硅氧化速率差。
发明内容
本发明所要解决的技术问题是提供一种具有屏蔽栅的沟槽栅器件的制造方法，能提高IPO的厚度，从而能降低器件的漏电流和寄生电容Cgs，提高器件的性能。
为解决上述技术问题，本发明提供的具有屏蔽栅的沟槽栅器件的制造方法包括如下步骤：
步骤一、提供表面形成有硅外延层的硅衬底，采用光刻刻蚀工艺在所述硅外延层的栅极形成区域中形成沟槽。
步骤二、在所述沟槽底部表面和侧壁表面形成底部氧化层，所述底部氧化层也延伸到所述沟槽外部的所述硅外延层表面；在所述底部氧化层表面形成第一层多晶硅，所述第一层多晶硅将所述沟槽完全填充。
步骤三、对所述第一层多晶硅进行第一次刻蚀，该第一次刻蚀将所述沟槽外部的所述第一层多晶硅完全去除，将所述沟槽中的所述第一层多晶硅顶部和所述沟槽顶部相平。
步骤四、对所述第一层多晶硅进行第二次刻蚀，该第二次刻蚀从所述沟槽的顶部向下对所述第一层多晶硅进行刻蚀，由所述第二次刻蚀后保留于所述沟槽底部的所述第一层多晶硅组成多晶硅屏蔽栅。
步骤五、对所述多晶硅屏蔽栅进行三氯氧磷(POCl3)扩散掺杂，增加所述多晶硅屏蔽栅表面的掺杂浓度。
步骤六、去除所述多晶硅屏蔽栅顶部的所述沟槽侧面的所述底部氧化层以及位于所述沟槽外的所述底部氧化层。
步骤七、进行热氧化工艺在所述多晶硅屏蔽栅顶部的所述沟槽侧面形成栅氧化层同时在所述多晶硅屏蔽栅顶部表面形成多晶硅间氧化膜，利用步骤五中增加了所述多晶硅屏蔽栅的表面掺杂浓度的特点增加所述多晶硅屏蔽栅的表面的热氧化速率并使所述多晶硅间氧化膜的厚度增加。
步骤八、形成第二层多晶硅，所述第二层多晶硅将形成有所述栅氧化层和所述多晶硅间氧化膜的所述沟槽完全填充，由填充于所述沟槽顶部的所述第二层多晶硅组成多晶硅栅。
进一步的改进是，步骤八形成所述第二层多晶硅之后还包括对所述第二层多晶硅进行回刻的步骤，该回刻后将所述沟槽外部的所述第二层多晶硅都去除，由保留于所述沟槽顶部的所述第二层多晶硅组成多晶硅栅。
进一步的改进是，沟槽栅器件包括多个周期交替排列的器件单元结构，步骤一中形成的所述沟槽包括交替排列的多个，每一个所述沟槽栅和一个所述器件单元结构相对应。
进一步的改进是，步骤一中所述硅衬底具有第一导电类型重掺杂，所述硅衬底的背面用于形成漏极，所述硅外延层具有第一导电类型轻掺杂，所述硅外延层用于形成沟槽栅器件的漂移区。
进一步的改进是，在形成所述多晶硅栅之后，还包括步骤：
在所述硅外延层中形成第二导电类型阱区，所述多晶硅栅穿过所述阱区，所述多晶硅栅从侧面覆盖所述阱区并用于在所述阱区侧面形成沟道。
进一步的改进是，进行第一导电类型重掺杂注入在所述第二导电类型阱区的表面形成源区。
进一步的改进是，还包括步骤：
在所述硅衬底正面形成层间膜。
采用光刻刻蚀工艺形成穿过所述层间膜的接触孔。
形成正面金属层并对所述正面金属层进行图形化形成源极和栅极，所述源极通过对应的接触孔和底部的所述源区连接，所述栅极通过对应的接触孔和底部的所述多晶硅栅连接。
进一步的改进是，沟槽栅器件为沟槽栅MOSFET，还包括步骤：
对所述硅衬底进行背面减薄。
在减薄后的所述硅衬底背面形成第一导电类型重掺杂的漏区。
在所述漏区的背面形成背面金属层，由所述背面金属层形成漏极。
进一步的改进是，所述多晶硅屏蔽栅也通过对应的接触孔连接到所述源极。
进一步的改进是，所述沟槽栅器件为N型器件，第一导电类型为N型，第二导电类型为P型。
本发明通过在第一层多晶硅进行第二次刻蚀形成多晶硅屏蔽栅之后以及去除多晶硅屏蔽栅顶部的沟槽侧面的底部氧化层以及位于沟槽外的所述底部氧化层之前，进行三氯氧磷扩散掺杂，增加多晶硅屏蔽栅表面的掺杂浓度，这样能够增加多晶硅屏蔽栅顶部表面硅的氧化速率，提高多晶硅屏蔽栅顶部表面硅的氧化速率和沟槽侧面的单晶硅的氧化速率差，从而在进行热氧化工艺同时形成栅氧化层和多晶硅间氧化膜时能够在满足较薄的栅氧化层的厚度的条件下增加多晶硅间氧化膜的厚度，从而能降低器件的漏电流和寄生电容Cgs，提高器件的性能。
另外，本发明方法仅增加一次扩散工艺即可实现，故工艺成本较低。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1A-图1F是现有具有屏蔽栅的沟槽栅器件的制造方法各步骤中的器件结构示意图；
图2是本发明实施例方法流程图；
图3A-图3G是本发明实施例方法各步骤中的器件结构示意图。
具体实施方式
如图2所示，是本发明实施例方法流程图；如图3A至图3G所示，是本发明实施例方法各步骤中的器件结构示意图；本发明实施例具有屏蔽栅的沟槽栅器件的制造方法包括如下步骤：
步骤一、如图3A所示，提供表面形成有硅外延层2的硅衬底1，采用光刻刻蚀工艺在所述硅外延层2的栅极形成区域中形成沟槽3。
本发明实施例方法中以沟槽栅器件为沟槽栅MOSFET为了进行说明，沟槽栅器件包括多个周期交替排列的MOSFET单元结构，本步骤中形成的所述沟槽2包括交替排列的多个，每一个所述沟槽2栅和一个所述MOSFET单元结构相对应。
所述硅衬底1具有第一导电类型重掺杂，所述硅衬底1的背面用于形成漏极，所述硅外延层2具有第一导电类型轻掺杂，所述硅外延层2用于形成沟槽栅器件的漂移区。
步骤二、如图3A所示，在所述沟槽3底部表面和侧壁表面形成底部氧化层4，所述底部氧化层4也延伸到所述沟槽3外部的所述硅外延层2表面；在所述底部氧化层4表面形成第一层多晶硅5，所述第一层多晶硅5将所述沟槽3完全填充。
步骤三、如图3B所示，对所述第一层多晶硅5进行第一次刻蚀，该第一次刻蚀将所述沟槽3外部的所述第一层多晶硅5完全去除，将所述沟槽3中的所述第一层多晶硅5顶部和所述沟槽3顶部相平。
步骤四、如图3C所示，对所述第一层多晶硅5进行第二次刻蚀，该第二次刻蚀从所述沟槽3的顶部向下对所述第一层多晶硅5进行刻蚀，由所述第二次刻蚀后保留于所述沟槽3底部的所述第一层多晶硅5组成多晶硅屏蔽栅5，由于多晶屏蔽栅是由刻蚀后的第一层多晶硅组成故两者都采用标记5表示。
步骤五、如图3D所示，对所述多晶硅屏蔽栅5进行三氯氧磷即POCl3扩散掺杂，增加所述多晶硅屏蔽栅5表面的掺杂浓度。三氯氧磷扩散掺杂在图3D中用箭头线标出。
步骤六、如图3E所示，去除所述多晶硅屏蔽栅5顶部的所述沟槽3侧面的所述底部氧化层4以及位于所述沟槽3外的所述底部氧化层4。
步骤七、如图3E所示，进行热氧化工艺在所述多晶硅屏蔽栅5顶部的所述沟槽3侧面形成栅氧化层6a同时在所述多晶硅屏蔽栅5顶部表面形成多晶硅间氧化膜6b，利用步骤五中增加了所述多晶硅屏蔽栅5的表面掺杂浓度的特点增加所述多晶硅屏蔽栅5的表面的热氧化速率并使所述多晶硅间氧化膜6b的厚度增加。也即所述多晶硅屏蔽栅5的表面掺杂浓度增加后，所述多晶硅屏蔽栅5的表面的热氧化速率和沟槽侧面的单晶硅的热氧化速率的差值增加，这样在保证栅氧化层6a保证其较薄的厚度条件下能够增加所述多晶硅间氧化膜6b的厚度。
步骤八、如图3F所示，形成第二层多晶硅7，所述第二层多晶硅7将形成有所述栅氧化层6a和所述多晶硅间氧化膜6b的所述沟槽3完全填充，由填充于所述沟槽3顶部的所述第二层多晶硅7组成多晶硅栅7。较佳为，如图3G所示，形成所述第二层多晶硅7之后还包括对所述第二层多晶硅7进行回刻的步骤，该回刻后将所述沟槽3外部的所述第二层多晶硅7都去除，由保留于所述沟槽3顶部的所述第二层多晶硅7组成多晶硅栅7。
如图3G所示，在形成所述多晶硅栅7之后，还包括步骤：
在所述硅外延层2中形成第二导电类型阱区8，所述多晶硅栅7穿过所述阱区8，所述多晶硅栅7从侧面覆盖所述阱区8并用于在所述阱区8侧面形成沟道。
进行第一导电类型重掺杂注入在所述第二导电类型阱区8的表面形成源区9。
在所述硅衬底1正面形成层间膜10。
采用光刻刻蚀工艺形成穿过所述层间膜10的接触孔12。
形成正面金属层11并对所述正面金属层11进行图形化形成源极和栅极，所述源极通过对应的接触孔12和底部的所述源区9连接，所述栅极通过对应的接触孔12和底部的所述多晶硅栅7连接。较佳为，所述多晶硅屏蔽栅5也通过对应的接触孔12连接到所述源极。
对所述硅衬底1进行背面减薄；
在减薄后的所述硅衬底1背面形成第一导电类型重掺杂的漏区；本发明实施例方法中，漏区直接以减薄后的第一导电类型重掺杂的所述硅衬底1组成；再其它实施例方法中也能在对所述硅衬底1减薄后进行背面第一导电类型重掺杂的离子注入形成所述漏区。
在所述漏区的背面形成背面金属层，由所述背面金属层形成漏极。
本发明实施例方法中，所述沟槽栅器件为N型器件，第一导电类型为N型，第二导电类型为P型。在其它实施例方法中也能为：所述沟槽栅器件为P型器件，第一导电类型为P型，第二导电类型为N型。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (10)
1.一种具有屏蔽栅的沟槽栅器件的制造方法，其特征在于，包括如下步骤：
步骤一、提供表面形成有硅外延层的硅衬底，采用光刻刻蚀工艺在所述硅外延层的栅极形成区域中形成沟槽；
步骤二、在所述沟槽底部表面和侧壁表面形成底部氧化层，所述底部氧化层也延伸到所述沟槽外部的所述硅外延层表面；在所述底部氧化层表面形成第一层多晶硅，所述第一层多晶硅将所述沟槽完全填充；
步骤三、对所述第一层多晶硅进行第一次刻蚀，该第一次刻蚀将所述沟槽外部的所述第一层多晶硅完全去除，将所述沟槽中的所述第一层多晶硅顶部和所述沟槽顶部相平；
步骤四、对所述第一层多晶硅进行第二次刻蚀，该第二次刻蚀从所述沟槽的顶部向下对所述第一层多晶硅进行刻蚀，由所述第二次刻蚀后保留于所述沟槽底部的所述第一层多晶硅组成多晶硅屏蔽栅；
步骤五、对所述多晶硅屏蔽栅进行三氯氧磷扩散掺杂，增加所述多晶硅屏蔽栅表面的掺杂浓度；
步骤六、去除所述多晶硅屏蔽栅顶部的所述沟槽侧面的所述底部氧化层以及位于所述沟槽外的所述底部氧化层；
步骤七、进行热氧化工艺在所述多晶硅屏蔽栅顶部的所述沟槽侧面形成栅氧化层同时在所述多晶硅屏蔽栅顶部表面形成多晶硅间氧化膜，利用步骤五中增加了所述多晶硅屏蔽栅的表面掺杂浓度的特点增加所述多晶硅屏蔽栅的表面的热氧化速率并使所述多晶硅间氧化膜的厚度增加；
步骤八、形成第二层多晶硅，所述第二层多晶硅将形成有所述栅氧化层和所述多晶硅间氧化膜的所述沟槽完全填充，由填充于所述沟槽顶部的所述第二层多晶硅组成多晶硅栅。
2.如权利要求1所述的具有屏蔽栅的沟槽栅器件的制造方法，其特征在于：步骤八形成所述第二层多晶硅之后还包括对所述第二层多晶硅进行回刻的步骤，该回刻后将所述沟槽外部的所述第二层多晶硅都去除，由保留于所述沟槽顶部的所述第二层多晶硅组成多晶硅栅。
3.如权利要求1或2所述的具有屏蔽栅的沟槽栅器件的制造方法，其特征在于：沟槽栅器件包括多个周期交替排列的器件单元结构，步骤一中形成的所述沟槽包括交替排列的多个，每一个所述沟槽栅和一个所述器件单元结构相对应。
4.如权利要求3所述的具有屏蔽栅的沟槽栅器件的制造方法，其特征在于：步骤一中所述硅衬底具有第一导电类型重掺杂，所述硅衬底的背面用于形成漏极，所述硅外延层具有第一导电类型轻掺杂，所述硅外延层用于形成沟槽栅器件的漂移区。
5.如权利要求4所述的具有屏蔽栅的沟槽栅器件的制造方法，其特征在于：在形成所述多晶硅栅之后，还包括步骤：
在所述硅外延层中形成第二导电类型阱区，所述多晶硅栅穿过所述阱区，所述多晶硅栅从侧面覆盖所述阱区并用于在所述阱区侧面形成沟道。
6.如权利要求5所述的具有屏蔽栅的沟槽栅器件的制造方法，其特征在于，还包括步骤：进行第一导电类型重掺杂注入在所述第二导电类型阱区的表面形成源区。
7.如权利要求6所述的具有屏蔽栅的沟槽栅器件的制造方法，其特征在于，还包括步骤：
在所述硅衬底正面形成层间膜；
采用光刻刻蚀工艺形成穿过所述层间膜的接触孔；
形成正面金属层并对所述正面金属层进行图形化形成源极和栅极，所述源极通过对应的接触孔和底部的所述源区连接，所述栅极通过对应的接触孔和底部的所述多晶硅栅连接。
8.如权利要求7所述的具有屏蔽栅的沟槽栅器件的制造方法，其特征在于，沟槽栅器件为沟槽栅MOSFET，还包括步骤：
对所述硅衬底进行背面减薄；
在减薄后的所述硅衬底背面形成第一导电类型重掺杂的漏区；
在所述漏区的背面形成背面金属层，由所述背面金属层形成漏极。
9.如权利要求7所述的具有屏蔽栅的沟槽栅器件的制造方法，其特征在于：所述多晶硅屏蔽栅也通过对应的接触孔连接到所述源极。
10.如权利要求5至9中任一权利要求所述的具有屏蔽栅的沟槽栅器件的制造方法，其特征在于：所述沟槽栅器件为N型器件，第一导电类型为N型，第二导电类型为P型。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710116691.5A CN106876278A (zh) | 2017-03-01 | 2017-03-01 | 具有屏蔽栅的沟槽栅器件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710116691.5A CN106876278A (zh) | 2017-03-01 | 2017-03-01 | 具有屏蔽栅的沟槽栅器件的制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106876278A true CN106876278A (zh) | 2017-06-20 |
Family
ID=59168909
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710116691.5A Pending CN106876278A (zh) | 2017-03-01 | 2017-03-01 | 具有屏蔽栅的沟槽栅器件的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106876278A (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107799585A (zh) * | 2017-12-01 | 2018-03-13 | 苏州凤凰芯电子科技有限公司 | 一种具有渐变深槽的屏蔽栅mos结构 |
| CN107808903A (zh) * | 2017-10-11 | 2018-03-16 | 中航（重庆）微电子有限公司 | 屏蔽栅沟槽mosfet器件及其制造方法 |
| CN109830526A (zh) * | 2019-02-27 | 2019-05-31 | 中山汉臣电子科技有限公司 | 一种功率半导体器件及其制备方法 |
| CN109979823A (zh) * | 2017-12-28 | 2019-07-05 | 深圳尚阳通科技有限公司 | 一种屏蔽栅功率器件及制造方法 |
| CN110491782A (zh) * | 2019-08-13 | 2019-11-22 | 上海华虹宏力半导体制造有限公司 | 沟槽型双层栅mosfet的制造方法 |
| CN111370463A (zh) * | 2018-12-26 | 2020-07-03 | 深圳尚阳通科技有限公司 | 沟槽栅功率器件及其制造方法 |
| CN114520146A (zh) * | 2020-11-19 | 2022-05-20 | 旭矽半导体(上海)有限公司 | Sgt-mosfet半导体器件的制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0220410A2 (en) * | 1985-10-21 | 1987-05-06 | International Business Machines Corporation | A dynamic random access memory device having a single-crystal transistor on a trench capacitor structure and a fabrication method therefor |
| US5082795A (en) * | 1986-12-05 | 1992-01-21 | General Electric Company | Method of fabricating a field effect semiconductor device having a self-aligned structure |
| CN101719516A (zh) * | 2009-11-20 | 2010-06-02 | 苏州硅能半导体科技股份有限公司 | 一种低栅极电荷深沟槽功率mos器件及其制造方法 |
| CN105244374A (zh) * | 2015-08-31 | 2016-01-13 | 上海华虹宏力半导体制造有限公司 | 具有屏蔽栅的沟槽栅mosfet的制造方法 |
-
2017
- 2017-03-01 CN CN201710116691.5A patent/CN106876278A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0220410A2 (en) * | 1985-10-21 | 1987-05-06 | International Business Machines Corporation | A dynamic random access memory device having a single-crystal transistor on a trench capacitor structure and a fabrication method therefor |
| US5082795A (en) * | 1986-12-05 | 1992-01-21 | General Electric Company | Method of fabricating a field effect semiconductor device having a self-aligned structure |
| CN101719516A (zh) * | 2009-11-20 | 2010-06-02 | 苏州硅能半导体科技股份有限公司 | 一种低栅极电荷深沟槽功率mos器件及其制造方法 |
| CN105244374A (zh) * | 2015-08-31 | 2016-01-13 | 上海华虹宏力半导体制造有限公司 | 具有屏蔽栅的沟槽栅mosfet的制造方法 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107808903A (zh) * | 2017-10-11 | 2018-03-16 | 中航（重庆）微电子有限公司 | 屏蔽栅沟槽mosfet器件及其制造方法 |
| CN107799585A (zh) * | 2017-12-01 | 2018-03-13 | 苏州凤凰芯电子科技有限公司 | 一种具有渐变深槽的屏蔽栅mos结构 |
| CN109979823A (zh) * | 2017-12-28 | 2019-07-05 | 深圳尚阳通科技有限公司 | 一种屏蔽栅功率器件及制造方法 |
| CN111370463A (zh) * | 2018-12-26 | 2020-07-03 | 深圳尚阳通科技有限公司 | 沟槽栅功率器件及其制造方法 |
| CN109830526A (zh) * | 2019-02-27 | 2019-05-31 | 中山汉臣电子科技有限公司 | 一种功率半导体器件及其制备方法 |
| CN110491782A (zh) * | 2019-08-13 | 2019-11-22 | 上海华虹宏力半导体制造有限公司 | 沟槽型双层栅mosfet的制造方法 |
| CN110491782B (zh) * | 2019-08-13 | 2021-11-09 | 上海华虹宏力半导体制造有限公司 | 沟槽型双层栅mosfet的制造方法 |
| CN114520146A (zh) * | 2020-11-19 | 2022-05-20 | 旭矽半导体(上海)有限公司 | Sgt-mosfet半导体器件的制备方法 |
| CN114520146B (zh) * | 2020-11-19 | 2024-09-17 | 旭矽半导体(上海)有限公司 | Sgt-mosfet半导体器件的制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106876278A (zh) | 具有屏蔽栅的沟槽栅器件的制造方法 | |
| CN105870022B (zh) | 屏蔽栅沟槽mosfet的制造方法 | |
| CN106298941B (zh) | 屏蔽栅沟槽功率器件及其制造方法 | |
| CN101677103B (zh) | 用于形成高密度沟槽场效应晶体管的结构与方法 | |
| CN107017167A (zh) | 具有屏蔽栅的沟槽栅器件的制造方法 | |
| US20190280119A1 (en) | Super junction power transistor and preparation method thereof | |
| CN108039369A (zh) | 屏蔽栅沟槽mosfet及其制造方法 | |
| KR20130031205A (ko) | 반도체 장치 및 그 제조 방법 | |
| CN103311299A (zh) | 具有漏斗形沟槽的屏蔽栅极mosfet装置 | |
| CN105225935A (zh) | 具有屏蔽栅的沟槽栅结构及其制造方法 | |
| CN103151309B (zh) | 深沟槽功率mos器件及其制备方法 | |
| CN107799601A (zh) | 屏蔽栅沟槽功率mostet器件及其制造方法 | |
| CN105514022B (zh) | 在沟槽内部表面形成场氧化硅的方法 | |
| CN105355548B (zh) | 具有屏蔽栅的沟槽栅mosfet的制造方法 | |
| CN105355560A (zh) | 具有屏蔽栅的沟槽栅mosfet的制造方法 | |
| CN106024894A (zh) | 沟槽栅功率mosfet结构及其制造方法 | |
| CN105428241B (zh) | 具有屏蔽栅的沟槽栅功率器件的制造方法 | |
| TWI223448B (en) | DMOS device having a trenched bus structure | |
| CN107331706A (zh) | 沟槽栅超结器件及其制造方法 | |
| CN107507765A (zh) | 屏蔽栅沟槽功率器件及其制造方法 | |
| CN106129105B (zh) | 沟槽栅功率mosfet及制造方法 | |
| CN111415867A (zh) | 一种半导体功率器件结构及其制造方法 | |
| CN104517848A (zh) | Ldmos晶体管结构及其形成方法 | |
| CN106057675B (zh) | 屏蔽栅沟槽mosfet的制造方法 | |
| CN102254933A (zh) | Pn结隔离结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170620 |
|
| RJ01 | Rejection of invention patent application after publication |