CN106683036A - 一种面向gpu高效绘制的帧缓冲区存储编码方法 - Google Patents
一种面向gpu高效绘制的帧缓冲区存储编码方法 Download PDFInfo
- Publication number
- CN106683036A CN106683036A CN201611139601.6A CN201611139601A CN106683036A CN 106683036 A CN106683036 A CN 106683036A CN 201611139601 A CN201611139601 A CN 201611139601A CN 106683036 A CN106683036 A CN 106683036A
- Authority
- CN
- China
- Prior art keywords
- units
- tile
- block
- supertile
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/60—Memory management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0875—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with dedicated cache, e.g. instruction or stack
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T15/00—3D [Three Dimensional] image rendering
- G06T15/005—General purpose rendering architectures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T15/00—3D [Three Dimensional] image rendering
- G06T15/04—Texture mapping
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1016—Performance improvement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/40—Specific encoding of data in memory or cache
- G06F2212/401—Compressed data
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/45—Caching of specific data in cache memory
- G06F2212/455—Image or video data
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Graphics (AREA)
- General Engineering & Computer Science (AREA)
- Image Generation (AREA)
Abstract
本发明提供一种面向GPU高效绘制的帧缓冲区存储编码方法，包括：编码时，在每个Tile单元或者SuperTile单元内图像数据按照正常的编码顺序进行编码；每个Block单元内的Tile单元或者SuperTile单元的编码顺序与光栅化方向一致，按照“之”字形编码，每个Block单元内从左下角第一个Tile单元或者SuperTile单元开始，按照从左到右，然后从下到上的顺序编码；在每个编码存储对象中Block单元的编码顺序与光栅化方向一致，按照“之”字形编码，每个编码存储对象内从左下角第一个Block单元开始，按照从左到右，然后从下到上的顺序编码。本发明能够最大程度的利用图形绘制时帧缓冲区的空间局部性，降低颜色、深度及纹理Cache的缺失率，加快GPU的绘制，并减少DDR的带宽需求。
Description
技术领域
本发明涉及计算机硬件技术领域，尤其涉及GPU的帧缓冲区存储编码方法。
背景技术
3D图形绘制时GPU需要极大的存储带宽，主要是由于纹理数据、颜色数据及深度数据的访问，设计中往往采用纹理Cache、颜色Cache和深度Cache及对应的压缩算法来缓解DDR存储带宽压力。Cache的访问是按Block存取的，同时压缩算法是按Tile进行压缩和解压缩的，DDR中不同的帧缓冲区存储编码方式会极大地影响压缩算法的效率及Cache的命中率和Cache更新效率。
发明内容
本发明的目的是：
本发明描述了一种面向GPU高效绘制的帧缓冲区存储编码方法，能够最大程度的利用图形绘制时帧缓冲区的空间局部性，降低颜色、深度及纹理Cache的缺失率，加快GPU的绘制，并减少DDR的带宽需求。
本发明的技术方案是：
一种面向GPU高效绘制的帧缓冲区存储编码方法，包括：
将编码存储对象按网格划分成若干个等大的Block单元，每个Block单元内按网格划分成若干个等大的Tile单元或者SuperTile单元；每个Tile单元或者SuperTile单元内包含相同数量的图像数据；
编码时，在每个Tile单元或者SuperTile单元内图像数据按照正常的编码顺序进行编码；
每个Block单元内的Tile单元或者SuperTile单元的编码顺序与光栅化方向一致，按照“之”字形编码，每个Block单元内从左下角第一个Tile单元或者SuperTile单元开始，按照从左到右，然后从下到上的顺序编码；
在每个编码存储对象中Block单元的编码顺序与光栅化方向一致，按照“之”字形编码，每个编码存储对象内从左下角第一个Block单元开始，按照从左到右，然后从下到上的顺序编码。
所述编码存储对象为纹理数据或者颜色数据或者深度数据。
所述图像数据为4行4列共16个纹素，或者4行16列共64个像素，或者8行8列共64个深度数据。
本发明的优点是：
所述纹理数据的编码存储方式可以保证纹理Cache每次访问的一个Block数据的空间局部性最优；所述颜色数据的编码存储方式可以颜色Cache保证每次访问的一个Block数据的空间局部性、数据压缩方式和像素缓冲区显示时的带宽和缓冲的最佳平衡；所述深度数据的编码存储方式可以保证深度Cache每次访问的一个Block数据的空间局部性、数据压缩方式的最佳平衡。
附图说明
图1是本发明中一种面向GPU高效绘制的纹理缓冲区存储编码方式示意图；
图2是本发明中一种面向GPU高效绘制的颜色缓冲区存储编码方式示意图；
图3是本发明中一种面向GPU高效绘制的深度缓冲区存储编码方式示意图。
具体实施方式
下面结合附图和具体实施例，对本发明的技术方案进行清楚、完整地表述。显然，所表述的实施例仅是本发明一部分实施例，而不是全部的实施例，基于本发明中的实施例，本领域技术人员在没有做出创造性劳动前提所获得的所有其他实施例，都属于本发明的保护范围。
一种面向GPU高效绘制的帧缓冲区存储编码方法，包括：
将编码存储对象按网格划分成若干个等大的Block单元，每个Block单元内按网格划分成若干个等大的Tile单元或者SuperTile单元；每个Tile单元或者SuperTile单元内包含相同数量的图像数据；
编码时，在每个Tile单元或者SuperTile单元内图像数据按照正常的编码顺序进行编码；
每个Block单元内的Tile单元或者SuperTile单元的编码顺序与光栅化方向一致，按照“之”字形编码，每个Block单元内从左下角第一个Tile单元或者SuperTile单元开始，按照从左到右，然后从下到上的顺序编码；
在每个编码存储对象中Block单元的编码顺序与光栅化方向一致，按照“之”字形编码，每个编码存储对象内从左下角第一个Block单元开始，按照从左到右，然后从下到上的顺序编码。
所述编码存储对象为纹理数据或者颜色数据或者深度数据。
所述图像数据为4行4列共16个纹素，或者4行16列共64个像素，或者8行8列共64个深度数据。
实施例
如图1所示，一种面向GPU高效绘制的纹理缓冲区存储编码方式，纹理缓冲区的纹理贴图访问时根据贴图模式的不同，一个像素点可能需要空间上相邻的2个、4个、8个甚至更多的纹素点进行拟合，所以为纹理贴图提供纹素数据的纹理Cache的空间局部性就特别重要。设计上采用基于Tile的“之”字形编码存储方式，一个Cache的Block数据在二维空间上包含了16个Tile，16行16列共256个纹素数据，其空间局部性能够达到最优。
纹理Cache为只读Cache，当纹理贴图时从Cache中按照二维空间相邻的方式读取多个纹素数据，如果纹理Cache发生了缺失，则需要从DDR中一次获取一个Block的数据。采用基于Tile的“之”字形编码存储方式，一个二维空间相邻的Block数据在DDR中是连续存储的，可以通过一次突发传输完成DDR数据的获取，能够在保证纹素空间局部性最优的基础上降低DDR的访问带宽需求。
如图2所示，一种面向GPU高效绘制的颜色缓冲区存储编码方式，颜色缓冲区在GPU进行图形绘制时存储所绘制片段的最终结果，通过显示模块读取并显示到屏幕上。所以颜色缓冲区的编码格式不仅要考虑图形绘制时颜色Cache的访问特性，还要考虑显示模块读取时的显示特性，同时为了减少DDR的带宽需求，颜色缓冲区一般需要采用基于Tile或SuperTile的无损压缩算法。设计上采用基于SuperTile的“之”字形编码存储方式，一个SuperTile为一个压缩块，采用无损压缩算法进行压缩。为提高可压缩率，SuperTile的大小设定为4行16列的像素组成。由于最终颜色缓冲区的显示需要逐行进行显示，如果仍然采用二维空间局部性最优的编码方式则显示模块读取颜色缓冲区时就需要缓存至少16行数据，而实际上显示的逐行读取特性是不需要这么大容量的缓存的，为了在颜色Cache访问的二维空间局部性最优和显示读取缓冲容量两者之间取得最好的平衡，设计一个Cache的Block数据在二维空间上包含了4个SuperTile，共256个像素数据。
当颜色Cache进行缓冲区读写时，如果颜色Cache发生了缺失，则需要从DDR中一次获取一个Block的数据。采用基于Tile的“之”字形编码存储方式，一个二维空间相邻的Block数据在DDR中是连续存储，可以通过一次突发传输完成DDR数据的获取，能够在保证像素空间局部性最优的基础上降低DDR的访问带宽需求。而显示模块读取时不需要按Block读取，一次只需要读取一个4行16列的SuperTile的数据，节约了内部实现的缓存空间，数据的空间局部性、数据压缩方式和像素缓冲区显示时的带宽和缓冲的最佳平衡。
如图3所示，一种面向GPU高效绘制的深度缓冲区存储编码方式，深度缓冲区在GPU进行图形绘制时存储所绘制片段的深度值，并通过片断操作对后续片断的深度进行测试，以确定那些片断可以显示到屏幕上。为了减少DDR的带宽需求，深度缓冲区一般需要采用基于Tile或SuperTile的无损压缩算法。设计上采用基于SuperTile的“之”字形编码存储方式，一个SuperTile为一个压缩块，采用无损压缩算法进行压缩。为提高可压缩率，SuperTile的大小设定为8行8列的片断深度值组成，设计一个Cache的Block数据在二维空间上包含了4个SuperTile，共256个片断深度数据。
当深度Cache进行缓冲区读写时，如果深度Cache发生了缺失，则需要从DDR中一次获取一个Block的数据。采用基于Tile的“之”字形编码存储方式，一个二维空间相邻的Block数据在DDR中是连续存储，可以通过一次突发传输完成DDR数据的获取，能够在保证像素空间局部性最优的基础上降低DDR的访问带宽需求。
最后应说明的是，以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解；其依然可以对前述各实施例记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (3)
1.一种面向GPU高效绘制的帧缓冲区存储编码方法，其特征在于，包括：
将编码存储对象按网格划分成若干个等大的Block单元，每个Block单元内按网格划分成若干个等大的Tile单元或者SuperTile单元；每个Tile单元或者SuperTile单元内包含相同数量的图像数据；
编码时，在每个Tile单元或者SuperTile单元内图像数据按照正常的编码顺序进行编码；
每个Block单元内的Tile单元或者SuperTile单元的编码顺序与光栅化方向一致，按照“之”字形编码，每个Block单元内从左下角第一个Tile单元或者SuperTile单元开始，按照从左到右，然后从下到上的顺序编码；
在每个编码存储对象中Block单元的编码顺序与光栅化方向一致，按照“之”字形编码，每个编码存储对象内从左下角第一个Block单元开始，按照从左到右，然后从下到上的顺序编码。
2.如权利要求1所述的一种面向GPU高效绘制的帧缓冲区存储编码方法，其特征在于，所述编码存储对象为纹理数据或者颜色数据或者深度数据。
3.如权利要求1所述的一种面向GPU高效绘制的帧缓冲区存储编码方法，其特征在于，所述图像数据为4行4列共16个纹素，或者4行16列共64个像素，或者8行8列共64个深度数据。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611139601.6A CN106683036A (zh) | 2016-12-12 | 2016-12-12 | 一种面向gpu高效绘制的帧缓冲区存储编码方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611139601.6A CN106683036A (zh) | 2016-12-12 | 2016-12-12 | 一种面向gpu高效绘制的帧缓冲区存储编码方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106683036A true CN106683036A (zh) | 2017-05-17 |
Family
ID=58869322
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201611139601.6A Pending CN106683036A (zh) | 2016-12-12 | 2016-12-12 | 一种面向gpu高效绘制的帧缓冲区存储编码方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106683036A (zh) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107993184A (zh) * | 2017-11-24 | 2018-05-04 | 中国航空工业集团公司西安航空计算技术研究所 | 一种图形处理器深度值提前测试电路 |
| CN108009978A (zh) * | 2017-11-24 | 2018-05-08 | 中国航空工业集团公司西安航空计算技术研究所 | 一种非阻塞并行三角形光栅化单元结构 |
| CN109614086A (zh) * | 2018-11-14 | 2019-04-12 | 西安翔腾微电子科技有限公司 | 基于SystemC的面向GPU纹理缓冲区数据存储TLM模型及实现结构 |
| CN110223369A (zh) * | 2019-06-06 | 2019-09-10 | 西安博图希电子科技有限公司 | Tbr架构的帧缓存写回方法、装置及计算机存储介质 |
| WO2020190776A1 (en) * | 2019-03-15 | 2020-09-24 | Intel Corporation | Synchronizing encrypted workloads across multiple graphics processing units |
| WO2020190797A1 (en) * | 2019-03-15 | 2020-09-24 | Intel Corporation | Systems and methods for updating memory side caches in a multi-gpu configuration |
| CN112734897A (zh) * | 2020-12-05 | 2021-04-30 | 西安翔腾微电子科技有限公司 | 一种图元光栅化触发的图形处理器深度数据预取方法 |
| WO2022095010A1 (en) * | 2020-11-09 | 2022-05-12 | Qualcomm Incorporated | Methods and apparatus for rasterization of compute workloads |
| US11842423B2 (en) | 2019-03-15 | 2023-12-12 | Intel Corporation | Dot product operations on sparse matrix elements |
| US11934342B2 (en) | 2019-03-15 | 2024-03-19 | Intel Corporation | Assistance for hardware prefetch in cache access |
| US12039331B2 (en) | 2017-04-28 | 2024-07-16 | Intel Corporation | Instructions and logic to perform floating point and integer operations for machine learning |
| US12056059B2 (en) | 2019-03-15 | 2024-08-06 | Intel Corporation | Systems and methods for cache optimization |
| WO2024182059A1 (en) * | 2023-03-02 | 2024-09-06 | Qualcomm Incorporated | Metadata updating in computer graphics |
| US12141578B2 (en) | 2020-12-09 | 2024-11-12 | Intel Corporation | Instructions and logic to perform floating point and integer operations for machine learning |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101243611A (zh) * | 2005-08-12 | 2008-08-13 | 微软公司 | 变换块的高效编码和解码 |
| CN103220507A (zh) * | 2012-01-19 | 2013-07-24 | 中兴通讯股份有限公司 | 一种视频编解码方法及系统 |
| CN103793893A (zh) * | 2012-10-26 | 2014-05-14 | 辉达公司 | 采用限缓冲区处理的世界和屏幕空间管线间基元重新排序 |
| CN106210729A (zh) * | 2015-05-06 | 2016-12-07 | 扬智科技股份有限公司 | 视频流解码系统及视频流解码方法 |
-
2016
- 2016-12-12 CN CN201611139601.6A patent/CN106683036A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101243611A (zh) * | 2005-08-12 | 2008-08-13 | 微软公司 | 变换块的高效编码和解码 |
| CN103220507A (zh) * | 2012-01-19 | 2013-07-24 | 中兴通讯股份有限公司 | 一种视频编解码方法及系统 |
| CN103793893A (zh) * | 2012-10-26 | 2014-05-14 | 辉达公司 | 采用限缓冲区处理的世界和屏幕空间管线间基元重新排序 |
| CN106210729A (zh) * | 2015-05-06 | 2016-12-07 | 扬智科技股份有限公司 | 视频流解码系统及视频流解码方法 |
Non-Patent Citations (1)
| Title |
|---|
| YACINE AMARA ET AL.: "A GPU Tile-Load-Map architecture for terrain rendering： theory and applications", 《THE VISUAL COMPUTER》 * |
Cited By (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US12039331B2 (en) | 2017-04-28 | 2024-07-16 | Intel Corporation | Instructions and logic to perform floating point and integer operations for machine learning |
| CN108009978B (zh) * | 2017-11-24 | 2021-04-20 | 中国航空工业集团公司西安航空计算技术研究所 | 一种非阻塞并行三角形光栅化单元结构 |
| CN108009978A (zh) * | 2017-11-24 | 2018-05-08 | 中国航空工业集团公司西安航空计算技术研究所 | 一种非阻塞并行三角形光栅化单元结构 |
| CN107993184A (zh) * | 2017-11-24 | 2018-05-04 | 中国航空工业集团公司西安航空计算技术研究所 | 一种图形处理器深度值提前测试电路 |
| CN109614086A (zh) * | 2018-11-14 | 2019-04-12 | 西安翔腾微电子科技有限公司 | 基于SystemC的面向GPU纹理缓冲区数据存储TLM模型及实现结构 |
| CN109614086B (zh) * | 2018-11-14 | 2022-04-05 | 西安翔腾微电子科技有限公司 | 基于SystemC和TLM模型的GPU纹理缓冲区数据存储硬件及存储装置 |
| US11899614B2 (en) | 2019-03-15 | 2024-02-13 | Intel Corporation | Instruction based control of memory attributes |
| US11954063B2 (en) | 2019-03-15 | 2024-04-09 | Intel Corporation | Graphics processors and graphics processing units having dot product accumulate instruction for hybrid floating point format |
| WO2020190776A1 (en) * | 2019-03-15 | 2020-09-24 | Intel Corporation | Synchronizing encrypted workloads across multiple graphics processing units |
| US12093210B2 (en) | 2019-03-15 | 2024-09-17 | Intel Corporation | Compression techniques |
| US11709793B2 (en) | 2019-03-15 | 2023-07-25 | Intel Corporation | Graphics processors and graphics processing units having dot product accumulate instruction for hybrid floating point format |
| US11842423B2 (en) | 2019-03-15 | 2023-12-12 | Intel Corporation | Dot product operations on sparse matrix elements |
| US12099461B2 (en) | 2019-03-15 | 2024-09-24 | Intel Corporation | Multi-tile memory management |
| US11934342B2 (en) | 2019-03-15 | 2024-03-19 | Intel Corporation | Assistance for hardware prefetch in cache access |
| US12124383B2 (en) | 2019-03-15 | 2024-10-22 | Intel Corporation | Systems and methods for cache optimization |
| WO2020190797A1 (en) * | 2019-03-15 | 2020-09-24 | Intel Corporation | Systems and methods for updating memory side caches in a multi-gpu configuration |
| US11954062B2 (en) | 2019-03-15 | 2024-04-09 | Intel Corporation | Dynamic memory reconfiguration |
| US11995029B2 (en) | 2019-03-15 | 2024-05-28 | Intel Corporation | Multi-tile memory management for detecting cross tile access providing multi-tile inference scaling and providing page migration |
| US12007935B2 (en) | 2019-03-15 | 2024-06-11 | Intel Corporation | Graphics processors and graphics processing units having dot product accumulate instruction for hybrid floating point format |
| US12013808B2 (en) | 2019-03-15 | 2024-06-18 | Intel Corporation | Multi-tile architecture for graphics operations |
| US12079155B2 (en) | 2019-03-15 | 2024-09-03 | Intel Corporation | Graphics processor operation scheduling for deterministic latency |
| US12056059B2 (en) | 2019-03-15 | 2024-08-06 | Intel Corporation | Systems and methods for cache optimization |
| US12066975B2 (en) | 2019-03-15 | 2024-08-20 | Intel Corporation | Cache structure and utilization |
| CN110223369A (zh) * | 2019-06-06 | 2019-09-10 | 西安博图希电子科技有限公司 | Tbr架构的帧缓存写回方法、装置及计算机存储介质 |
| US12141094B2 (en) | 2020-03-14 | 2024-11-12 | Intel Corporation | Systolic disaggregation within a matrix accelerator architecture |
| WO2022095010A1 (en) * | 2020-11-09 | 2022-05-12 | Qualcomm Incorporated | Methods and apparatus for rasterization of compute workloads |
| CN112734897A (zh) * | 2020-12-05 | 2021-04-30 | 西安翔腾微电子科技有限公司 | 一种图元光栅化触发的图形处理器深度数据预取方法 |
| CN112734897B (zh) * | 2020-12-05 | 2024-04-02 | 西安翔腾微电子科技有限公司 | 一种图元光栅化触发的图形处理器深度数据预取方法 |
| US12141578B2 (en) | 2020-12-09 | 2024-11-12 | Intel Corporation | Instructions and logic to perform floating point and integer operations for machine learning |
| WO2024182059A1 (en) * | 2023-03-02 | 2024-09-06 | Qualcomm Incorporated | Metadata updating in computer graphics |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106683036A (zh) | 一种面向gpu高效绘制的帧缓冲区存储编码方法 | |
| US9899007B2 (en) | Adaptive lossy framebuffer compression with controllable error rate | |
| US10388057B2 (en) | Graphics processing systems with efficient YUV format texturing | |
| CN106412579B (zh) | 一种图像的编码、解码方法和装置 | |
| CN105027566A (zh) | 视频处理方法及视频处理装置 | |
| CN101896941A (zh) | 统一的压缩/解压缩图形体系结构 | |
| CN108022269A (zh) | 一种GPU压缩纹理存储Cache的建模结构 | |
| US20100141670A1 (en) | Color Packing Glyph Textures with a Processor | |
| CN109064535B (zh) | Gpu中一种纹理贴图的硬件加速实现方法 | |
| WO2012098365A1 (en) | Method and apparatus for tile based depth buffer compression | |
| US10466915B2 (en) | Accessing encoded blocks of data in memory | |
| CN104268169B (zh) | 一种基于ps软件的遥感影像数据快速处理方法 | |
| CN110214338A (zh) | 增量颜色压缩到视频的应用 | |
| CN102971765A (zh) | 用于文本渲染的查找表 | |
| CN107993184A (zh) | 一种图形处理器深度值提前测试电路 | |
| CN106408641A (zh) | 一种图像数据的缓存方法和装置 | |
| GB2604266A (en) | Compression techniques for pixel write data | |
| CN102176205A (zh) | 链码图像序列存储的文件格式及解码算法 | |
| CN101795410A (zh) | 一种细粒度高压缩率的纹理压缩和合成方法 | |
| CN104954749B (zh) | 一种信息记录方法 | |
| CN104883573B (zh) | 一种信号高效处理方法 | |
| US8515187B2 (en) | Method, compressor, decompressor and signal representation for lossless compression of pixel block values using row and column slope codewords | |
| CN100483464C (zh) | 私有格式图形文件的实现方法 | |
| CN106780638A (zh) | 一种高速相机压缩图像快速重建方法 | |
| CN102013105A (zh) | 一种压缩图片文件的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170517 |
|
| RJ01 | Rejection of invention patent application after publication |