CN106649157A - 基于fpga的sdram控制系统 - Google Patents
基于fpga的sdram控制系统 Download PDFInfo
- Publication number
- CN106649157A CN106649157A CN201611168517.7A CN201611168517A CN106649157A CN 106649157 A CN106649157 A CN 106649157A CN 201611168517 A CN201611168517 A CN 201611168517A CN 106649157 A CN106649157 A CN 106649157A
- Authority
- CN
- China
- Prior art keywords
- interface
- sdram
- conversion
- module
- controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 107
- 230000015654 memory Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 238000003491 array Methods 0.000 description 3
- 239000000872 buffer Substances 0.000 description 3
- 230000003139 buffering effect Effects 0.000 description 1
- 238000007405 data analysis Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Stored Programmes (AREA)
Abstract
本发明涉及基于FPGA的SDRAM控制系统，包括RAM读写控制模块、接口转换模块以及SDRAM控制器IP模块；所述接口转换模块包括一RAM读写控制接口、一选择子模块和至少两个转换子模块，所述SDRAM控制器IP模块包括至少两个控制器IP子模块；所述至少两个控制器IP子模块互不相同，所述至少两个转换子模块分别用于实现RAM接口规范与不同类型的SDRAM控制器IP接口规范的转换，所述至少两个转换子模块与所述至少两个控制器IP子模块一一对应。本发明实现在不同厂商的FPGA中都可以方便快捷地使用SDRAM存储器，扩展了FPGA对SDRAM控制的通用性。
Description
技术领域
本发明涉及FPGA(Field Programmable Gate Array，现场可编程门阵列)技术领域，特别是涉及一种基于FPGA的SDRAM控制系统。
背景技术
SDRAM:Synchronous Dynamic Random Access Memory，即同步动态随机存储器，其将CPU与RAM通过一个相同的时钟锁在一起，使RAM和CPU能够共享一个时钟周期，以相同的速度同步工作，与EDO内存相比速度能提高50％。SDRAM基于双存储体结构，内含两个交错的存储阵列，当CPU从一个存储体或阵列访问数据时，另一个就已为读写数据做好了准备，通过这两个存储阵列的紧密切换，读取效率就能得到成倍的提高。在图像采集、数据分析等领域往往会使用FPGA加SDRAM的方式进行大量数据的缓存和处理。
一般来说，在FPGA内实现对SDRAM的控制有两种方法：一种是利用FPGA资源自己设计，另一种是调用FPGA厂商提供的SDRAM控制器IP(Intellectual Property，知识产权)接口。虽然SDRAM接口有统一的标准，但是每个FPGA厂商的SDRAM控制器IP接口却各不相同。而在FPGA内数据读写控制方式必须和SDRAM控制器IP接口的标准匹配才能完成正确的数据读写。因此，对FPGA和SDRAM的使用者来说，使用不同厂商的FPGA做SDRAM控制设计是一件极其不方便的事情，每换一次FPGA，就要重新设计一次数据读写控制程序，产品的可移植性差，导致浪费大量的时间。
发明内容
基于此，本发明实施例提供了基于FPGA的SDRAM控制系统，能够拓展FPGA对SDRAM进行控制时的通用性。
本发明一方面提供基于FPGA的SDRAM控制系统，包括RAM读写控制模块、接口转换模块以及SDRAM控制器IP模块；
所述接口转换模块包括一RAM读写控制接口、一选择子模块和至少两个转换子模块，所述SDRAM控制器IP模块包括至少两个控制器IP子模块；所述至少两个控制器IP子模块互不相同，所述至少两个转换子模块分别用于实现RAM接口规范与不同类型的SDRAM控制器IP接口规范的转换，所述至少两个转换子模块与所述至少两个控制器IP子模块一一对应；
所述RAM读写控制模块按照RAM接口规范发出控制指令至所述接口转换模块；
所述接口转换模块通过RAM读写控制接口接收所述控制指令，通过选择子模块为接收到的控制指令分配一对应的转换子模块；通过该转换子模块将RAM接口规范的控制指令转换为对应的SDRAM控制器IP接口规范的控制指令，将所述SDRAM控制器IP接口规范的控制指令发送至SDRAM控制器IP模块；
所述SDRAM控制器IP模块中对应的控制器IP子模块根据所述SDRAM控制器IP接口规范的控制指令对SDRAM进行读写操作。
基于上述实施例提供的基于FPGA的SDRAM控制系统，通过一个接口转换模块实现了将不同FPGA厂商的不同SDRAM控制器IP接口转换成一种通用的RAM(Random AccessMemory，随机存取存储器)接口，从而实现在不同厂商的FPGA中都可以方便快捷地使用SDRAM存储器，扩展了FPGA的通用性。
附图说明
图1为一实施例的基于FPGA的SDRAM控制系统的示意图；
图2为RAM写控制时序图；
图3为RAM读控制时序图；
图4为一实施例的接口转换模块的示意图；
图5为一实施例的基于FPGA的SDRAM控制系统进行SDRAM写数据的示意流程图；
图6为一实施例的基于FPGA的SDRAM控制系统进行SDRAM读数据的示意流程图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
图1为一实施例的基于FPGA的SDRAM控制系统的示意图；如图1所示，本实施例中的基于FPGA的SDRAM控制系统包括：RAM读写控制模块、接口转换模块以及SDRAM控制器IP模块。其中，所述接口转换模块包括一RAM读写控制接口、一选择子模块和至少两个转换子模块，所述SDRAM控制器IP模块包括至少两个控制器IP子模块；所述至少两个控制器IP子模块互不相同，所述至少两个转换子模块分别用于实现RAM接口规范与不同类型的SDRAM控制器IP接口规范的转换，所述至少两个转换子模块与所述至少两个控制器IP子模块一一对应。
本实施例的基于FPGA的SDRAM控制系统的原理为：所述RAM读写控制模块按照RAM接口规范发出控制指令至所述接口转换模块；所述接口转换模块通过RAM读写控制接口接收所述控制指令，通过选择子模块为接收到的控制指令分配一对应的转换子模块；通过该转换子模块将RAM接口规范的控制指令转换为对应的SDRAM控制器IP接口规范的控制指令，将所述SDRAM控制器IP接口规范的控制指令发送至SDRAM控制器IP模块；所述SDRAM控制器IP模块中对应的控制器IP子模块根据所述SDRAM控制器IP接口规范的控制指令对SDRAM进行读写操作。
在一优选实施例中，基于FPGA的SDRAM控制系统对SDRAM的操作包括写操作和读操作，对应的，所述RAM读写控制模块发出的所述控制指令可以为写操作指令或者读操作指令，读操作指令中的信息包括：地址信息Addr和读指令RD，写操作指令中包括：地址信息Addr、写指令WE以及写数据WrData。
可以理解的，所述RAM读写控制模块发出的所述控制指令中还可包括其他相关的信息，例如读数据有效RdValid信号。
在一优选实施例中，接口转换模块中的各个转换子模块中具体可包括：RAM地址及命令转换单元和SDRAM控制器IP地址及命令接口。
各个转换子模块通过RAM地址及命令转换单元将RAM接口规范的地址信息和读/写命令转换成对应的SDRAM控制器IP规范的地址和读/写命令；并通过SDRAM控制器IP地址及命令接口将所述SDRAM控制器IP规范的地址信息和读/写命令发送至SDRAM控制器IP模块；
各个转换子模块还包括：RAM写数据转换单元和SDRAM控制器IP写数据接口；
各个转换子模块通过RAM写数据转换单元将RAM接口规范的写数据转换为对应的SDRAM控制器IP规范的写数据；并通过SDRAM控制器IP写数据接口将所述SDRAM控制器IP规范的写数据发送至所述SDRAM控制器IP模块；
对于读操作，所述SDRAM控制器IP模块通过对应的控制器IP子模块接收所述SDRAM控制器IP规范的地址信息和读命令，根据接收到的地址信息和读命令对SDRAM进行读操作。或者，对于写操作，所述SDRAM控制器IP模块通过对应的控制器IP子模块接收所述SDRAM控制器IP规范的地址信息、写命令和写数据，根据接收到的地址信息、写命令和写数据对SDRAM进行写操作。
在另一优选实施例中，各个转换子模块还包括：地址及命令缓存和写数据缓存。对应的，各个转换子模块通过所述地址及命令缓存对所述RAM地址及命令转换单元得到的SDRAM控制器IP规范的地址信息和读/写命令进行缓存，通过所述SDRAM控制器IP地址及命令接口从所述地址及命令缓存中读出所述SDRAM控制器IP规范的地址和读/写命令。各个转换子模块通过所述写数据缓存对所述RAM写数据转换单元得到的SDRAM控制器IP规范的写数据进行缓存；通过所述SDRAM控制器IP写数据接口从所述写数据缓存中读出SDRAM控制器IP规范的写数据。其中，所述SDRAM控制器IP写数据接口与所述SDRAM控制器IP地址及命令接口同步从对应缓存中读取数据，将所述SDRAM控制器IP规范的地址、写命令和写数据一并发送至SDRAM控制器IP模块。
在另一优选实施例中，所述地址及命令缓存、所述写数据缓存均为FIFO(First InFirst Out)缓存。
在另一优选实施例中，各个转换子模块还包括：RAM读数据转换单元和SDRAM控制器IP读数据接口。对应的，所述SDRAM控制器IP模块将从SDRAM读取到的读数据发送给所述接口转换模块。对应的，接口转换模块中对应的转换子模块通过所述SDRAM控制器IP读数据接口接收所述读数据，通过所述RAM读数据转换单元将接收到的SDRAM控制器IP规范的读数据转换为RAM接口规范的读数据，并将所述RAM接口规范的读数据通过RAM读写控制接口发送至RAM读写控制模块。对应的，RAM读写控制模块接收RAM接口规范的读数据并输出。
在一优选实施例中，所述SDRAM控制器IP模块包括三个控制器IP子模块，分别为：Xilinx SDRAM控制器IP子模块、Altera SDRAM控制器IP子模块以及Lattice SDRAM控制器IP子模块。所述接口转换模块包括三个转换子模块，分别为：用于实现RAM接口规范与Xilinx SDRAM控制器IP接口规范转换的第一转换子模块；用于实现RAM接口规范与AlteraSDRAM控制器IP接口规范转换的第二转换子模块；以及，用于实现RAM接口规范与LatticeSDRAM控制器IP接口规范转换的第三转换子模块。
可以理解的，根据实际需要，还可设置其他转换子模块和控制器IP子模块。
结合上述实施例，参考图2～图5，下面结合SDRAM写操作流程和SDRAM读操作流程，对本发明的基于FPGA的SDRAM控制系统做进一步的说明。
RAM读写控制模块负责按照通用的RAM接口规范发送读写命令和数据。RAM读写控制模块发出的信息包括地址Addr、读命令RD、写命令WE、写数据WrData、读数据RdData以及读数据有效RdValid等信号。RAM的读写时序也非常简单，分为写控制时序和读控制时序。图2和图3分别是RAM写时序图和RAM读时序图。要写数据时，把WE拉高，同时送地址Addr和写数据WrData，就把写数据写入了相应地址了。读数据时，把RD拉高，同时送地址Addr，然后延时TCL时间后就可以得到读数据RdData。
进一步的，接口转换模块用来实现从RAM读写控制接口到对应的SDRAM控制器IP控制器接口的转换。在内部可通过FIFO缓存来完成两类型接口时序的转换。如图4所示，在接口转换模块内可进一步分成地址及命令转换、写数据转换、读数据转换三部分来处理。
参考图5所示，当写数据时，RAM地址及命令接口转换单元把RAM地址和写命令转换成SDRAM控制器IP地址及命令格式，然后存入地址及命令FIFO。RAM写数据接口转换单元把RAM写数据格式转换成SDRAM控制器IP写数据格式，然后存入写数据FIFO。之后再一起从两个FIFO中将地址、命令和写数据读出，送到SDRAM控制器IP接口模块，然后由SDRAM控制器IP接口模块将写数据写入SDRAM中。这样完成了写数据的操作。
参考图6所示，当读数据时，RAM地址及命令接口转换单元把RAM地址和读命令格式转换成SDRAM控制器IP地址命令格式，然后存入地址及命令FIFO。之后从该FIFO中将地址命令读出，送到SDRAM控制器IP接口模块上，然后由SDRAM控制器IP模块对SDRAM进行读操作。SDRAM接收到读命令后，将数据输出给SDRAM控制器IP接口模块，最后由RAM读数据接口转换子模块直接从SDRAM控制器IP接口上获取读数据，然后转换成RAM读数据格式送到RAM读写控制接口。这样完成了读数据的操作。
通过上述实施例的基于FPGA的SDRAM控制系统，通过设计一个接口转换模块，可将不同FPGA厂商的不同类型SDRAM控制器IP接口转换成一通用的RAM接口，从而实现在不同厂商的FPGA中都可以方便快捷地使用SDRAM存储器，克服了不同FPGA厂商SDRAM控制器IP接口不同，对SDRAM存储器控制时通用性差的问题。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其它实施例的相关描述。
以上所述实施例仅表达了本发明的几种实施方式，不能理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (8)
1.一种基于FPGA的SDRAM控制系统，其特征在于，包括：RAM读写控制模块、接口转换模块以及SDRAM控制器IP模块；
所述接口转换模块包括一RAM读写控制接口、一选择子模块和至少两个转换子模块，所述SDRAM控制器IP模块包括至少两个控制器IP子模块；所述至少两个控制器IP子模块互不相同，所述至少两个转换子模块分别用于实现RAM接口规范与不同类型的SDRAM控制器IP接口规范的转换，所述至少两个转换子模块与所述至少两个控制器IP子模块一一对应；
所述RAM读写控制模块按照RAM接口规范发出控制指令至所述接口转换模块；
所述接口转换模块通过RAM读写控制接口接收所述控制指令，通过选择子模块为接收到的控制指令分配一对应的转换子模块；通过该转换子模块将RAM接口规范的控制指令转换为对应的SDRAM控制器IP接口规范的控制指令，将所述SDRAM控制器IP接口规范的控制指令发送至SDRAM控制器IP模块；
所述SDRAM控制器IP模块中对应的控制器IP子模块根据所述SDRAM控制器IP接口规范的控制指令对SDRAM进行读写操作。
2.根据权利要求1所述的基于FPGA的SDRAM控制系统，其特征在于，所述控制指令中的信息包括：地址信息和读指令，和/或包括：地址信息、写指令以及写数据。
3.根据权利要求2所述的基于FPGA的SDRAM控制系统，其特征在于，
各个转换子模块包括：RAM地址及命令转换单元和SDRAM控制器IP地址及命令接口；
各个转换子模块通过RAM地址及命令转换单元将RAM接口规范的地址信息和读/写命令转换成对应的SDRAM控制器IP规范的地址和读/写命令；并通过SDRAM控制器IP地址及命令接口将所述SDRAM控制器IP规范的地址信息和读/写命令发送至SDRAM控制器IP模块；
各个转换子模块还包括：RAM写数据转换单元和SDRAM控制器IP写数据接口；
各个转换子模块通过RAM写数据转换单元将RAM接口规范的写数据转换为对应的SDRAM控制器IP规范的写数据；并通过SDRAM控制器IP写数据接口将所述SDRAM控制器IP规范的写数据发送至所述SDRAM控制器IP模块；
所述SDRAM控制器IP模块通过对应的控制器IP子模块接收所述SDRAM控制器IP规范的地址信息和读命令，根据接收到的地址信息和读命令对SDRAM进行读操作；或者，
所述SDRAM控制器IP模块通过对应的控制器IP子模块接收所述SDRAM控制器IP规范的地址信息、写命令和写数据，根据接收到的地址信息、写命令和写数据对SDRAM进行写操作。
4.根据权利要求3所述的基于FPGA的SDRAM控制系统，其特征在于，各个转换子模块还包括：地址及命令缓存和写数据缓存；
各个转换子模块通过所述地址及命令缓存对所述RAM地址及命令转换单元得到的SDRAM控制器IP规范的地址信息和读/写命令进行缓存，通过所述SDRAM控制器IP地址及命令接口从所述地址及命令缓存中读出所述SDRAM控制器IP规范的地址和读/写命令；
各个转换子模块通过所述写数据缓存对所述RAM写数据转换单元得到的SDRAM控制器IP规范的写数据进行缓存；通过所述SDRAM控制器IP写数据接口从所述写数据缓存中读出SDRAM控制器IP规范的写数据；
其中，所述SDRAM控制器IP写数据接口与所述SDRAM控制器IP地址及命令接口同步从对应缓存中读取数据，将所述SDRAM控制器IP规范的地址、写命令和写数据一并发送至SDRAM控制器IP模块。
5.根据权利要求4所述的基于FPGA的SDRAM控制系统，其特征在于，
所述地址及命令缓存、所述写数据缓存均为FIFO缓存。
6.根据权利要求3所述的基于FPGA的SDRAM控制系统，其特征在于，各个转换子模块还包括：RAM读数据转换单元和SDRAM控制器IP读数据接口；
所述SDRAM控制器IP模块将从SDRAM读取到的读数据发送给所述接口转换模块；
接口转换模块中对应的转换子模块通过所述SDRAM控制器IP读数据接口接收所述读数据，通过所述RAM读数据转换单元将接收到的SDRAM控制器IP规范的读数据转换为RAM接口规范的读数据，并将所述RAM接口规范的读数据通过RAM读写控制接口发送至RAM读写控制模块；
RAM读写控制模块接收RAM接口规范的读数据并输出。
7.根据权利要求1所述的基于FPGA的SDRAM控制系统，其特征在于，所述接口转换模块包括三个转换子模块，所述SDRAM控制器IP模块包括三个控制器IP子模块。
8.根据权利要求7所述的基于FPGA的SDRAM控制系统，其特征在于，所述三个控制器IP子模块分别为：Xilinx SDRAM控制器IP子模块、Altera SDRAM控制器IP子模块以及LatticeSDRAM控制器IP子模块；
所述三个转换子模块分别为：
用于实现RAM接口规范与Xilinx SDRAM控制器IP接口规范转换的第一转换子模块；
用于实现RAM接口规范与Altera SDRAM控制器IP接口规范转换的第二转换子模块；
以及，用于实现RAM接口规范与Lattice SDRAM控制器IP接口规范转换的第三转换子模块。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611168517.7A CN106649157B (zh) | 2016-12-16 | 2016-12-16 | 基于fpga的sdram控制系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611168517.7A CN106649157B (zh) | 2016-12-16 | 2016-12-16 | 基于fpga的sdram控制系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106649157A true CN106649157A (zh) | 2017-05-10 |
| CN106649157B CN106649157B (zh) | 2019-10-11 |
Family
ID=58823799
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201611168517.7A Active CN106649157B (zh) | 2016-12-16 | 2016-12-16 | 基于fpga的sdram控制系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106649157B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7237091B2 (en) * | 1997-12-17 | 2007-06-26 | Src Computers, Inc. | Multiprocessor computer architecture incorporating a plurality of memory algorithm processors in the memory subsystem |
| CN101213533A (zh) * | 2005-05-04 | 2008-07-02 | Nxp股份有限公司 | 存储器控制器、控制存储器存取的方法以及包括存储器控制器的系统 |
| CN102339261A (zh) * | 2011-09-16 | 2012-02-01 | 上海智翔信息科技股份有限公司 | 一种ddr2 sdram控制器 |
| CN105279116A (zh) * | 2015-10-08 | 2016-01-27 | 中国电子科技集团公司第四十一研究所 | 基于fpga的ddr控制器及控制方法 |
| CN105677594A (zh) * | 2016-01-20 | 2016-06-15 | 中国人民解放军国防科学技术大学 | Ddr3接口中的fpga设备的复位、读写校准方法及设备 |
| CN105868134A (zh) * | 2016-04-14 | 2016-08-17 | 烽火通信科技股份有限公司 | 高性能多口ddr控制器及其实现方法 |
-
2016
- 2016-12-16 CN CN201611168517.7A patent/CN106649157B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7237091B2 (en) * | 1997-12-17 | 2007-06-26 | Src Computers, Inc. | Multiprocessor computer architecture incorporating a plurality of memory algorithm processors in the memory subsystem |
| CN101213533A (zh) * | 2005-05-04 | 2008-07-02 | Nxp股份有限公司 | 存储器控制器、控制存储器存取的方法以及包括存储器控制器的系统 |
| CN102339261A (zh) * | 2011-09-16 | 2012-02-01 | 上海智翔信息科技股份有限公司 | 一种ddr2 sdram控制器 |
| CN105279116A (zh) * | 2015-10-08 | 2016-01-27 | 中国电子科技集团公司第四十一研究所 | 基于fpga的ddr控制器及控制方法 |
| CN105677594A (zh) * | 2016-01-20 | 2016-06-15 | 中国人民解放军国防科学技术大学 | Ddr3接口中的fpga设备的复位、读写校准方法及设备 |
| CN105868134A (zh) * | 2016-04-14 | 2016-08-17 | 烽火通信科技股份有限公司 | 高性能多口ddr控制器及其实现方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106649157B (zh) | 2019-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110569204B (zh) | 基于fpga和ddr3 sdram的可配置图像数据缓存系统 | |
| CN107577636A (zh) | 一种基于soc的axi总线接口数据传输系统及传输方法 | |
| CN201937742U (zh) | 一种高速图像采集系统 | |
| JP2019133662A5 (zh) | ||
| CN209842608U (zh) | 一种基于fpga fifo模块的ddr3存储器控制 | |
| CN116225990A (zh) | 基于fpga的多通道ddr读写仲裁装置 | |
| CN106776458B (zh) | 基于fpga和hpi的dsp间的通信装置及通信方法 | |
| CN106547483B (zh) | 一种通用高效的sdr sdram控制器及其工作方法 | |
| CN100517498C (zh) | 一种无读取延迟的先进先出存储器 | |
| CN108667628B (zh) | 一种接口转换装置和接口转换方法 | |
| CN203787060U (zh) | 一种具有多vga输出接口的显示屏测试装置 | |
| US20150356027A1 (en) | Circuits for and methods of enabling the access to data | |
| CN106649157B (zh) | 基于fpga的sdram控制系统 | |
| CN111966628B (zh) | 一种多核组合式大容量数据同步存储方法 | |
| CN209881907U (zh) | 一种基于fpga的图像采集设备 | |
| CN112100098B (zh) | Ddr控制系统及ddr存储系统 | |
| CN104156907A (zh) | 一种基于fpga的红外预处理存储系统及存储方法 | |
| CN103137092B (zh) | 仲裁方法、仲裁电路、lcd驱动电路和lcd驱动系统 | |
| Shi et al. | Dual-channel image acquisition system based on FPGA | |
| CN114168503A (zh) | 一种接口ip核控制方法、接口ip核、装置及介质 | |
| CN102902642B (zh) | 一种基于数据监听的fpga-dsp高速数据交换方法 | |
| CN103500564A (zh) | 图像显示控制装置、方法和图像显示系统 | |
| CN104679679A (zh) | 一种基于嵌入式的该分辨率图像处理系统 | |
| JP4114749B2 (ja) | メモリ制御装置および電子装置 | |
| Wang et al. | Design of DDR2 SDRAM controller for video post processing pipeline |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |