Nothing Special   »   [go: up one dir, main page]

CN106435660A - 自铜电镀覆浴液电镀覆光致抗蚀剂限定的特征的方法 - Google Patents

自铜电镀覆浴液电镀覆光致抗蚀剂限定的特征的方法 Download PDF

Info

Publication number
CN106435660A
CN106435660A CN201610617735.8A CN201610617735A CN106435660A CN 106435660 A CN106435660 A CN 106435660A CN 201610617735 A CN201610617735 A CN 201610617735A CN 106435660 A CN106435660 A CN 106435660A
Authority
CN
China
Prior art keywords
copper
post
electroplating
photoresist
feature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610617735.8A
Other languages
English (en)
Other versions
CN106435660B (zh
Inventor
M·托尔塞斯
Z·尼亚齐姆贝托瓦
Y·秦
J·沃尔特英克
J·狄茨维斯泽柯
E·爱丁顿
M·列斐伏尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dow Global Technologies LLC
Rohm and Haas Electronic Materials LLC
Original Assignee
Dow Global Technologies LLC
Rohm and Haas Electronic Materials LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dow Global Technologies LLC, Rohm and Haas Electronic Materials LLC filed Critical Dow Global Technologies LLC
Publication of CN106435660A publication Critical patent/CN106435660A/zh
Application granted granted Critical
Publication of CN106435660B publication Critical patent/CN106435660B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists
    • C—CHEMISTRY; METALLURGY
    • C07—ORGANIC CHEMISTRY
    • C07D—HETEROCYCLIC COMPOUNDS
    • C07D303/00—Compounds containing three-membered rings having one oxygen atom as the only ring hetero atom
    • C07D303/02—Compounds containing oxirane rings
    • C07D303/04—Compounds containing oxirane rings containing only hydrogen and carbon atoms in addition to the ring oxygen atoms
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/022—Electroplating of selected surface areas using masking means
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • G03F7/405—Treatment with inorganic or organometallic reagents after imagewise removal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/0347—Manufacturing methods using a lift-off mask
    • H01L2224/03472—Profile of the lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05012—Shape in top view
    • H01L2224/05015—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/11472—Profile of the lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Inorganic Chemistry (AREA)
  • Electroplating And Plating Baths Therefor (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

电镀覆方法能够镀覆具有基本上均匀形态的光致抗蚀剂限定的特征。所述电镀覆方法包括具有吡啶基烷基胺和双环氧化物的反应产物的铜电镀覆浴液以电镀覆所述光致抗蚀剂限定的特征。所述特征包括柱、接合垫和线空间特征。

Description

自铜电镀覆浴液电镀覆光致抗蚀剂限定的特征的方法
技术领域
本发明是有关一种自包括吡啶基烷基胺和双环氧化物的反应产物的铜电镀覆浴液电镀覆光致抗蚀剂限定的特征的方法。更确切地说，本发明是有关一种自包括吡啶基烷基胺和双环氧化物的反应产物的铜电镀覆浴液电镀覆光致抗蚀剂限定的特征的方法，其中所述光致抗蚀剂限定的特征具有基本上均匀的表面形态。
背景技术
光致抗蚀剂限定的特征包括铜柱和再分布层布线，如集成电路芯片和印刷电路板的接合垫和线空间特征。所述特征通过光刻方法形成，其中将光致抗蚀剂施加到衬底(如半导体晶片芯片，通常在封装技术中称为芯片块，或环氧树脂/玻璃印刷电路板)。通常，将光致抗蚀剂施加到衬底的表面，且将具有图案的掩模施加到光致抗蚀剂上。将具有掩模的衬底曝露于如UV光的辐射。典型地，将曝露于辐射的光致抗蚀剂部分显影掉或移除，使衬底的表面曝露。视掩模的特定图案而定，电路线或孔口的轮廓可用留在衬底上的未曝露的光致抗蚀剂形成，形成电路线图案或孔口的侧壁。衬底的表面包括使得衬底表面能够导电的金属晶种层或其它导电金属或金属合金材料。将具有图案化光致抗蚀剂的衬底接着浸没在金属电镀覆浴液(典型地，铜电镀覆浴液)中，且将金属电镀覆在电路线图案或孔口中，以形成特征，如柱、接合垫或电路线，即，线空间特征。当电镀覆完成时，用剥离溶液将光致抗蚀剂的其余部分自衬底剥离，且进一步处理具有光致抗蚀剂限定的特征的衬底。
柱(如铜柱)典型地用焊料盖住以实现镀覆柱的半导体芯片与衬底之间的粘合以及电导。所述安排见于先进封装技术。归因于改进的输入/输出(I/O)密度，与单独焊料凸起相比，焊料覆盖的铜柱结构在先进封装应用中为快速生长段。具有不可回焊铜柱和可回焊焊料帽的铜柱凸块具有以下优点：(1)铜具有低电阻和高电流密度能力；(2)铜的导热率提供超过三倍的焊料凸块导热率；(3)可改进可能引起可靠性问题的传统BGA CTE(球栅阵列热膨胀系数)错配问题；以及(4)铜柱在回焊期间不塌陷，允许极细间距且不损害托脚高度。
在所有铜柱凸块制造方法中，电镀覆到目前为止为商业上最可行的方法。在实际工业生产中，考虑到成本和工艺条件，电镀覆提供大规模生产率，且在形成铜柱之后不存在用以改变铜柱表面形态的抛光或腐蚀工艺。因此，尤其重要的是通过电镀覆获得平滑表面形态。用于电镀覆铜柱的理想铜电镀覆化学物质和方法在用焊料回焊之后产生具有优异均匀性的沉积物、平坦柱形状和无空隙金属间界面，且能够以高沉积速率镀覆以实现高晶片产量。然而，所述镀覆化学物质和方法的发展为行业的难题，因为一种属性的改进典型地会以另一种属性为代价。基于铜柱的结构已被各种制造商用于消费型产品，如智能电话和PC。随着晶片级处理(WLP)持续演变且采用铜柱技术，会有对于可制造可靠铜柱结构的具有先进能力的铜镀覆浴液和方法的不断增加的需求。
类似形态问题还在金属电镀覆再分布层布线的情况下遇到。接合垫和线空间特征的形态缺陷还损害先进封装物件的性能。因此，对提供其中特征具有基本上均匀表面形态的铜光致抗蚀剂限定的特征的铜电镀覆方法和化学物质存在需求。
发明内容
本发明是有关一种用于电镀覆光致抗蚀剂限定的特征的方法，其包括：a)提供包括光致抗蚀剂层的衬底，其中所述光致抗蚀剂层包括多个孔口；b)提供铜电镀覆浴液，所述铜电镀覆浴液包括一种或多种吡啶基烷基胺和一种或多种双环氧化物的一种或多种反应产物；电解质；一种或多种加速剂；以及一种或多种抑制剂；c)将包括具有所述多个孔口的所述光致抗蚀剂层的所述衬底浸没在所述铜电镀覆浴液中；以及d)在所述多个孔口中电镀覆多个铜光致抗蚀剂限定的特征，所述多个光致抗蚀剂限定的特征包括-5％到+12％的平均TIR％。
铜电镀覆浴液包括一种或多种吡啶基烷基胺和一种或多种双环氧化物的反应产物、电解质、一种或多种铜离子来源、一种或多种加速剂和一种或多种抑制剂，量足以电镀覆具有-5％到+12％的平均TIR％的铜光致抗蚀剂限定的特征。
本发明还有关一种光致抗蚀剂限定的特征在衬底上的阵列，其包含-5％到+12％的平均TIR％和5％到14％的WID％。
所述电镀覆方法和浴液提供具有基本上均匀形态且基本上不含结节的光致抗蚀剂限定的特征。所述柱和接合垫具有基本上平坦的轮廓。所述铜电镀覆浴液和方法能够实现平均TIR％以实现所期望的形态。
附图说明
图1为自含有2-(2-氨基乙基)吡啶和1,4-丁二醇二缩水甘油醚的反应产物的铜电镀覆浴液电镀覆的在300X下的铜柱的SEM。
图2为自含有2-(2-氨基乙基)吡啶和1,2,7,8-二环氧基辛烷的反应产物的铜电镀覆浴液电镀覆的在300X下的铜柱的SEM。
图3为自含有作为2-甲基喹啉-4-胺、2-(2-氨基乙基)吡啶和1,4-丁二醇二缩水甘油醚的反应产物的常规调平剂化合物的铜电镀覆浴液电镀覆的在300X下的铜柱的SEM。
具体实施方式
除非上下文另作明确指示，否则如在整个本说明书中所使用的以下缩写应具有以下含义：A＝安培；A/dm2＝安培/平方分米＝ASD；℃＝摄氏度；UV＝紫外辐射；g＝克；ppm＝百万分率＝mg/L；L＝升，μm＝微米(micron)＝微米(micrometer)；mm＝毫米；cm＝厘米；DI＝去离子；mL＝毫升；mol＝摩尔；mmol＝毫摩尔；Mw＝重量平均分子量；Mn＝数量平均分子量；SEM＝扫描电子显微镜；FIB＝聚焦离子束；WID＝芯片块内；TIR＝总指示偏差量＝总指示器读数＝全指示器移动＝FIM；RDL＝再分布层；以及Avg.＝平均值。
如在整个本说明书中所使用的，术语“镀覆”是指金属电镀覆。“沉积”和“镀覆”在整个本说明书中可互换使用。“加速剂”是指有机添加剂，其增加电镀覆浴液的镀覆速率。“抑制剂”是指在电镀覆期间抑制金属镀覆速率的有机添加剂。术语“阵列”意指有序的安排。术语“部分”意指可以包括整个官能团或官能团的一部分作为子结构的分子或聚合物的一部分。术语“部分”和“基团”在整个本说明书中可互换使用。术语“孔口”意指开口、洞或间隙。术语“形态”意指物件的形式、形状和结构。术语“总指示器偏差量”或“总指示器读数”为对零件的平面、圆柱形或波状表面的最大与最小测量值(即，指示器的读数)之间的差值，展示其与其它圆柱形特征或类似条件的来自平坦度、圆度(圆形度)、圆柱度、同心度的偏差量。术语“轮廓测定法”意指技术在测量和剖析物体中的用途或激光或白光计算机产生的投影执行三维目标的表面测量的用途。术语“间距”意指衬底上的特征彼此位置的频率。术语“标准化”意指用以获得相对于尺寸变量的值的重新按比例调整，如呈TIR％形式的比率。术语“平均值”意指表示参数的中心或典型值的数值。术语“参数”意指形成定义系统或设定其操作条件的组中的一个的数值或其它可测量因数。冠词“一个(种)”是指单数和复数。
所有数值范围均为包括性的并且可按任何次序组合，但显然这类数值范围限制于总计100％。
本发明的用于电镀覆铜光致抗蚀剂限定的特征的方法和浴液能够实现具有平均TIR％的光致抗蚀剂限定的特征的阵列，使得所述特征具有基本上平滑、不含结节且在柱、接合垫和线空间特征方面具有基本上平坦轮廓的形态。本发明的光致抗蚀剂限定的特征用剩余在衬底上的光致抗蚀剂电镀覆且延伸超出衬底的平面。此与典型地不使用光致抗蚀剂来界定延伸超出衬底平面但嵌花到衬底中的特征的双重镶嵌和印刷电路板镀覆形成对比。光致抗蚀剂限定的特征与镶嵌和印刷电路板特征之间的重要差异在于：相对于镶嵌和印刷电路板，包括侧壁的镀覆表面均导电。双重镶嵌和印刷电路板镀覆浴液具有提供自下向上或超保形填充的浴液调配物，且特征的底部与特征的顶部相比镀覆较快。在光致抗蚀剂限定的特征中，侧壁为不导电的光致抗蚀剂，且镀覆仅在具有导电晶种层的特征底部处进行，且以保形或相同镀覆速度各处沉积形式进行。
虽然本发明基本上关于电镀覆具有圆形形态的铜柱的方法，但本发明还适用于其它光致抗蚀剂限定的特征，如接合垫和线空间特征。通常，除圆形或圆柱形之外，特征的形状可例如为长方形、八边形和矩形。本发明的方法优选地用于电镀覆铜圆柱形柱。
铜电镀覆方法提供铜光致抗蚀剂限定的特征(如铜柱)的阵列，且平均TIR％为-5％到+12％，优选地为-3％到+10％。
通常，衬底上的光致抗蚀剂限定的特征阵列的平均TIR％涉及测定单一衬底上来自特征阵列的个别特征的TIR％且求其平均值。典型地，平均TIR％通过测定衬底上低密度或较大间距的区域的个别特征的TIR％和高密度或较小间距的区域的个别特征的TIR％且求所述值的平均值来测定。通过测量多种个别特征的TIR％，平均TIR％变成整个衬底的代表。
TIR％可利用以下等式测定：
TIR％＝[高度中心-高度边缘]/高度max×100
其中高度中心为柱的如沿着其中轴线测量的高度，且高度边缘为柱的如沿着其边缘在边缘上最高点处测量的高度。高度max为柱底部到其顶部上最高点的高度。高度max为标准化因数。
个别特征TIR可利用以下等式测定：
TIR＝高度中心-高度边缘，
其中高度中心和高度边缘如上文所定义。
此外，铜电镀覆方法和浴液可提供具有5％到14％、优选地5％到9％的WID％的铜光致抗蚀剂限定的特征的阵列。WID％或芯片块内可利用以下等式测定：
WID％＝1/2×[(高度max-高度min)/高度avg]×100
其中高度max为电镀覆在衬底上的柱阵列的最高柱的高度，如在所述柱的最高部分所测量。高度min为电镀覆在衬底上的柱阵列的最短柱的高度，如在所述柱的最高部分所测量。高度avg为电镀覆在衬底上的所有柱的平均高度。
最优选地，本发明的方法在衬底上提供光致抗蚀剂限定的特征阵列，其中平均TIR％与WID％之间存在平衡，使得平均TIR％在-5％到+12％范围内，且WID％在5％到14％范围内，具有如上文所公开的优选范围。
用于测定TIR、TIR％和WID％的柱的参数可使用光学轮廓测定法，如用白光LEICADCM 3D或类似设备测量。如柱高度和间距的参数可使用此类装置测量。
通常，自铜电镀覆浴液电镀覆的铜柱可具有3:1到1:1或如2:1到1:1的纵横比。RDL类型结构可具有大到1:20(高度:宽度)的纵横比。
衬底包括(但不限于)半导体晶片或芯片块，来自环氧树脂模制化合物(EMC)和有机层压板的重建的晶片。
优选地，吡啶基烷基胺包括具有下式的化合物：
其中R1、R2、R3、R4和R5独立地选自氢、(C1-C6)烷基、(C1-C6)烷基(C6-C10)芳基、-NR6R7和R8-NR6R7，其限制条件为R1、R2、R3、R4和R5中的至少一个为R8-NR6R7；R8为(C1-C10)烃基；R6和R7独立地选自氢、(C1-C6)烷基、(C6-C10)芳基、(C1-C6)烷基(C6-C10)芳基。优选地，R1为R8-NR6R7，R8为(C1-C3)烃基，且R6和R7独立地选自氢、(C1-C3)烷基和(C1-C3)烷基(C6-C10)芳基。更优选地，R1为R8-NR6R7，R8为(C1-C3)烃基，R6和R7独立地选自氢、(C1-C3)烷基和(C1-C3)烷基苯基，且R2-R5独立地选自氢和(C1-C6)烷基。甚至更优选地，R1为R8-NR6R7，R8为(C1-C3)烃基，R6和R7独立地选自氢、(C1-C2)烷基和(C1-C2)烷基苯基，且R2-R5为氢。最优选地，R1为R8-NR6R7，R8为乙基，R6和R7独立地选自氢和甲基，且R2-R5为氢。前述化合物的实例为2-(2-氨基乙基)吡啶、2-(2-甲氨基乙基)吡啶和2-苯甲基氨基吡啶。
优选地，双环氧化物化合物包括具有下式的化合物：
其中R9和R10独立地选自氢和(C1-C4)烷基，A＝O((CR11R12)mO)n或(CH2)y，每一R11和R12独立地选自氢、甲基或羟基，m＝1-6，n＝1-20且y＝0-6。R9和R10优选地独立地选自氢和(C1-C2)烷基。更优选地，R9和R10均为氢。优选的是，m＝2-4。优选地，n＝1-10，更优选地，n＝1。优选地，y＝0-4，且更优选地1-4。当A＝(CH2)y且y＝0时，则A为化学键。
其中A＝O((CR11R12)mO)n的双环氧化物具有式：
其中R9、R10、R11、R12、m和n如上文所定义。优选地，R9和R10为氢。优选地，R11和R12可相同或不同且选自氢、甲基和羟基。更优选地，R11为氢，且R12为氢或羟基，且当R12为羟基且m为2-4时，优选的是，R12中的仅一者为羟基，且余者为氢。优选地，m为2-4的整数，且n为1-2的整数。更优选地，m为3-4且n为1。当m＝4且n＝1时，优选的是，R11和R12为氢。
式(II)化合物包括(但不限于)1,4-丁二醇二缩水甘油醚、乙二醇二缩水甘油醚、二(乙二醇)二缩水甘油醚、1,2,7,8-二环氧基辛烷、1,2,5,6-二环氧基己烷、1,2,7,8-二环氧基辛烷、1,3-丁二醇二缩水甘油醚、丙三醇二缩水甘油醚、新戊二醇二缩水甘油醚、丙二醇二缩水甘油醚、二(丙二醇)二缩水甘油醚、聚(乙二醇)二缩水甘油醚化合物和聚(丙二醇)二缩水甘油醚化合物。
特异于式(III)的化合物包括(但不限于)1,4-丁二醇二缩水甘油醚、乙二醇二缩水甘油醚、二(乙二醇)二缩水甘油醚、1,3-丁二醇二缩水甘油醚、丙三醇二缩水甘油醚、新戊二醇二缩水甘油醚、丙二醇二缩水甘油醚、二(丙二醇)二缩水甘油醚、聚(乙二醇)二缩水甘油醚化合物和聚(丙二醇)二缩水甘油醚化合物。
其它优选的双环氧化物包括具有环碳部分的双环氧化物，如具有六碳环部分的双环氧化物。所述双环氧化物包括(但不限于)1,4-环己烷二甲醇二缩水甘油醚和间苯二酚二缩水甘油醚。
反应产物或本发明可利用所属领域中已知的各种方法制备。典型地，将一种或多种吡啶基烷基胺化合物溶解在DI水中，且加热到70℃-80℃，且随后逐滴添加一种或多种双环氧化物。加热浴液的温度接着增加到约90℃。在搅拌下加热2-4小时。加热浴液的温度接着在搅拌下降低到室温后再持续4-8小时。每个组分的量可变化，但通常添加足够量的每种反应物，以得到其中来自吡啶基烷基胺的部分与来自双环氧化物的部分的摩尔比在1:3到3:1范围内、优选地为1:2到2:1且最优选地为0.8:1到1:0.8的产物。
适合的铜离子来源为铜盐且包括(但不限于)：硫酸铜；卤化铜，如氯化铜；乙酸铜；硝酸铜；四氟硼酸铜；烷基磺酸铜；芳基磺酸铜；氨基磺酸铜；过氯酸铜和葡糖酸铜。示例性烷烃磺酸铜包括(C1-C6)烷磺酸铜，且更优选地为(C1-C3)烷磺酸铜。优选的烷烃磺酸铜为甲烷磺酸铜、乙烷磺酸铜和丙烷磺酸铜。示例性芳基磺酸铜包括(但不限于)苯磺酸铜和对甲苯磺酸铜。可使用铜离子来源混合物。可向本发明电镀覆浴液中添加除铜离子以外的金属离子的一种或多种盐。优选地，铜盐的存在量足以提供30到60g/L镀覆溶液的铜离子的量。更优选地，铜离子的量为40到50g/L。
适用于本发明的电解质可为碱性或酸性的。优选地，电解质为酸性的。优选地，电解质的pH≤2。适合的酸性电解质包括(但不限于)硫酸、乙酸、氟硼酸、烷磺酸(如甲烷磺酸、乙烷磺酸、丙烷磺酸和三氟甲烷磺酸)、芳基磺酸(如苯磺酸、对甲苯磺酸)、氨基磺酸、盐酸、氢溴酸、过氯酸、硝酸、铬酸和磷酸。酸的混合物可有利地用于本发明的金属镀覆浴液。优选的酸包括硫酸、甲烷磺酸、乙烷磺酸、丙烷磺酸、盐酸和其混合物。酸的存在量可以在1到400g/L范围内。电解质一般可购自多种来源并且可以无需进一步纯化即使用。
所述电解质可任选地含有卤离子来源。典型地使用氯离子或溴离子。示例性氯离子来源包括氯化铜、氯化锡、氯化钠、氯化钾和盐酸。溴化物离子来源的实例包括溴化钠、溴化钾和氢溴酸。广泛范围的卤离子浓度可以用于本发明。典型地，卤离子浓度以镀覆浴液计在0到100ppm范围内，优选地为50ppm到80ppm。此类卤离子来源一般是市售的并且可以无需进一步纯化即使用。
镀覆组合物典型地含有加速剂。任何加速剂(也称为增亮剂)均适用于本发明。所述加速剂为所属领域的技术人员所熟知。加速剂包括(但不限于)N,N-二甲基-二硫基氨基甲酸-(3-磺丙基)酯；3-巯基-丙基磺酸-(3-磺丙基)酯；3-巯基-丙基磺酸钠盐；碳酸二硫基-O-乙酯-S-酯与3-巯基-1-丙烷磺酸钾盐；双磺丙基二硫化物；双-(钠磺丙基)-二硫化物；3-(苯并噻唑基-S-硫基)丙基磺酸钠盐；吡啶鎓丙基磺基甜菜碱；1-钠-3-巯基丙烷-1-磺酸酯；N,N-二甲基-二硫基氨基甲酸-(3-磺乙基)酯；丙基磺酸3-巯基-乙基-(3-磺乙基)酯；3-巯基-乙基磺酸钠盐；碳酸-二硫基-O-乙酯-S-酯与3-巯基-1-乙烷磺酸钾盐；双磺乙基二硫化物；3-(苯并噻唑基-S-硫基)乙基磺酸钠盐；吡啶鎓乙基磺基甜菜碱；和1-钠-3-巯基乙烷-1-磺酸酯。加速剂可以多种量使用。通常，加速剂以在0.1ppm到1000ppm范围内、优选地1ppm到50ppm且更优选地5ppm到20ppm的量使用。
能够抑制金属镀覆速率的任何化合物均可用作本发明电镀覆组合物中的抑制剂。适合的抑制剂包括(但不限于)聚丙二醇共聚物和聚乙二醇共聚物，包括环氧乙烷-环氧丙烷(“EO/PO”)共聚物和丁醇-环氧乙烷-环氧丙烷共聚物。抑制剂的重量平均分子量可在800-15000范围内，优选地在1000-15,000范围内。当使用所述抑制剂时，其存在量以组合物的重量计优选地在0.5g/L到15g/L范围内，且更优选地为1g/L到5g/L。本发明的调平剂还可具有能够充当抑制剂的功能。
通常，反应产物的数量平均分子量(Mn)为200到100,000，典型地为300到50,000，优选地为500到30,000，不过可使用具有其它Mn值的反应产物。所述反应产物的重量平均分子量(Mw)值可在1000到50,000范围内，典型地为5000到30,000，不过可使用其它Mw值。
用于镀覆光致抗蚀剂限定的特征(优选地铜柱)的铜电镀覆浴液中所使用的反应产物的量以镀覆浴液的总重量计可在0.25ppm到20ppm范围内，优选地为0.25ppm到10ppm，更优选地为0.25ppm到5ppm。
电镀覆组合物可通过将组分按任何次序组合来制备。优选的是，首先向浴液容器中添加无机组分，如金属离子来源、水、电解质和任选的卤离子来源，接着添加有机组分，如反应产物、加速剂、抑制剂和任何其它有机组分。
铜电镀覆浴液可任选地含有常规调平剂，其限制条件为所述调平剂基本上并不损害铜柱的结构和功能。所述调平剂可包括Step等人的美国专利第6,610,192号、Wang等人的美国专利第7,128,822号、Hayashi等人的美国专利第7,374,652号和Hagiwara等人的美国专利第6,800,188号中所公开的调平剂。然而，优选的是，将所述调平剂自浴液排除。
典型地，可在10℃到65℃或更高的任何温度下使用镀覆组合物。优选地，镀覆组合物的温度为15℃到50℃且更优选地为20℃到40℃。
一般来说，在使用期间搅动铜电镀覆浴液。可使用任何适合的搅动方法且所述方法为所属领域中众所周知的。适合的搅动方法包括(但不限于)空气喷射、工件搅动和冲击。
典型地，通过使衬底与镀覆浴液接触来电镀覆衬底。衬底典型地充当阴极。镀覆浴液含有阳极，其可为可溶的或不溶的。向电极施加电势。电流密度可在0.25ASD到40ASD范围内，优选地为1ASD到20ASD，更优选地为4ASD到18ASD。
虽然本发明的方法可以用于电镀覆光致抗蚀剂限定的特征，如柱、接合垫和线空间特征，但所述方法在镀覆作为本发明的优选特征的铜柱的情形下描述。典型地，铜柱可通过首先在如半导体芯片或芯片块的衬底上沉积导电晶种层来形成。衬底接着用光致抗蚀剂材料涂布且成像，以使光致抗蚀剂层选择性曝露于如UV辐射的辐射。光致抗蚀剂层可利用所属领域中已知的常规方法施加到半导体芯片表面。光致抗蚀剂层的厚度可视特征的高度而变化。典型地，厚度在1μm到250μm范围内。将经图案化掩模施加到光致抗蚀剂层的表面。光致抗蚀剂层可正型或负型光致抗蚀剂。当光致抗蚀剂为正型时，曝露于辐射的光致抗蚀剂部分用如碱性显影剂的显影剂移除。多个孔口的图案形成于表面上，其一直向下到达衬底或芯片块上的晶种层。柱的间距可在20μm到400μm范围内。优选地，间距可在40μm到250μm范围内。孔口的直径可视特征的直径而变化。孔口的直径可在2μm到200μm范围内，典型地为10μm到75μm。整个结构接着可置放在含有本发明的一种或多种反应产物的铜电镀覆浴液中。进行电镀覆以用具有基本上平坦的顶部的铜柱填充每一孔口的至少一部分。电镀覆为垂直填充且无水平镀覆或超填充。具有铜柱的整个结构接着转移到含有焊料(如锡焊料或锡合金焊料，如锡/银或锡/铅合金)的浴液中，且将焊料凸块电镀覆在每一铜柱的基本上平坦的表面上以填充孔口部分。其余光致抗蚀剂利用所属领域中已知的常规手段移除，在芯片块上留下具有焊料凸块的铜柱阵列。经由所属领域中熟知的蚀刻方法移除不由柱覆盖的其余晶种层。具有焊料凸块的铜柱经置放与衬底(如印刷电路板、另一晶片或芯片块或可由有机层压物、硅或玻璃制成的插入件)的金属触点接触。焊料凸块利用所属领域中已知的常规方法加热，以回焊焊料且将铜柱连接到衬底的金属触点上。可使用用于回焊焊料凸块的常规回焊方法。回焊炉的实例为来自Sikiama International,Inc的FALCON 8500工具，其包括5个加热区和2个冷却区。回焊循环可在1-5个范围内。铜柱以物理方式且以电气方式接触衬底的金属触点。接着可注射底胶材料以填充芯片块、柱与衬底之间的空间。可使用所属领域中众所周知的常规底胶。
图1和2为具有圆柱形形态的具有用于电镀覆焊料凸块的基底、侧面和基本上平坦顶部的本发明的铜柱的SEM。在回焊期间，将焊料熔融以获得平滑表面。如果柱在回焊期间过于隆起，那么焊料可能熔融且自柱的侧边流走，且在柱的顶部上无足够焊料用于后续接合步骤。如果柱过于中凹，如图3中所示，那么用于电镀覆柱的自铜浴液留下的材料可滞留在中凹的顶部中且污染焊料浴液，由此缩短焊料浴液的寿命。
为了在柱的电镀覆期间提供铜柱与半导体芯片块之间的金属接点和粘合，典型地由如钛、钛-钨或铬材料构成的凸起下金属化层利用所属领域中已知的常规方法沉积在芯片块上。或者，金属晶种层(如铜晶种层)可沉积在半导体芯片块上以提供铜柱与半导体芯片块之间的金属接点。在自芯片块移除光致抗蚀剂层之后，移除凸起下金属化层或晶种层的所有部分，除了在柱下面的部分。所属领域中已知的常规方法可以用于移除晶种层。
虽然铜柱的高度可变化，但典型地，其高度范围为1μm到200μm，优选地为5μm到50μm，更优选地为15μm到50μm且甚至更优选地为15μm到40μm。铜柱的直径也可变化。典型地，铜柱的直径为2μm到200μm，优选地为10μm到75μm，更优选地为20μm到25μm。
所述铜电镀覆方法和浴液提供具有基本上均匀形态且基本上不含结节的铜光致抗蚀剂限定的特征。所述铜柱和接合垫具有基本上平坦的轮廓。所述铜电镀覆浴液和方法能够实现平均TIR％以实现所期望的形态以及平均TIR％与WID％之间的平衡。
以下实例意欲进一步说明本发明但并不意图限制其范围。
实例1
在装备有冷凝器和温度计的125mL圆底三颈烧瓶中，添加100mmol 2-(2-氨基乙基)吡啶和20mL DI水。将混合物加热到80℃，随后逐滴添加100mmol 1,4-丁二醇二缩水甘油醚。使用设定为90℃的油浴将所得混合物加热约4小时，并且接着在室温下再搅拌4小时。反应产物(反应产物1)溶液不经进一步纯化即使用。
实例2
在装备有冷凝器和温度计的125mL圆底三颈烧瓶中，添加100mmol 2-(2-甲氨基乙基)吡啶和20mL DI水。将混合物加热到80℃，随后逐滴添加100mmol 1,4-丁二醇二缩水甘油醚。使用设定为90℃的油浴将所得混合物加热约4小时，并且接着在室温下再搅拌4小时。反应产物用水稀释，转移到储存容器中且不经进一步纯化即使用。
实例3
在装备有冷凝器和温度计的125mL圆底三颈烧瓶中，将90mmol 2-苯甲基氨基吡啶、10mmol 2-(2-氨基乙基)吡啶添加到20mL DI水和6ml 50％硫酸的混合物中。将所得混合物加热到80℃，随后逐滴添加100mmol 1,4-丁二醇二缩水甘油醚。使用设定为90℃的油浴将反应混合物加热约4小时，并且接着在室温下再搅拌4小时。反应产物(反应产物3)溶液不经进一步纯化即使用。
实例4
在装备有冷凝器和温度计的125mL圆底三颈烧瓶中，添加100mmol 2-(2-氨基乙基)吡啶和20mL DI水。将混合物加热到70℃，随后逐滴添加80mmol 1,2,7,8-二环氧基辛烷。使用设定为80℃的油浴将所得混合物加热约4小时，并且接着在室温下再搅拌4小时。反应产物(反应产物4)使用酸化水稀释且不经进一步纯化即使用。
实例5
水性酸铜电镀覆浴液通过将来自五水合硫酸铜的40g/L铜离子、140g/L硫酸、50ppm氯离子、5ppm加速剂和2g/L抑制剂组合来制备。加速剂为双(钠-磺丙基)二硫化物。抑制剂为具有约1,000的重量平均分子量和末端羟基的EO/PO共聚物。电镀覆浴液还含有1ppm来自实例1的反应产物1。浴液的pH小于1。
将具有图案化光致抗蚀剂50μm厚和多个孔口的300mm硅晶片区段(可购自IMAT,Inc.，华盛顿州温哥华(Vancouver,WA))浸没在铜电镀覆浴液中。阳极为可溶铜电极。将晶片和阳极连接于整流器，且将铜柱电镀覆在孔口底部处的曝露晶种层上。孔口直径为50μm。在镀覆期间的电流密度为9ASD，且铜电镀覆浴液的温度在25℃下。在电镀覆之后，其余光致抗蚀剂接着用可从陶氏化学公司(the Dow Chemical Company)购得的BPR photostripper碱溶液剥离，在晶片上留下铜柱阵列。接着分析铜柱的形态。柱的高度和TIR使用光学白光LEICA DCM 3D显微镜测量。TIR％由以下等式测定：
TIR％＝[高度中心-高度边缘]/高度max×100，
TIR＝高度中心-高度边缘
还测定八个柱的平均TIR％，如表中所示。
表1
柱编号 间距(μm) 柱高度max(μm) 柱TIR(μm) TIR％
1 100 32.1 1.2 3.7
2 100 29.9 1.7 5.7
3 100 30.0 2.5 8.3
4 100 30.6 2.7 8.8
5 100 32.1 2.9 9.0
6 250 34.8 2.7 7.6
7 250 35.1 3.0 8.5
8 250 34.3 3.4 9.9
平均值 --------------- 32.4 2.5 7.7％
柱阵列的WID％用光学白光LEICA DCM 3D显微镜和以下等式测定：
WID％＝1/2×[(高度max-高度min)/高度avg]×100
WID％为7.9％且平均TIR％为7.7％。柱表面均呈现出平滑且不含结节。包括反应产物1的铜电镀覆浴液镀覆良好铜柱。图1为镀覆在晶种层上且用光学显微镜分析的柱中的一个的300X AMRAY SEM图像。柱的表面形态为平滑的，且柱具有基本上平坦的表面。柱的估算的TIR％为约0-5％。
实例6
将具有图案化光致抗蚀剂50μm厚和多个孔口的硅晶片区段(可购自IMAT,Inc.，华盛顿州温哥华)浸没在实例5的铜电镀覆浴液中。阳极为可溶铜电极。将晶片和阳极连接于整流器，且将铜柱电镀覆在孔口底部处的曝露晶种层上。在镀覆期间的电流密度为9ASD，且铜电镀覆浴液的温度在室温下。
在晶片用铜柱镀覆之后，铜柱的顶部接着用锡/银焊料使用SOLDERONTM BP TS6000锡/银电镀覆溶液(可从陶氏化学公司购得，密歇根州米德兰(Midland,MI))电镀覆。焊料电镀覆到光致抗蚀剂在每一孔口中的程度。光致抗蚀剂接着使用碱性剥离剂剥离。硅晶片接着使用来自Sikama International,Inc.的具有5个加热区和2个冷却区的Falcon 8500工具回焊，使用140/190/230/230/260℃的温度，停留时间为30秒，且传送带速率为100厘米/分钟，且氮气流动速率为40立方英尺/小时(大约1.13立方米/小时)。ALPA 100-40焊剂(Cookson Electronics,美国新泽西州泽西市(Jersey City,N.J.,U.S.A))为回焊中使用的焊剂。进行一个回焊循环。在回焊之后，八个柱使用FIB-SEM取其截面，且检查铜柱与焊料之间的界面的空隙。在焊料与铜柱之间的界面处观察到无空隙。
实例7
重复如实例5中所述的铜柱镀覆方法，除了硅晶片具有图案化光致抗蚀剂40μm厚和直径为20μm的多个孔口(可购自IMAT,Inc.，华盛顿州温哥华)。反应产物1以10ppm的量包括于铜电镀覆浴液中且镀覆在4.5ASD下进行。分析八个铜柱的形态。
表2
柱编号 间距(μm) 柱高度max(μm) 柱TIR(μm) TIR％
1 100 17.8 1.9 10.7
2 100 16.8 2.2 13.0
3 100 16.5 1.9 11.5
4 100 16.5 1.8 10.9
5 100 17.5 2.0 11.4
6 250 18.2 2.1 11.5
7 250 18.3 2.1 11.5
8 250 17.7 2.1 11.9
平均值 --------------- 17.4 2.0 11.6％
柱阵列的WID％为5％且平均TIR％为11.6％。柱表面呈现出平滑且不含结节。柱有轻微隆起但适用于接收焊料凸块。
实例8
重复如实例5中所述的铜柱镀覆方法，除了反应产物1以10ppm的量包括于铜电镀覆浴液中。分析八个柱的形态。
表3
WID％为7.1％且平均TIR％为7.1％。柱表面呈现出平滑且不含结节。柱具有足够平坦的顶部以用于接收焊料凸块。
实例9
重复如实例5中所述的铜柱镀覆方法，除了反应产物1以0.25ppm的量包括于铜电镀覆浴液中，铜电镀覆浴液在30℃的温度下，且铜镀覆在14ASD的电流密度下进行。以下表4公开获自300mm硅晶片区段的分析的数据。
表4
柱编号 间距(μm) 柱高度max(μm) 柱TIR(μm) TIR％
1 100 30.2 -0.6 -2.0
2 100 27.8 -0.5 -1.8
3 100 27.2 -0.5 -1.8
4 100 27.2 -0.3 -1.1
5 100 29.6 -0.7 -2.4
6 250 34.5 -1.9 -5.5
7 250 33.5 -1.6 -4.8
8 250 31.0 -0.9 -2.9
平均值 --------------- 30.1 -0.9 -2.8％
WID％测定为12.2％且平均TIR％为-2.8％。柱形态呈现出平滑且不含结节。
实例10
重复如实例5中所述的铜柱镀覆方法，除了硅晶片具有图案化光致抗蚀剂40μm厚和直径为20μm的多个孔口(可购自IMAT,Inc.，华盛顿州温哥华)。反应产物2以1ppm的量包括于铜电镀覆浴液中且镀覆在4.5ASD下进行。分析八个铜柱的形态。
表5
柱编号 间距(μm) 柱高度max(μm) 柱TIR(μm) TIR％
1 100 17.0 1.8 10.6
2 100 15.8 1.8 11.4
3 100 15.5 1.9 12.3
4 100 15.8 1.8 11.4
5 100 17.3 1.7 9.8
6 250 18.9 1.6 8.5
7 250 18.7 1.8 9.6
8 250 17.4 1.7 9.8
平均值 --------------- 17.1 1.8 10.4％
WID％为9％且平均TIR％为10.4％。柱表面呈现出平滑且不含结节。柱轻微隆起但其顶部足够平坦以用于接收焊料。
实例11
重复如实例5中所述的铜柱镀覆方法，除了硅晶片具有图案化光致抗蚀剂50μm厚和直径为50μm的多个孔口(可购自IMAT,Inc.，华盛顿州温哥华)，且反应产物3代替反应产物1包括于浴液中。反应产物3以10ppm的量包括于铜电镀覆浴液中且镀覆在9ASD下进行。分析八个铜柱的形态。
表6
柱编号 间距(μm) 柱高度max(μm) 柱TIR(μm) TIR％
1 100 31.9 2.8 8.8
2 100 30.4 3.2 10.5
3 100 30.2 3.0 9.9
4 100 30.6 2.7 8.8
5 100 32.5 1.8 5.5
6 250 35.5 1.6 4.5
7 250 34.1 1.8 5.3
8 250 33.2 2.0 6.0
平均值 --------------- 32.3 2.7 7.4％
WID％为8.3％且平均TIR％为7.4％。柱表面呈现出平滑且不含结节。柱的顶部足够平坦以用于接收焊料凸块。
实例12
重复实例6的方法，除了铜电镀覆浴液中的反应产物为上述实例3的反应产物3。铜柱的顶部用SOLDERONTM BP TS6000锡/银电镀覆溶液镀覆，且接着如实例6中所述回焊。在回焊之后，八个铜柱使用FIB-SEM取其截面，且检查铜柱与焊料之间的界面的空隙。在焊料与铜柱之间的界面处观察到无空隙。
实例13
重复如实例5中所述的铜柱镀覆方法，除了反应产物4代替反应产物1包括于浴液中，且铜镀覆在14ASD下进行。反应产物4以1ppm的量添加到铜浴液中。分析八个柱的形态。
表7
WID％为14.2％且平均TIR％为-5.3％。柱表面呈现出平滑且不含结节。尽管柱有极轻微凹陷，但顶部整体为基本上平坦的。图2为电镀覆柱中的一个的SEM。
实例14
重复实例6的方法，除了铜电镀覆浴液中的反应产物为上述实例4的反应产物4，且铜电镀覆在14ASD下进行。铜柱的顶部用SOLDERONTM BP TS6000锡/银电镀覆溶液镀覆，且接着如实例6中所述回焊。在回焊之后，八个铜柱使用FIB-SEM取其截面，且检查铜柱与焊料之间的界面的空隙。在焊料与铜柱之间的界面处观察到无空隙。
实例15(比较)
重复如实例5中所述的铜柱镀覆方法，除了硅晶片具有图案化光致抗蚀剂40μm厚和直径为20μm的多个孔口(可购自IMAT,Inc.，华盛顿州温哥华)，且无反应产物包括于铜浴液中。铜电镀覆浴液具有以下组分：40g/L来自五水合硫酸铜的铜离子、140g/L硫酸、50ppm氯离子、5ppm双(钠-磺丙基)二硫化物和具有约1,000的重量平均分子量的具有末端羟基的2g/L EO/PO共聚物抑制剂。浴液的pH小于1。除了水，无其它组分包括于浴液中。铜电镀覆在9ASD下进行。分析八个铜柱的形态。
表8
柱编号 间距(μm) 柱高度max(μm) 柱TIR(μm) TIR％
1 100 18.7 2.5 13.4
2 100 16.1 2.7 17.0
3 100 15.8 2.7 17.1
4 100 15.8 2.8 17.7
5 100 17.5 2.5 14.3
6 250 21.8 2.6 12.0
7 250 22.0 2.7 12.3
8 250 19.4 2.6 13.4
平均值 --------------- 18.4 2.7 14.6％
尽管柱呈现为具有平滑表面且无结节，整体结果较差，WID％超出17％，且平均TIR％大于12％。所分析的所有柱具有重度隆起顶部。
实例16(比较)
在装备有冷凝器和温度计的125mL圆底三颈烧瓶中，将90mmol 2-甲基喹啉-4-胺、10mmol 2-(2-氨基乙基)吡啶添加到20mL DI水和5ml 50％硫酸的混合物中。将混合物加热到80℃，随后逐滴添加100mmol 1,4-丁二醇二缩水甘油醚。使用设定为95℃的油浴将所得混合物加热约4小时，并且接着在室温下再搅拌8小时。反应产物(反应产物5-比较)使用酸化水稀释且不经进一步纯化即使用。
实例17(比较)
在装备有冷凝器和温度计的125mL圆底三颈烧瓶中，添加50mmol 2-(2-氨基乙基)吡啶和20mL DI水。将混合物加热到70℃，随后逐滴添加50mmol表氯醇。使用设定为80℃的油浴将所得混合物加热约4小时，并且接着在室温下再搅拌4小时。反应产物(反应产物6-比较)用水稀释且不经进一步纯化即使用。
实例18(比较)
重复如实例5中所述的铜柱镀覆方法，除了来自实例16的反应产物5-比较代替反应产物1包括于浴液中。铜电镀覆在9ASD下进行。反应产物5-比较以1ppm的量添加到铜浴液中。分析八个柱的形态。
许多柱具有粗糙表面，且有结节，且所有柱的形状不规则，且许多具有「槽-洞」顶部，如图3中所示。WID％和TIR％不经测定，因为柱的缺陷过大使得表面轮廓仪无法准确对其进行读取。
实例19(比较)
重复实例5的方法，除了反应产物-5比较以10ppm的量代替反应产物1添加到铜浴液中。结果与实例18中大体上相同，且大部分柱具有粗糙表面，且所有均具有中凹或槽-洞顶部。表面轮廓仪不能准确读取柱。
实例20(比较)
重复如实例5中所述的铜柱镀覆方法，除了来自实例17的反应产物6-比较代替反应产物1包括于浴液中。铜电镀覆在14ASD下进行。反应产物6-比较以10ppm的量添加到铜浴液中。分析八个柱的形态。
表9
柱编号 间距(μm) 柱高度max(μm) 柱TIR(μm) TIR％
1 100 33.8 -4.4 -13.0
2 100 30.0 -4.1 -13.7
3 100 28.8 -4.0 -13.9
4 100 28.4 -3.5 -12.3
5 100 30.4 -2.4 -7.9
6 250 33.8 -2.6 -7.7
7 250 30.0 -1.8 -6.0
8 250 28.8 -4.5 -15.6
平均值 --------------- 32.2 -3.4 -11.3％
柱具有平滑表面。WID％为12.7％，且平均TIR％为-11.3％。所有柱均具有重度中凹顶部。

Claims (9)

1.一种用于电镀覆光致抗蚀剂限定的特征的方法，其包含：
a)提供包含光致抗蚀剂层的衬底，其中所述光致抗蚀剂层包含多个孔口；
b)提供铜电镀覆浴液，所述铜电镀覆浴液包含一种或多种吡啶基烷基胺和一种或多种双环氧化物的一种或多种反应产物；电解质；一种或多种加速剂；以及一种或多种抑制剂；
c)将包含具有所述多个孔口的所述光致抗蚀剂层的所述衬底浸没在所述铜电镀覆浴液中；以及
d)在所述多个孔口中电镀覆多个铜光致抗蚀剂限定的特征，所述多个光致抗蚀剂限定的特征包含-5％到+12％的平均TIR％。
2.根据权利要求1所述的方法，其中所述多个光致抗蚀剂限定的特征的WID％为5％到14％。
3.根据权利要求1所述的方法，其中所述一种或多种吡啶基烷基胺具有式：
其中R1、R2、R3和R5独立地选自氢、(C1-C6)烷基、(C1-C6)烷基(C6-C10)芳基、-NR6R7和R8-NR6R7，其限制条件为R1、R2、R3、R4和R5中的至少一个为R8-NR6R7；R8为(C1-C10)烃基；R6和R7独立地选自氢、(C1-C6)烷基、(C6-C10)芳基、(C1-C6)烷基(C6-C10)芳基。
4.根据权利要求1所述的方法，其中所述一种或多种双环氧化物具有式：
其中R9和R10独立地选自氢和(C1-C4)烷基，A＝O((CR11R12)mO)n或(CH2)y，每一R11和R12独立地选自氢、甲基或羟基，m＝1-6，n＝1-20且y＝0-6，且当y＝0时，A为化学键。
5.根据权利要求4所述的方法，其中所述双环氧化物具有式：
其中R9和R10独立地选自氢和(C1-C4)烷基，R11和R12选自氢、甲基或羟基，m＝1-6且n＝1。
6.根据权利要求1所述的方法，其中所述一种或多种反应产物在所述铜电镀覆浴液中的量为0.25ppm到20ppm。
7.根据权利要求1所述的方法，其中所述一种或多种光致抗蚀剂限定的特征选自柱、接合垫和线空间特征。
8.根据权利要求1所述的方法，其中电流密度为0.25ASD到40ASD。
9.一种光致抗蚀剂限定的特征在衬底上的阵列，其包含-5％到+12％的平均TIR％和5％到14％的WID％。
CN201610617735.8A 2015-08-06 2016-07-29 自铜电镀覆浴液电镀覆光致抗蚀剂限定的特征的方法 Active CN106435660B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201562201853P 2015-08-06 2015-08-06
US62/201853 2015-08-06

Publications (2)

Publication Number Publication Date
CN106435660A true CN106435660A (zh) 2017-02-22
CN106435660B CN106435660B (zh) 2018-09-21

Family

ID=56561274

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610617735.8A Active CN106435660B (zh) 2015-08-06 2016-07-29 自铜电镀覆浴液电镀覆光致抗蚀剂限定的特征的方法

Country Status (6)

Country Link
US (1) US10104782B2 (zh)
EP (1) EP3128041B1 (zh)
JP (1) JP6254648B2 (zh)
KR (1) KR101776060B1 (zh)
CN (1) CN106435660B (zh)
TW (1) TWI608132B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110268101A (zh) * 2017-02-09 2019-09-20 德国艾托特克公司 吡锭盐化合物，其合成方法，包括所述吡锭盐化合物的金属或金属合金电镀浴，及所述金属或金属合金电镀浴的使用方法
CN115894908A (zh) * 2021-09-30 2023-04-04 华为技术有限公司 聚合物、整平剂及其制备方法、电镀液和电镀方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9932684B2 (en) * 2015-08-06 2018-04-03 Rohm And Haas Electronic Materials Llc Method of electroplating photoresist defined features from copper electroplating baths containing reaction products of alpha amino acids and bisepoxides
US10508349B2 (en) * 2016-06-27 2019-12-17 Rohm And Haas Electronic Materials Llc Method of electroplating photoresist defined features from copper electroplating baths containing reaction products of pyrazole compounds and bisepoxides
US20180355502A1 (en) * 2017-06-08 2018-12-13 Macdermid Enthone Inc. Process for metalization of copper pillars in the manufacture of microelectronics
US20190259722A1 (en) * 2018-02-21 2019-08-22 Rohm And Haas Electronic Materials Llc Copper pillars having improved integrity and methods of making the same
ES2910071T3 (es) 2018-03-08 2022-05-11 Incyte Corp Compuestos de aminopirazina diol como inhibidores de PI3K-Y
WO2020010003A1 (en) 2018-07-02 2020-01-09 Incyte Corporation AMINOPYRAZINE DERIVATIVES AS PI3K-γ INHIBITORS

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1741804A1 (en) * 2005-07-08 2007-01-10 Rohm and Haas Electronic Materials, L.L.C. Electrolytic copper plating method
US20120043654A1 (en) * 2010-08-19 2012-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming copper pillar bumps using patterned anodes
CN103103584A (zh) * 2011-10-24 2013-05-15 罗门哈斯电子材料有限公司 镀液和镀覆方法
US20130313011A1 (en) * 2012-05-24 2013-11-28 Unimicron Technology Corp. Interposed substrate and manufacturing method thereof

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0997791A (ja) 1995-09-27 1997-04-08 Internatl Business Mach Corp <Ibm> バンプ構造、バンプの形成方法、実装接続体
US6578754B1 (en) 2000-04-27 2003-06-17 Advanpack Solutions Pte. Ltd. Pillar connections for semiconductor chips and method of manufacture
US6610192B1 (en) 2000-11-02 2003-08-26 Shipley Company, L.L.C. Copper electroplating
US6800188B2 (en) 2001-05-09 2004-10-05 Ebara-Udylite Co., Ltd. Copper plating bath and plating method for substrate using the copper plating bath
US7128822B2 (en) 2003-06-04 2006-10-31 Shipley Company, L.L.C. Leveler compounds
US7276801B2 (en) 2003-09-22 2007-10-02 Intel Corporation Designs and methods for conductive bumps
US7462942B2 (en) 2003-10-09 2008-12-09 Advanpack Solutions Pte Ltd Die pillar structures and a method of their formation
TW200613586A (en) 2004-07-22 2006-05-01 Rohm & Haas Elect Mat Leveler compounds
US7829380B2 (en) 2006-10-31 2010-11-09 Qimonda Ag Solder pillar bumping and a method of making the same
EP2199315B1 (en) 2008-12-19 2013-12-11 Basf Se Composition for metal electroplating comprising leveling agent
US8262894B2 (en) 2009-04-30 2012-09-11 Moses Lake Industries, Inc. High speed copper plating bath
US8592995B2 (en) 2009-07-02 2013-11-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structure for adhesion of intermetallic compound (IMC) on Cu pillar bump
JP5471276B2 (ja) 2009-10-15 2014-04-16 上村工業株式会社 電気銅めっき浴及び電気銅めっき方法
RU2585184C2 (ru) 2009-11-27 2016-05-27 Басф Се Композиция для электрического осаждения металла, содержащая выравнивающий агент
US8268157B2 (en) * 2010-03-15 2012-09-18 Rohm And Haas Electronic Materials Llc Plating bath and method
US9834677B2 (en) 2010-03-18 2017-12-05 Basf Se Composition for metal electroplating comprising leveling agent
SG185736A1 (en) 2010-06-01 2012-12-28 Basf Se Composition for metal electroplating comprising leveling agent
EP2392694A1 (en) * 2010-06-02 2011-12-07 ATOTECH Deutschland GmbH Method for etching of copper and copper alloys
US8669137B2 (en) 2011-04-01 2014-03-11 International Business Machines Corporation Copper post solder bumps on substrate
US10204876B2 (en) 2013-03-07 2019-02-12 Maxim Integrated Products, Inc. Pad defined contact for wafer level package
US8957524B2 (en) 2013-03-15 2015-02-17 Globalfoundries Inc. Pillar structure for use in packaging integrated circuit products and methods of making such a pillar structure
US9932684B2 (en) * 2015-08-06 2018-04-03 Rohm And Haas Electronic Materials Llc Method of electroplating photoresist defined features from copper electroplating baths containing reaction products of alpha amino acids and bisepoxides

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1741804A1 (en) * 2005-07-08 2007-01-10 Rohm and Haas Electronic Materials, L.L.C. Electrolytic copper plating method
US20120043654A1 (en) * 2010-08-19 2012-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming copper pillar bumps using patterned anodes
CN103103584A (zh) * 2011-10-24 2013-05-15 罗门哈斯电子材料有限公司 镀液和镀覆方法
US20130313011A1 (en) * 2012-05-24 2013-11-28 Unimicron Technology Corp. Interposed substrate and manufacturing method thereof

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110268101A (zh) * 2017-02-09 2019-09-20 德国艾托特克公司 吡锭盐化合物，其合成方法，包括所述吡锭盐化合物的金属或金属合金电镀浴，及所述金属或金属合金电镀浴的使用方法
CN110268101B (zh) * 2017-02-09 2022-03-25 德国艾托特克公司 吡锭盐化合物，其合成方法，包括所述吡锭盐化合物的金属或金属合金电镀浴，及所述金属或金属合金电镀浴的使用方法
CN115894908A (zh) * 2021-09-30 2023-04-04 华为技术有限公司 聚合物、整平剂及其制备方法、电镀液和电镀方法
WO2023051756A1 (zh) * 2021-09-30 2023-04-06 华为技术有限公司 聚合物、整平剂及其制备方法、电镀液和电镀方法

Also Published As

Publication number Publication date
EP3128041B1 (en) 2018-09-26
JP2017036499A (ja) 2017-02-16
KR101776060B1 (ko) 2017-09-07
JP6254648B2 (ja) 2017-12-27
KR20170017726A (ko) 2017-02-15
TW201706456A (zh) 2017-02-16
TWI608132B (zh) 2017-12-11
EP3128041A1 (en) 2017-02-08
US10104782B2 (en) 2018-10-16
US20170042037A1 (en) 2017-02-09
CN106435660B (zh) 2018-09-21

Similar Documents

Publication Publication Date Title
CN106435660A (zh) 自铜电镀覆浴液电镀覆光致抗蚀剂限定的特征的方法
CN106435662B (zh) 自含有咪唑化合物、双环氧化物和卤基苄基化合物的反应产物的铜电镀浴电镀光致抗蚀剂限定的特征的方法
CN106435663B (zh) 自含有咪唑和双环氧化物化合物的反应产物的铜电镀浴电镀光致抗蚀剂限定的特征的方法
CN106435661B (zh) 自含有α氨基酸和双环氧化物的反应产物的铜电镀浴电镀光致抗蚀剂限定的特征的方法
CN107236975B (zh) 能够电镀大尺寸化经光致抗蚀剂限定的特征的铜电镀浴和电镀方法
CN107541757B (zh) 自含有吡唑化合物和双环氧化物的反应产物的铜电镀浴液电镀光致抗蚀剂限定的特征的方法
CN109750331A (zh) 铜电镀组合物和在衬底上电镀铜的方法
CN109750332A (zh) 铜电镀组合物和在衬底上电镀铜的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant