Nothing Special   »   [go: up one dir, main page]

CN106415788B - 用于联接半导体基板的方法和系统 - Google Patents

用于联接半导体基板的方法和系统 Download PDF

Info

Publication number
CN106415788B
CN106415788B CN201580030409.0A CN201580030409A CN106415788B CN 106415788 B CN106415788 B CN 106415788B CN 201580030409 A CN201580030409 A CN 201580030409A CN 106415788 B CN106415788 B CN 106415788B
Authority
CN
China
Prior art keywords
substrate
layer
indium
contacts
imaging module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201580030409.0A
Other languages
English (en)
Other versions
CN106415788A (zh
Inventor
R·E·玻恩弗洛恩德
J·H·达拉姆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Teledyne Flir LLC
Original Assignee
Flir Systems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Flir Systems Inc filed Critical Flir Systems Inc
Publication of CN106415788A publication Critical patent/CN106415788A/zh
Application granted granted Critical
Publication of CN106415788B publication Critical patent/CN106415788B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14649—Infrared imagers
    • H01L27/1465—Infrared imagers of the hybrid type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0272—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/116—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/1162—Manufacturing methods by patterning a pre-deposited material using masks
    • H01L2224/11622—Photolithography
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/14135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/14136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/14177—Combinations of arrays with different layouts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

可提供用于将半导体装置联接在一起的系统和方法。一个或多个半导体装置可提供有以回蚀工艺形成的凸块触点阵列。凸块触点可以是铟凸块。铟凸块可通过在装置基板的表面上沉积铟的薄片，在铟层上方沉积并图案化光阻层，以及使用图案化的光阻层选择性蚀刻铟层到基板的表面来形成。基板可以是红外检测器基板。红外检测器基板可使用凸块联接到读出集成电路基板。

Description

用于联接半导体基板的方法和系统
相关申请的交叉参考
本申请要求2014年4月7日提出的、标题为“METHODS AND SYSTEMS FOR COUPLINGSEMICONDUCTOR SUBSTRATES”的美国临时专利申请No.61/976,357的权益和优先权，通过引用的方式将其全部合并于此。
技术领域
本发明的一个或多个实施例总体涉及红外摄像机，更具体地说，涉及用于红外摄像机的凸块连接器。
背景技术
在某些类型的半导体装置的制造期间，可能希望将一个半导体装置耦连或联接到另一个。耦连的半导体装置之所以被耦连，是为了使装置彼此物理连接，并在耦连半导体装置之间提供大量的电互连(例如，允许在半导体装置之间电传导信号)。
例如，红外部件可使用这种类型的互连技术，其中一个半导体装置被优化成执行检测功能的(例如，红外检测器)，并且另一个半导体装置被优化成执行检测器偏压、信号集成、信号处理和/或复用功能(例如，读出集成电路(ROIC))。这些装置的互连阵列将红外检测器物理地且电气地互连到ROIC，其中互连阵列通常会形成成千上万个电互连。
例如，一种类型的成像装置采用焦平面阵列(FPA)来检测红外辐射。FPA通常由具有红外检测器元件阵列的检测器装置和耦连的ROIC形成，其中每个红外检测器元件充当产生二维图像的像素。每个红外检测器元件由于接收到的入射红外辐射的变化而产生的信号电平输出的变化通过读出集成电路(ROIC)而转换为时分复用电信号。该ROIC和红外检测器阵列的组合通常被称为FPA或红外FPA。在美国专利No.5,756,999、No.6,028,309和No.6,852,976中，进一步详细描述了FPA(例如，微测辐射热仪FPA)，通过引用的方式将其全部并入本文。
在典型的半导体耦连方法中，电互连阵列包括铟凸块互连，该铟凸块互连以晶片级工艺形成，该工艺通过透过光阻剥离层热蒸发铟凸块或者使用电镀工艺将凸块材料提供到光阻层的开口中而在适当位置生长铟凸块，如通过引用的方式将其全部并入本文的、2011年2月8日发布的美国专利No.7,884,485所进一步详细描述的。这些常规方法的潜在的缺点是，如果不小心的话，铟凸块的均匀性控制(例如，剥离后的均匀性)可能根据铟凸块的高度、铟凸块的基础宽度、光阻的几何形状和/或图案载入效果(即，电镀工艺中的图案载入效果)而变化。在这些方法中，如果不小心的话，由于检测器的间距变得越来越小，凸块的非均匀性会越来越负面影响检测器产量。
因此，需要有一种在半导体装置之间形成互连的改进的技术。
发明内容
根据本发明的一个或多个实施例，公开了用于连接半导体装置的系统和方法。例如，根据实施例，公开了使用回蚀工艺在半导体装置上形成触点阵列的技术。通过将半导体装置的触点耦连到附加的半导体装置的触点所形成的装置，特别是对于具有相对小的触点间距的装置来说，在增加触点均匀性和作为结果地增加装置的产量方面，可提供优于传统方法的各种优势。
更具体地说，根据本发明的一个实施例，一种在半导体装置上形成互连的方法包括：提供半导体基板，例如具有对准标记的半导体基板晶片，在该基板上形成第一层光阻，图案化第一层光阻以移除第一层光阻的第一部分并留下第一层光阻的覆盖对准标记的第二部分，在该基板上和在第一层光阻的剩余的第二部分上方形成金属层，通过移除第一层光阻的剩余的第二部分来剥离金属层的一部分，在该金属层上形成第二层光阻，使用对准标记来图案化第二层光阻，并使用图案化的第二层光阻来选择性地蚀刻金属层以在基板上形成凸块。
根据实施例，该金属层可以是具有均匀厚度的铟层。根据实施例，该金属层可以是多金属叠层，该多金属叠层包括每个都具有均匀厚度的钛、镍、镍合金、铂、金和铟层的组合。
根据实施例，该基板可包括多个导电通孔。蚀刻可在对应的导电通孔上形成凸块。通孔可形成在基板上的覆盖玻璃中。
根据实施例，该基板可包括多个导电通孔。蚀刻可在对应的导电通孔上形成自对准金属叠层和凸块。通孔可形成在基板上的覆盖玻璃中。自对准金属叠层可形成在对应导电通孔上的凸块下方。
根据实施例，该基板可以是红外检测器基板。该红外检测器可由红外基板构成，或者可生长在红外基板上，红外基板例如InSb、HgCdTe、CdTe、InP、InGaAs、GaAs、GaSb、陶瓷或玻璃。
根据实施例，该基板可以是读出集成电路基板。该ROIC基板可由硅或锗形成。根据实施例，该基板可以是印刷电路基板，例如由陶瓷或涂覆金属的陶瓷形成的电路板。
根据实施例，在形成凸块之后，可将切割晶片以从晶片单颗化成单独的半导体装置。通过将每个单独的半导体装置上的凸块与相关的电触点联接，可使每个单独的半导体装置与对应的附加半导体装置耦连，相关的电触点例如对应的附加半导体装置上的凸块或垫。例如，单独的半导体装置可以是红外检测器装置，对应的附加半导体装置可以是读出集成电路装置。
本发明的范围是由权利要求限定，通过引用将其并入发明内容。通过考虑对一个或多个实施例的以下详细描述，将给本领域技术人员提供对本发明的实施例更完整的理解，以及其附加优势的实现。参考首先将要简要描述的附图。
附图说明
图1示出了示意根据实施例的用于捕获图像的系统的方框图。
图2示出了示意根据实施例的具有凸块连接器的焦平面阵列的透视图。
图3示出了根据实施例的具有检测器基板的装置的横截面图，该检测器基板使用检测器基板上的凸块触点联接到读出集成电路基板。
图4示出了根据实施例的具有检测器基板的装置的横截面图，该检测器基板使用读出集成电路基板上的凸块触点联接到读出集成电路基板。
图5示出了根据实施例的具有检测器基板的装置的横截面图，该检测器基板使用检测器基板上的凸块触点和读出集成电路基板上的凸块触点联接到读出集成电路基板。
图6示出了根据实施例的具有凸块阵列的检测器的顶视图。
图7示出了根据实施例的耦连半导体装置的方法的流程图。
图8A-8H示出了横截面图，每个横截面图都示意了根据实施例在制造过程的各个阶段部分制造的检测器基板的公共部分。
图9示出了示意了根据实施例制造用于检测器的凸块连接器的方法的流程图。
图10示出了根据实施例形成在基板上的凸块触点阵列的一部分的透视图。
通过参考如下的详细描述，将最好地理解本发明的实施例和它们的优势。应该意识到，相同的附图标记用来识别在一幅或多幅图中示意的相同的元件。
具体实施方式
根据一个或多个实施例，在此公开了提供具有改良的凸块触点的半导体装置的系统和方法。例如，在晶片级回蚀工艺中，该凸块触点可形成在一个或多个半导体衬底上。例如，该凸块触点可由铟或该领域技术人员所理解的其他材料形成。在一个实施例中，这种铟凸块的阵列可用于机械地和/或电气地将红外检测器联接到红外检测器装置中的读出集成电路。该红外检测器装置可包括在电子设备或其他成像系统中。
现在参考图1，方框图示出了根据一个或多个实施例的用于捕获和处理图像的系统100(例如，红外摄像机)。在一种实现中，系统100可包括处理部件110、存储部件120、图像捕获部件130、控制部件140和显示部件150。可选地，系统100可包括感测部件160。
举例而言，系统100可代表用于捕获和处理图像(如场景170的视频图像)的红外成像装置(例如红外摄像机)。系统100可代表适于检测红外辐射并提供有代表性的数据和信息(例如，场景的红外图像数据)的任何类型的红外摄像机，或者可更普遍地代表任何类型的光电传感器系统。系统100可包括便携式装置，并且可例如合并到交通工具(如汽车或其他类型的地面车辆、飞机、船舶或者飞船)或者需要存储和/或显示红外图像的非移动设施中，或者可包括分布式网络系统。
在不同的实施例中，处理部件110可包括任何类型的处理器或逻辑装置(例如，配置为执行处理功能的可编程逻辑装置(PLD))。处理部件110可适于与部件120、130、140和150进行交互和通讯，以执行本文所述的方法和处理步骤和/或操作，例如控制偏置和其他功能(例如，例如可变电阻和电流源的元件的值、例如用于为开关电容滤波器进行定时的开关设置、斜坡电压值等)以及该领域技术人员所理解的常规系统处理功能。
在一个实施例中，存储部件120包括一个或多个适于存储数据和信息(例如包括红外数据和信息)的存储装置。存储装置120可包括一个或多个不同类型的存储装置，包括易失性和非易失性存储装置。处理部件110可适于执行存储在存储部件120中的软件，以便执行本文所述的方法和处理步骤和/或操作。
在一个实施例中，图像捕获部件130包括任何类型的图像传感器，例如用于捕获代表图像(例如场景170)的红外图像数据(例如静止图像数据和/或视频数据)的一个或多个红外传感器(例如，任何类型的多像素红外检测器，例如具有光电二极管和本文所述的凸块触点的焦平面阵列)。在一种实现方式中，图像捕获部件130的红外传感器将捕获的图像数据表现(例如，转换)为数字数据(例如，经由作为红外传感器的一部分的或作为系统100的一部分的与红外传感器分离的模拟-数字转换器)。一方面，红外图像数据(例如，红外视频数据)可包括图像(例如场景170)的非均匀数据(例如，真实图像数据)。处理部件110可适于处理红外图像数据(例如，提供处理的图像数据)、将红外图像数据存储在存储部件120中和/或从存储部件120中检索存储的红外图像数据。例如，处理部件110可适于处理存储在存储部件120中的红外图像数据，以提供处理的图像数据和信息(例如，捕获和/或处理的红外图像数据)。
在一个实施例中，控制部件140可包括适于产生用户输入控制信号的用户输入和/或接口设备，例如旋钮(例如，电位器)、按钮、滑块、键盘等。处理部件110可适于感测经由控制部件140来自用户的控制输入信号，并响应从那接收的任何感测到的控制输入信号。处理部件110可适于将这种控制输入信号解释为本领域技术人员通常所理解的参数值。
在一个实施例中，控制部件140可包括具有适于与用户交互并接收用户输入控制值的按键的控制单元(例如，有线或无线手持控制单元)。在一种实现方式中，该控制单元的按钮可用来控制系统100的各种功能，例如自动对焦、菜单启用与选择、视场、亮度、对比度、噪声滤波、高通滤波、低通滤波和/或本领域技术人员所理解的其他各种功能。
在一个实施例中，显示部件150可包括图像显示装置(例如，液晶显示器(LCD)或各种其他类型的公知的视频显示器或监视器)。处理部件110可适于在显示部件150上显示图像数据和信息。处理部件110可适于从存储部件120检索图像数据和信息，并在显示部件150上显示任何检索到的图像数据和的信息。显示部件150可包括显示电子装置，该显示电子装置可被处理部件110用于显示图像数据和信息(例如，红外图像)。显示部件150可适于通过处理部件110直接从图像捕获部件130接收图像数据和信息，或者图像数据和信息可通过处理部件110从存储部件120传输。
在一个实施例中，根据本领域技术人员所理解的应用或实施要求，可选的感测部件160可包括一个或多个不同类型的传感器。可选的感测部件160的传感器至少将数据和/或信息提供给处理部件110。一方面，处理部件110可适于与感测部件160进行通信(例如，通过从感测部件160接收传感器信息)和与图像捕获部件130进行通信(例如，通过从图像捕获部件130接收数据和信息，和向系统100的一个或多个其他部件提供命令、控制和/或其他信息，和/或从系统100的一个或多个其他部件接收命令、控制和/或其他信息)。
在各种实现方式中，感测部件160可提供有关环境状况的信息，例如外界温度、照明条件(例如，白天、晚上、黄昏和/或黎明)、湿度水平、特定气象条件(例如晴、雨和/或雪)、距离(例如，激光测距仪)，和/或是否已进入或离开隧道或其他类型的封围物。感测部件160可代表本领域技术人员公知的用于监测各种条件(例如，环境状况)的常规传感器，所述各种条件可以对图像捕获部件130所提供的数据产生影响(例如，在图像外观上)。
在一些实现方式中，可选的感测部件160(例如，一个或多个传感器)可包括经由有线和/或无线通信传递信息到处理部件110的装置。例如，可选的感测部件160可适于通过本地广播(例如，无线电频率(RF))传输、通过移动或蜂窝网络和/或通过基础设施中的信息信标(例如，交通和公路基础设施信息信标)，或各种其他有线和/或无线技术，从卫星接收信息。
在各种实施例中，如所希望的或根据应用或要求，系统100的部件可与表示相关系统的各种功能块的系统100组合和/或实现或者不组合和/或实现。在一个实例中，处理部件110可与存储部件120、图像捕获部件130、显示部件150和/或可选的感测部件160组合在一起。在另一个实例中，处理部件110可与仅有由图像捕获部件130内的电路(例如，处理器、微处理器、逻辑装置、微控制器等)执行的处理部件110的某些功能的图像捕获部件130组合在一起。此外，系统100的各种部件可相互远离(例如，图像捕获部件130可包括具有处理部件110的远程传感器等，该处理部件110表示可与或不可与图像捕获部件130进行通信的计算机)。
图2示出了透视图，其示意了使用形成在半导体装置之间的电触点阵列联接在一起的第一和第二半导体装置，其中该电触点至少部分地使用回蚀工艺形成。如图2所示，装置200(例如，混合半导体装置)可由第一半导体装置(例如形成在第一半导体基板210上半导体装置202)和形成在第二半导体基板212上的第二半导体装置204形成，第一半导体装置和形成在第二半导体基板212上的第二半导体装置204通过布置在第一和第二半导体装置之间的电触点206的阵列联接在一起。
例如，电触点206每个都可包括由导电材料例如铟、金、其他金属、合金或其他导电材料形成的凸块触点(有时称为凸块接合)。凸块触点由于以回蚀凸块形成工艺形成，所以相对于常规的凸块触点，可具有增加的均匀性。
在本文有时作为实例讨论的一个适当配置中，混合半导体装置例如装置200可以是红外检测器封装，例如可在例如图1的图像捕获部件130中实现的焦平面阵列。在用于装置200的焦平面阵列配置中，第一半导体装置202可以是红外检测器装置，第二半导体装置204可以是通过触点206的阵列操作联接到红外检测器装置的读出集成电路。
在装置200的焦平面阵列配置中，基板210可包括一层或多层材料，例如层216、218和220。例如，在焦平面阵列配置中，基板210可以是红外检测器，红外检测器由红外基板或生长在基板上的膜形成，例如锑化铟(InSb)、碲镉汞(HgCdTe)、碲化镉(CdTe)、砷化镓铟(InGaAs)、磷化铟(InP)、砷化镓(GaAs)、锑化镓(GaSb)、陶瓷或玻璃(作为例子)，并且层216、218和220可包括一个或多个吸收层、一个或多个钝化层、一个或多个覆盖玻璃层、一个或多个抗反射层和/或其他层或元件。在一个实施例中，层216可以是覆盖玻璃层。
在焦平面阵列配置中，基板212可以是由硅或锗(作为例子)形成的ROIC基板。在这种配置中，装置202可包括将入射光例如红外光转换成可检测的电信号的红外检测器元件214的阵列。每个红外检测器元件214都可经由对应的一个触点206联接到形成在读出集成电路的基板212上的相关单元(未示出)，该读出集成电路用于处理和读出电信号。
应该意识到，装置200是焦平面阵列的例子仅是示意性的，且触点206可用来可操作地联接任何合适的装置基板。例如，根据实施例，基板210和212中的一个或两个都可以是电路板，例如由陶瓷或涂覆金属的陶瓷形成的电路板。
在不同的实施例中，电触点206可包括形成在如图3、4和5所示的基板210和/或212中的一个或两个上的凸块触点。例如，在图3所示的实施例中，触点206可包括基板210上的凸块触点302，其联接到基板212上的对应接触垫304。如图3所示，凸块触点302可形成在基板210的表面上，并可电联接到延伸至基板210中的电路306。例如，电路306可表示从基板210内的接合点通过形成在基板210上的覆盖玻璃层(见，例如，图2的层216)延伸到凸块触点302的部分导电通孔。然而，这仅仅是示意性的。在一些配置中，电路306可包括形成在基板210的表面上的导电垫，或者可包括用于联接到凸块302的任何其他适当的电路。
接触垫304可形成在基板212的表面上，并可联接到延伸到基板212中的电路308(例如，导电通孔)。然而，这仅仅是示意性的。在不同实施例中，凸块302可联接到读出集成电路204上的任何适当的电路，该读出集成电路204用于读出和/或处理来自检测器装置202的电信号。
在图4所示的实施例中，凸块触点302形成在基板212上，并联接到形成在基板210上的接触垫304。在图5所示的实施例中，基板210和基板212两者都包括形成在其上面的凸块触点302，该凸块触点302导电地联接到相对基板上的对应凸块触点302。
图6示出了底视图，其示意了半导体装置202并示出如何以跨越基板210的表面的阵列形成凸块触点302。如图6所示，半导体装置202可包括触点302的主阵列604和可选地包括触点302的一个或多个周边组602。
如本文所述，主阵列604可连接到读出集成电路上的对应的主阵列触点(例如，凸块触点或接触垫)，以提供例如支持IR检测器的读出和相关控制和信号操作的电连接。可提供周边组602，以便提供例如支持半导体装置202和/或204的功能的公共电源轨通路或其他类型的信号通路或共享的连接。
图7是被执行来制造和组装装置的操作的流程图，这样的装置例如红外成像装置，例如图2、3、4和/或5的装置200。在方框700，可提供用于检测器例如焦平面阵列的成像模块基板(例如，检测器基板，例如基板210或读出集成电路基板例如基板212)。所提供的基板可以是例如具有由于多个红外检测器的电路的晶片基板。所提供的基板可包括基板表面上的电触点和形成在基板上用于对准光掩膜的对准标记，例如步进机对准标线。
在方框702，可在成像模块基板上形成凸块触点(例如，使用利用对准标记的回蚀工艺)。可在基板表面上的电触点上形成凸块触点。
在方框704，如果所提供的基板是晶片基板，则可将晶片由本领域技术人员所理解的方式切割以单颗化单独的成像模块装置。
在方框706，可将形成在成像模块基板上的凸块触点联接到附加成像模块基板(例如，读出集成电路基板或检测器基板)上的对应的导电触点(例如，凸块触点或接触垫)。
图8A-8H和9是一组简图和流程图，分别说明用于形成凸块触点的工艺，凸块触点例如联系于图7的方框702如上所述的触点302。
图8A-8H每个示出了在红外检测器晶片上制造凸块触点302期间的不同阶段的红外检测器晶片的公共部分。
如图8A所示，晶片基板例如红外检测器基板890，在表面例如基板的表面801上，可提供有一个或多个对准标记800和多个表面触点例如通孔306的顶表面。通孔306可以以多个通孔阵列的形式排列，每个阵列形成在晶片890的部分202F内，在凸块形成和切割之后，该部分将形成红外检测器202。
如图8B所示，可在基板890的表面上形成光阻层802。如图8C所示，可将光阻802图案化，以使光阻层802的部分804留在对准标记800的上方，并使远离对准标记800的表面801的部分没有光阻。
如图8D所示，可在基板890的表面801上和在光阻层802的部分804上方形成导电材料层806(例如，包括一层或多层铟、金、钛、镍、镍合金、铂、其他金属、合金或其他适当的导电材料或材料组合的层)。在一个实施例中，导电材料806可以是具有均匀厚度的铟薄片。在另一个实施例中，导电材料806可包括多个层，例如多金属叠层(例如，包括钛薄片、镍薄片、镍合金薄片、铂薄片和/或金薄片的金属薄片的叠层)和形成在多金属叠层上方的具有均匀厚度的铟薄片。在另一个实施例中，导电材料806可包括多个层，例如具有均匀厚度的铟薄片和形成在铟薄片上方的多金属叠层(例如，包括钛薄片、镍薄片、镍合金薄片、铂薄片和/或金薄片的金属薄片的叠层)。在另一个实施例中，导电材料806可包括多个层，例如第一多金属叠层(例如，包括钛薄片、镍薄片、镍合金薄片、铂薄片和/或金薄片的金属薄片的叠层)、形成在第一多金属叠层上方具有均匀厚度的铟薄片，和形成在铟薄片上方的第二多金属叠层(例如，包括钛、镍薄片、镍合金薄片、铂薄片和/或金薄片的金属薄片的叠层)。如图8E所示，然后可清洗掉部分804(例如，通过使用溶剂溶解部分804)，从而剥离导电材料806的部分806′，并在对准标记800上方形成开口808。
如图8F所示，然后可在导电材料806上方和开口808内形成光阻的附加层，例如光阻810。如图8G所示，然后可图案化光阻810，以便在导电材料806的要被从基板890移除的部分上方形成光阻810中的开口812，并在导电材料806的要形成用于基板890的凸块电极的部分上留下光阻810的部分814。图案化光阻810以形成开口812可包括使用对准标记800对准光掩膜(未示出)与基板890。可通过透过光阻810的部分816观察对准标记800，来对准光掩膜与基板890，或者在一些实施例中，可在光阻810中暴露并蚀刻清除方框，以去除在对准标记800周围的光阻810的部分816，以便能够直接观察到对准标记800以对准光掩膜，所述光掩模要被使用以图案化光阻810以形成开口812。在另一个实施例中，可经由基板890的一部分观察对准标记800，和/或可以以背面对准工艺对准光掩膜。
如图8H所示，然后可执行导电材料806的选择性蚀刻。可在例如使用在离子体中的基于甲烷的蚀刻化学过程的ICP干蚀刻机中，使用例如电感耦合等离子体(ICP)蚀刻工艺来蚀刻导电材料806。基于甲烷的干蚀刻这种类型可允许在大约室温(例如，在15摄氏度和28摄氏度之间)下执行导电材料806的大部分或基本上各向异性的蚀刻。这是有利的，因为这能够降低在蚀刻过程期间由于高温而造成的电路或基板890的其他部件损坏的风险。然而，这仅仅是示意性的。在一些实施例中，可使用更高温度的蚀刻工艺来蚀刻导电材料806。例如，在一个实施例中，可在例如150摄氏度和200摄氏度之间的温度下执行导电材料806的基于氯的蚀刻。在另一个实施例中，可执行导电材料806的基于氟的蚀刻。
在一个实施例中，本文所述的用于在成像模块基板上形成凸块触点的各向异性回蚀工艺，可以是对包括金属叠层的层的基于甲烷、基于氯或基于氟的等离子体蚀刻，所述金属叠层包括在成像模块基板上的铟。在另一个实施例中，本文所述的用于在成像模块基板上形成凸块触点的各向异性回蚀工艺，可以是对包括成像模块基板上钛、镍、镍合金、铂或金和铟的组合的层的基于氯的等离子体蚀刻。
然后可移除光阻810的多个部分814，以使凸块302留在基板890的表面上的触点306上。在基板890是晶片基板的实施例中，随后可将该基板切割以形成单独的检测器202，每个检测器202都具有凸块触点302的阵列(例如，铟凸块或由铟形成的凸块和一个或多个附加金属层，例如多金属叠层元件(例如触点金属叠层)，每个金属附加层与一个铟凸块相关并且形成在铟和检测器之间，和/或多金属叠层元件(例如触点金属叠层)，每个多金属叠层元件与一个铟凸块相关并且由间置在多金属叠层和检测器之间的铟形成)，以将检测器联接到读出集成电路。
图9是示意例如在根据实施例制造检测器期间用于在基板上形成凸块触点所执行的过程的流程图。
在方框900，可提供成像模块基板(例如，检测器基板例如红外检测器基板或读出集成电路基板)。成像模块基板可包括在基板表面上的多个对准标记和多个导电触点。
在方框902，可在成像模块基板上形成光阻层。
在方框904，可移除(例如，暴露并蚀刻)光阻层的一部分，以暴露成像模块基板上的导电触点，留下成像模块基板上被光阻层的剩余部分覆盖的对准标记(对准目标)。
在方框906，可在成像模块基板上和光阻层的剩余部分上方沉积(例如，以气相工艺)一个或多个导电层，例如铟薄片和/或一个或多个金属薄片(例如，由钛、镍、镍合金、铂和/或金形成的一个或多个金属薄片)。
在方框908，可清洗掉光阻层的剩余部分，从而通过剥离而移除形成在对准目标上方的铟薄片和/或其它沉积的金属薄片的多个部分。
在方框910，可在导电层(例如，铟薄片)上形成附加光阻层。在可选方框912，可移除(例如，暴露并蚀刻)附加光阻层的一个部分，以暴露成像模块基板上的对准标记(对准目标)。
在方框914，可使用暴露的对准标记将光掩膜与成像模块基板对准。然而，这仅仅是示意性的。在一些实施例中，可省略可选方框912的操作，并且可在方框914通过透过附加光阻层的多个部分观察对准标记来对准光掩膜。
在方框916，可移除(例如，暴露并蚀刻)附加光阻层的额外部分，以在导电薄片(例如，铟薄片和/或其他金属薄片)上形成凸块形成光阻图案。凸块形成光阻图案可以是光阻部分的图案，每个光阻部分都限定了在随后的对导线薄片的蚀刻工艺中通过在随后的蚀刻工艺期间遮蔽导电薄片的要通过蚀刻材料而形成凸块的部分而形成的一个相关的凸块。
在方框918，可执行一个或多个蚀刻工艺(例如，使用等离子体中的基于甲烷的蚀刻化学过程的ICP干蚀刻或关于图8H所讨论的其他蚀刻工艺)，以便用下至基板的表面的等离子体将导电薄片(例如，铟薄片和/或其他金属薄片)的暴露部分各向异性地蚀刻通过，以根据光阻的凸块形成图案在成像模块基板上形成凸块触点。对导电薄片蚀刻之后，可移除凸块形成光阻图案。
如上所述，在一些实施例中，在方框906，可沉积一个或多个附加金属薄片(例如，在沉积铟薄片之前和/或在沉积铟薄片之后)。在方框908、910、912、914、916和918，一个或多个附加金属薄片可与铟薄片一起被处理，以在便于接触和粘附铟的每个凸块下方和/或上方形成多金属叠层。在一些实施例中，可执行额外的蚀刻过程来处理一个或多个附加金属薄片以形成多金属叠层。一个或多个附加金属薄片可包括钛薄片、镍薄片、镍合金薄片、铂薄片、金薄片和/或由钛、镍、镍合金、铂和金中的多于一者形成的薄片。通过蚀刻一个或多个金属层和铟层(例如，在一个公共蚀刻工艺或单独的蚀刻工艺中)，可形成包括多金属叠层的凸块触点，多金属叠层包括每个都有均匀厚度的钛、镍，镍合金，铂和/或金和铟层。这样，蚀刻可在对应导电通孔上形成自对准的金属叠层和铟凸块。通孔可形成在基板上的覆盖玻璃层中。在一个实施例中，自对准的金属叠层可形成在对应导电通孔上的凸块下方(见，例如，图3)。
作为例子，蚀刻工艺可包括对成像模块基板上包括金属叠层(包括铟)的层的基于甲烷、基于氯或基于氟的等离子体蚀刻，或对成像模块基板上包括钛、镍、镍合金、铂或金与铟的组合的层的基于氯的等离子体蚀刻。
图10示出了形成在基板的表面例如表面801(例如，红外检测器202的基板210的表面)上的凸块触点302(例如，铟凸块)的阵列的示例性部分1000的透视图。如图10所示，凸块302在表面801上方可具有共同的、基本上均匀的高度，且沿表面801可具有小于10微米的宽度和长度(作为例子)。图10的凸块302具有基本上呈直线包围的形状。然而，这仅仅是示意性的。在不同的实施例中，为了与耦连装置上的对应接触件均匀接触，凸块302可具有任何适当的形状，例如圆形、椭圆形、具有细长维度和相对较短维度的形状或其他适当的形状。
在一些实施例中，凸块302可具有宽度和长度大于10微米、在5微米和15微米之间、在8微米和12微米之间、小于5微米的尺寸或其他尺寸。如图10所示，凸块302可间隔大约8微米和20微米之间的中心至中心的距离(作为例子)。因此，使用凸块302联接在一起的红外检测器元件和单元读出电路，可具有在8微米和20微米之间、小于20微米、小于30微米、小于50微米、小于12微米、小于10微米、小于5微米、在5微米和20微米之间或大于0.5微米的对应的间距(例如，像素间距)(作为例子)。通常，凸块302可具有均匀性和在渐小的像素间距的情况下促进红外检测器(或其他电路)的相对较高的产量生产的尺寸。
例如，在12微米及以下的像素间距，使用常规方法，铟凸块几何形状和高度变化在限制混合式FPA的产量方面起着重要作用。在常规检测器中，归因于非均匀性，可操作性的两个主要损失可以是像素之间的短路(例如，归因于对凸块底部的控制)，和由于凸块高度的变化和/或在铟凸块的底部光阻的不完全显影的开路像素。
根据一个或多个实施例，本文所述的系统和方法可提供凸块触点阵列，例如用于红外检测器的混合式焦平面阵列的铟凸块阵列，其中凸块的均匀性显著增加，从而提高了检测器的产量。作为例子，可提供高度、宽度或其他属性的均匀性在百分之二十以内、在百分之十五以内、在百分之十以内、在百分之五以内、在百分之五和百分之二十之间，或在百分之一和百分之五十之间的铟凸块阵列。
虽然，图8A-8H、9和10的例子描述了用于在红外检测器上形成凸块触点的回蚀工艺，但应该意识到，本文所述的方法可用于在任何适当的半导体基板或装置上形成凸块触点。
有利的是，本发明提供了一种改进的半导体装置的凸块形成，其中通过使用回蚀凸块形成工艺，使该凸块的均匀性比常规凸块的均匀性增强了。
虽然，仅结合有限数量的实施例详细描述了本发明，但应该理解，本发明不限于这些公开的实施例。相反，本发明可被修改，以便合并此前尚未描述的任何数量的修改、变更、替换或等效布置，但这些与本发明的精神和范围相适应。此外，虽然已经描述了本发明的各种实施例，但应该理解，本发明的各个方面可只包括所述实施例中的一些。因此，本发明不被理解为被上述描述所限定，而仅限于所附权利要求的范围。

Claims (24)

1.一种制造凸块连接器的方法，该方法包括：
提供基板，所述基板具有在所述基板的表面上的多个触点和在所述表面上的多个对准标记；
在气相工艺中在所述表面上沉积导电材料层；
剥离沉积在所述对准标记上的导电材料层的多个部分以暴露所述对准标记；
在所述对准标记和导电材料层上方沉积光阻层；
当所述光阻层存在于所述对准标记上方时使用所述对准标记将光掩膜与所述基板对准以图案化所述光阻层，以使得所述光阻层的多个部分留在所述导电材料层的在触点上的对应部分上；和
使用电感耦合等离子体ICP蚀刻工艺蚀刻导电材料层的暴露的部分，以使得导电材料层的剩余部分在触点上形成导电凸块。
2.根据权利要求1所述的方法，进一步包括：
在沉积所述导电材料层之前，在所述表面上沉积并图案化附加的光阻层，以使得附加的光阻层的多个部分留在对准标记上方；
其中，沉积所述导电材料层包括在所述表面上和在附加的光阻层的多个部分上方沉积导电材料层；
其中，所述剥离包括通过移除附加的光阻层的多个部分来剥离导电材料层的沉积在对准标记上方的多个部分；
其中，图案化所述光阻层包括通过观察对准标记来对准所述光掩膜与基板；以及
其中，图案化所述光阻层包括图案化所述光阻层以使得所述光阻层的多个部分留在对准标记上。
3.根据权利要求2所述的方法，进一步包括在蚀刻之后移除光阻层的多个部分，并且其中，导电材料层包括铟，其中，对准光掩膜包括通过存在于所述对准标记上方的光阻层的多个部分观察所述对准标记来对准所述光掩膜与所述基板。
4.根据权利要求1所述的方法，进一步包括在蚀刻之后移除光阻层的多个部分，并且其中，导电材料层包括金属叠层，该金属叠层包括钛、镍、镍合金、铂或金和铟的组合。
5.根据权利要求1所述的方法，其中，基板包括红外检测器基板、读出集成电路基板或印刷电路基板，其中，通过蚀刻形成的所述导电凸块具有竖直侧壁，并且其中ICP蚀刻工艺包括在室温下执行的基于甲烷的干蚀刻。
6.根据权利要求5所述的方法，其中，触点包括导电通孔。
7.根据权利要求6所述的方法，其中，基板包括红外检测器基板，并且其中，所述导电通孔穿过基板上的覆盖玻璃层。
8.根据权利要求5所述的方法，其中，基板包括红外检测器基板，并且其中，红外检测器基板由从包括InSb、HgCdTe、CdTe、InP、GaAs、GaSb和InGaAs的组中选择的材料形成。
9.根据权利要求1所述的方法，其中，基板包括晶片基板，并且其中，在所述导电材料层沉积在所述表面上时没有光阻材料设置在多个触点上。
10.根据权利要求9所述的方法，进一步包括切割晶片基板以形成多个半导体装置，每个半导体装置都具有导电凸块阵列。
11.根据权利要求10所述的方法，进一步包括将多个半导体装置中的至少一个上的导电凸块阵列联接到附加的半导体装置上的对应的导电触点。
12.一种红外检测器封装，其结合有通过权利要求1所述的方法形成的导电凸块而耦连在一起的检测器装置和读出集成电路。
13.一种红外摄像机，其结合有根据权利要求12所述的红外检测器封装。
14.一种耦连半导体装置的方法，该方法包括：
提供成像模块基板，所述成像模块基板包括在所述成像模块基板的表面上的多个对准标记；
使用气相沉积工艺、使用各向异性的回蚀工艺并使用所述对准标记在所述成像模块基板上形成凸块触点，其中，所述各向异性的回蚀工艺包括电感耦合等离子体ICP蚀刻工艺，其中，至少通过当光阻层存在于所述对准标记上方时使用所述对准标记将光掩膜与所述成像模块基板对准以图案化所述光阻层形成所述凸块触点，使得光阻层的多个部分留在导电材料层的在触点上的对应的多个部分上；和
将成像模块的至少一部分上的至少一些凸块触点联接到成像模块部件上的对应的导电触点。
15.根据权利要求14所述的方法，进一步包括：
在所述形成所述凸块触点之后，切割成像模块基板以由成像模块基板的所述一部分形成检测器装置，
其中，在光阻层存在于对准标记上方时，使用对准标记执行所述光阻层的图案化。
16.根据权利要求15所述的方法，其中，成像模块部件包括具有对应的导电触点的读出集成电路，并且其中，所述联接包括使检测器装置上的凸块触点阵列与读出集成电路上的对应的导电触点耦连。
17.根据权利要求16所述的方法，其中，对应的导电触点包括读出集成电路上的接触垫。
18.根据权利要求14所述的方法，其中，各向异性的回蚀工艺包括对成像模块基板上的铟层的基于甲烷的等离子体蚀刻或对成像模块基板上的铟层的基于氯的等离子体蚀刻。
19.根据权利要求14所述的方法，其中，各向异性的回蚀工艺包括对成像模块基板上包括金属叠层的层的基于甲烷、基于氯或基于氟的等离子体蚀刻，所述金属叠层包括铟。
20.根据权利要求14所述的方法，其中，各向异性的回蚀工艺包括对成像模块基板上包括钛、镍、镍合金、铂或金和铟的组合的层的基于氯的等离子体蚀刻。
21.一种红外检测器封装，其结合有通过权利要求16所述的耦连而耦连在一起的检测器装置和读出集成电路。
22.一种红外摄像机，其结合有根据权利要求21所述的红外检测器封装。
23.一种使用权利要求14的方法制成的成像装置，所述成像装置包括：
成像模块基板，所述成像模块基板包括红外检测器元件的阵列；
成像模块部件，所述成像模块部件包括单元读出电路的阵列；
插入在红外检测器元件的阵列和单元读出电路的阵列之间的铟凸块的阵列，其中，每个铟凸块包括凸块触点中的一个，其中，每个单元读出电路通过相关的一个铟凸块联接到对应的一个红外检测器元件，其中，每个铟凸块都具有高度，并且其中，铟凸块的阵列中的铟凸块的高度具有在百分之十五以内的均匀性；以及
在所述成像模块基板的表面上的多个对准标记。
24.根据权利要求23所述的成像装置，进一步包括：
触点金属叠层的阵列，每个触点金属叠层都与对应的一个铟凸块相关，且每个触点金属叠层都由包括钛、镍、镍合金、铂或金的触点金属层的组合形成，其中，每个触点金属叠层包括成像模块部件上的导电触点中的一个，其中，触点金属叠层的阵列插入在红外检测器元件的阵列和单元读出电路的阵列之间，其中，每个对准标记间置在至少两个铟凸块之间，并且其中，每个单元读出电路都通过相关的一个触点金属叠层和相关的一个铟凸块联接到对应的一个红外检测器元件。
CN201580030409.0A 2014-04-07 2015-04-03 用于联接半导体基板的方法和系统 Expired - Fee Related CN106415788B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201461976357P 2014-04-07 2014-04-07
US61/976,357 2014-04-07
PCT/US2015/024370 WO2015157124A1 (en) 2014-04-07 2015-04-03 Method and systems for coupling semiconductor substrates

Publications (2)

Publication Number Publication Date
CN106415788A CN106415788A (zh) 2017-02-15
CN106415788B true CN106415788B (zh) 2020-10-16

Family

ID=52997569

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580030409.0A Expired - Fee Related CN106415788B (zh) 2014-04-07 2015-04-03 用于联接半导体基板的方法和系统

Country Status (3)

Country Link
US (1) US10971540B2 (zh)
CN (1) CN106415788B (zh)
WO (1) WO2015157124A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10213144B2 (en) 2016-01-25 2019-02-26 International Business Machines Corporation Nanopatterned biosensor electrode for enhanced sensor signal and sensitivity
US10161898B2 (en) * 2017-01-30 2018-12-25 International Business Machines Corporation Nanopatterned biosensor electrode for enhanced sensor signal and sensitivity
US10548530B2 (en) 2017-03-01 2020-02-04 International Business Machines Corporation Biosensor calibration structure containing different sensing surface area
US10192915B1 (en) * 2017-07-18 2019-01-29 Visera Technologies Company Limited Optical sensor and manufacturing method thereof
EP3444843B8 (en) * 2017-08-14 2021-03-24 ams International AG Assembly for detecting electromagnetic radiation and method of producing an assembly for detecting electromagnetic radiation
FR3079663B1 (fr) * 2018-04-03 2020-05-08 Commissariat A L'energie Atomique Et Aux Energies Alternatives Support pour la formation d'un composant optoelectronique, composant optoelectronique et procede de fabrication d'un tel support et d'un tel composant
US20220272298A1 (en) * 2021-02-25 2022-08-25 L3 Cincinnati Electronics Corporation Analog counter circuits and read-out integrated circuits and infrared detectors incorporating the same
US11410769B1 (en) 2021-12-08 2022-08-09 Vent Creativity Corporation Tactile solutions integration for patient specific treatment
US12051665B2 (en) 2022-03-25 2024-07-30 Sensors Unlimited, Inc. Hybridization bumps for fine pitch sensor arrays
CN117012708B (zh) * 2023-07-03 2024-06-11 北京智创芯源科技有限公司 一种铟柱的制备方法及红外探测器阵列互连电路

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5068007A (en) * 1990-09-24 1991-11-26 Motorola, Inc. Etching of materials in a noncorrosive environment
US5227656A (en) * 1990-11-06 1993-07-13 Cincinnati Electronics Corporation Electro-optical detector array
GB2307785B (en) * 1995-11-29 1998-04-29 Simage Oy Forming contacts on semiconductor substrates for radiation detectors and imaging devices
US5756999A (en) 1997-02-11 1998-05-26 Indigo Systems Corporation Methods and circuitry for correcting temperature-induced errors in microbolometer focal plane array
US6028309A (en) 1997-02-11 2000-02-22 Indigo Systems Corporation Methods and circuitry for correcting temperature-induced errors in microbolometer focal plane array
US6642136B1 (en) * 2001-09-17 2003-11-04 Megic Corporation Method of making a low fabrication cost, high performance, high reliability chip scale package
US20040195516A1 (en) * 2001-02-23 2004-10-07 Brian Matthews Indium features on multi-contact chips
US6815308B2 (en) * 2002-08-15 2004-11-09 Micron Technology, Inc. Use of a dual-tone resist to form photomasks including alignment mark protection, intermediate semiconductor device structures and bulk semiconductor device substrates
US6852976B2 (en) 2002-09-26 2005-02-08 Indigo Systems Corporation Infrared detector array with improved spectral range and method for making the same
JP4471213B2 (ja) * 2004-12-28 2010-06-02 Ｏｋｉセミコンダクタ株式会社 半導体装置およびその製造方法
JP2009512213A (ja) * 2005-10-11 2009-03-19 ボク，タエソック シリコン・バイア・コンタクトを利用したシーモス・イメージセンサーのウェハー・レべル・パッケージおよびその製造方法
US7884485B1 (en) 2007-02-14 2011-02-08 Flir Systems, Inc. Semiconductor device interconnect systems and methods
US7541256B2 (en) * 2007-03-28 2009-06-02 Sarnoff Corporation Method of fabricating back-illuminated imaging sensors using a bump bonding technique
US8179529B1 (en) * 2008-11-05 2012-05-15 Flir Systems, Inc. Alignment systems and methods
CN102054667B (zh) * 2009-10-29 2012-11-07 北大方正集团有限公司 应用光刻胶剥离工艺保护光刻对准标记的方法
JP5568979B2 (ja) * 2009-12-22 2014-08-13 住友電気工業株式会社 検出装置、受光素子アレイ、および検出装置の製造方法
WO2011099934A1 (en) * 2010-02-10 2011-08-18 Agency For Science, Technology And Research A method of forming a bonded structure
US8552479B2 (en) * 2010-03-12 2013-10-08 Flir Systems, Inc. Aluminum indium antimonide focal plane array
JP2012256737A (ja) * 2011-06-09 2012-12-27 Sony Corp 半導体装置及び半導体装置の製造方法
RU2492545C1 (ru) * 2012-04-24 2013-09-10 Российская Федерация, от имени которой выступает государственный заказчик - Министерство промышленности и торговли Российской Федерации Способ изготовления индиевых микроконтактов ионным травлением

Also Published As

Publication number Publication date
US20170025453A1 (en) 2017-01-26
US10971540B2 (en) 2021-04-06
CN106415788A (zh) 2017-02-15
WO2015157124A1 (en) 2015-10-15

Similar Documents

Publication Publication Date Title
CN106415788B (zh) 用于联接半导体基板的方法和系统
US8841743B2 (en) Solid-state image pickup device, electronic apparatus using such solid-state image pickup device and method of manufacturing solid-state image pickup device
CN102971851B (zh) 固态图像拾取设备
US8471204B2 (en) Monolithic electro-optical polymer infrared focal plane array
US9054106B2 (en) Semiconductor structure and method for manufacturing the same
US11031432B2 (en) Vertical microbolometer contact systems and methods
US10677657B2 (en) Microbolometer contact systems and methods
US11916039B2 (en) Semiconductor device interconnection systems and methods
US20240339482A1 (en) Microbolometer systems and methods
US9945729B2 (en) Systems and methods for enhanced bolometer response
US20150311246A1 (en) Microbolometer contact systems and methods
US20180182803A1 (en) Backside metal grid and metal pad simplification
US8552479B2 (en) Aluminum indium antimonide focal plane array
US8748946B2 (en) Isolated wire bond in integrated electrical components
EP3152537B1 (en) Systems and methods for enhanced bolometer response
US8552480B2 (en) Aluminum indium antimonide focal plane array
US20100148295A1 (en) Back-illuminated cmos image sensors
US20240162272A1 (en) Microbolometer systems and methods
US8318580B2 (en) Isolating wire bonding in integrated electrical components
US9318517B1 (en) Wafer level integration of focal plane arrays having a flexible conductive layer to provide an optical aperture for each pixel
CN117374084A (zh) 一种图像传感器结构和制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20201016