Nothing Special   »   [go: up one dir, main page]

CN106356087B - 具有自适应页大小控制的半导体存储器件 - Google Patents

具有自适应页大小控制的半导体存储器件 Download PDF

Info

Publication number
CN106356087B
CN106356087B CN201610561657.4A CN201610561657A CN106356087B CN 106356087 B CN106356087 B CN 106356087B CN 201610561657 A CN201610561657 A CN 201610561657A CN 106356087 B CN106356087 B CN 106356087B
Authority
CN
China
Prior art keywords
page
mode
column address
bit
semiconductor memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610561657.4A
Other languages
English (en)
Other versions
CN106356087A (zh
Inventor
方钟敏
朴福奎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN106356087A publication Critical patent/CN106356087A/zh
Application granted granted Critical
Publication of CN106356087B publication Critical patent/CN106356087B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1042—Read-write modes for single port memories, i.e. having either a random port or a serial port using interleaving techniques, i.e. read-write of one part of the memory while preparing another part
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Dram (AREA)

Abstract

公开了一种半导体存储器件。该半导体存储器件包括：存储单元阵列，包括多个页，每个页存储数据；解码器，被配置为解码地址和命令；以及控制电路，被配置为允许根据在打开多个页中的所选页的激活操作模式中根据施加的页大小选择信息来打开所选页的一部分或全部。

Description

具有自适应页大小控制的半导体存储器件
相关申请的交叉引用
本申请要求2015年7月17日向韩国知识产权局提交的第10-2015-0101804号韩国专利申请的优先权，其公开通过引用整体并入本文。
技术领域
本公开涉及半导体存储器件，并且更具体地，涉及能够在行存取操作中自适应地调整要被打开的页的大小的半导体存储器件。
背景技术
诸如动态随机存取存储器(DRAM)的半导体存储器件被广泛用作电子系统的主存储器。对于高速和低功率DRAM的需求会根据用户对电子系统的需求增加。尤其是，诸如低功率双数据率(LPDDR)同步DRAM(SDRAM)的面向移动的半导体存储器件可以被用于诸如智能电话、平板PC、超级本等的移动电子设备。
当移动操作系统(OS)的大小变得更大以支持移动电子设备的多任务处理时，移动DRAM可能需要利用更低功耗来高速操作。在移动电子设备包括具有多个核的应用处理器(AP)的情况下，诸如LPDDR SDRAM的低功率存储器件可以被用作AP的工作存储器。
发明内容
本发明构思的实施例提供了能够在行存取操作中降低功耗的半导体存储器件。
本发明构思的实施例提供了一种半导体存储器件，其包括：存储单元阵列，包括多个页，每个页存储数据；解码器，被配置为解码地址和命令；以及控制电路，被配置为允许根据在打开多个页中的所选页的激活操作模式中根据施加的页大小选择信息来打开所选页的一部分或全部。
在一些实施例中，页大小选择信息可以以即时(OTF)方式被施加到解码器。
在一些实施例中，当页大小选择信息指示所选页的一部分被打开时，要被打开的所选页的所述部分可以根据打开页选择信息来确定。打开页选择信息可以是列地址的位。
在一些实施例中，当确定所选页被完全打开时，打开页选择信息可以被忽略。当确定所选页的一部分被打开时，所选页的所述部分可以是所选页的偶数页或奇数页。
在一些实施例中，页大小选择信息可以以即时(OTF)方式被施加到行解码器，并且操作条件可以在激活操作之前的模式寄存器设置模式中设置。
在一些实施例中，如果所选页的一部分被打开，则利用列地址仅在所选页的所述部分中选择列。
本发明构思的实施例提供了半导体存储器件，其具有：存储单元阵列，包括多个页，每个页被配置为存储数据；解码器，被配置为解码地址和命令；以及控制电路，被配置为响应于页大小选择信息来打开所选页的一部分或全部，其中，页大小选择信息在激活操作期间被施加以打开所选页。
如果由行地址选择的页的一部分在页被打开的激活操作模式中被打开，则要被打开的页面的部分可以在控制电路的控制下根据列地址的位来确定。列地址的位可以是列地址的MSB。在一些实施例中，页大小打开设置模式可以是模式寄存器设置模式。在一些实施例中，要被打开的页的部分的大小可以是页的一半或页的四分之一。
附图说明
以上和其它目的和特征将从以下参照附图的描述变得显而易见，在附图中，除非另有规定，否则贯穿各图相同的参考标记指代相同的部件，并且其中：
图1是示出包括根据本发明构思的示范性实施例的半导体存储器件的存储器系统的框图；
图2是示出根据某些示范实施例的、图1中所示的半导体存储器件的一部分的框图；
图3是示出根据本发明构思的示范性实施例的偶数页被打开的情况的图；
图4是示出根据本发明构思的示范性实施例的奇数页被打开的情况的图；
图5是示出根据本发明构思的示范性实施例的当选择页大小时打开全页的情况的图；
图6是示出根据本发明构思的示范性实施例的半页打开操作的图；
图7是示出根据本发明构思的示范性实施例的全页打开操作的图；
图8是示出根据本发明构思的示范性实施例的半页打开操作的图；
图9是示出根据本发明构思的示范实施例的全页打开操作的图；
图10是示出根据本发明构思的示范性实施例的计算设备的框图；
图11是示出根据本发明构思的示范性实施例的便携式多媒体设备的框图；
图12是示出根据本发明构思的示范性实施例的堆叠型存储器模块的框图；以及
图13是示出根据本发明构思的示范性实施例的移动电子设备的框图。
虽然不同的图显示了示范性实施例的变体，但是这些附图不一定旨在表示彼此互斥。相反，如将从以下详细描述的上下文可以看出的，当将图及其描述作为一个整体考虑时，在不同图中示出和描述的某些特征可以与其他图中的其他特征相结合以得到各种实施例。
具体实施方式
可以参照附图描述本公开的各种实施例。因此，本领域技术人员将认识到，可以对这里描述的各种实施例进行修改、等同和/或替换，而不脱离本公开的范围和精神。
这里使用的术语“包括”或“具有”指示所公开的功能、操作或元件的存在，但是并不排除其它功能、操作或元件。还应当理解，这里使用的术语“包括”或“具有”指定所陈述的特征、整体、操作、元件、组件或它们的组合的存在，但是并不排除一个或多个其它特征、整体、操作、元件、组件或它们的组合的存在或附加。
这里使用的术语仅用于描述具体实施例，并且并非旨在限制本发明。如这里使用的，单数形式“一”、“一个”和“该”也旨在包括复数形式，除非上下文另外明确指出。如这里使用的，术语“和/或”包括相关联的所列项目中的一个或多个项目的任意和全部的组合，并且可以被缩写为“/”。
应该理解，尽管这里可以使用术语第一、第二、第三等来描述各种元件、组件、区域、层和/或部分，但是，这些元件、组件、区域、层和/或部分不应该被这些术语限制。除非上下文另有说明，否则这些术语只用于区分一个元件、组件、区域、层或部分与另一个元件、组件、区域、层或部分，例如作为命名习惯。因此，下面在说明书的一个部分中讨论的第一元件、组件、区域、层或部分可以在说明书的另一部分或权利要求中被称为第二元件、组件、区域、层或部分而不脱离本发明的教导。此外，在某些情况下，即使在说明书中未使用“第一”、“第二”等来描述术语，该属于在权利要求书中仍可以被称为“第一”或“第二”以便区分所主张的彼此不同的元件。
应当理解，当一个元件被称为“连接”或“耦合”到另一元件或者在另一元件“上”时，它可以直接连接或耦合到另一元件或者直接在另一元件上，或者可以存在居间元件。相反，当一个元件被称为“直接连接”或“直接耦合”到另一元件时，不存在居间元件。用于描述元件之间的关系的其他词语应该以类似的方式解释(例如，“在……之间”与“直接在……之间”，“相邻”与“直接相邻”等)。
对于附图的描述，类似的组件可以由类似的参考数字标记。
图1是示意性地示出包括根据本发明构思的示范性实施例的半导体存储器件的存储器系统的框图。
参照图1，存储器系统可以包括诸如应用处理器的存储器控制器100和具有诸如自适应页大小控制的功能的半导体存储器件200。
当存储器系统被应用于移动电子设备时，存储器控制器100可以是移动AP，其在诸如AndroidTM、iOSTM、WindowsTM电话、BadaTM、BlackberryTM或SymbianTM的操作系统上被驱动。半导体存储器件200可以是，例如，LPDDR DRAM。
存储器控制器100可以将命令CMD和地址ADDR提供给半导体存储器件200。这里，命令CMD和地址ADDR可以通过命令/地址(CA)引脚单独提供。存储器控制器100可以将写数据提供给半导体存储器件200。
如图1所示，半导体存储器件200可以包括解码器210、控制电路220、输入/输出(I/O)电路230、行解码器240、读放大器和写驱动器(S/A&W/D)块260和存储单元阵列270。
解码器210可以解码地址和命令。解码器210可以接收和解码页大小选择信息。页大小选择信息可以以即时(on-the-fly,OTF)的方式从存储器控制器100发送到解码器210。这里，OTF方式可以指，任何信息与命令一起被提供并且当命令被执行时应用该信息。
存储单元阵列270可以包括用于存储数据的多个页。这里，页可以指利用一个行操作可存取的数据单元。因此，页可以是一个或多个字线存储的数据单元，并且对于“页被打开”(以下称为“页打开”)的描述可以指连接到该页的字线的所有存储单元都可以被存取。例如，在页的一个字线包括1024个存储单元的情况下，页打开可以指连接到该字线的1024个存储单元可以被存取。对于“半页被打开”的描述可以指连接到所选字线的1024个存储单元中的一半可以被存取。
存储单元阵列270可以包括主阵列区域、伪阵列区域和冗余区域，在主阵列区域中阵列排列用于存储数据的正常存储单元，在伪阵列区域中阵列排列允许正常存储单元的正常操作的伪存储单元，在冗余区域中阵列排列用于修复缺陷的正常存储单元的备用存储单元。正常存储单元和备用存储单元可以在大小和形状方面彼此相同。DRAM存储单元可以包括存取晶体管和存储电容器。
根据本发明构思的示范性实施例，存取操作可以指导通存储单元的存取晶体管以从存储单元读数据或向存储单元写数据。
根据本发明构思的示范性实施例，激活操作模式可以指激活由行地址所选择的存储单元阵列270的页(或字线)。
控制电路220可以响应于在激活操作模式中施加的页大小选择信息，决定是打开所选页的一部分还是全部。
根据本发明构思的示范性实施例，控制电路220可以在页大小打开设置模式中接收页大小选择信息。这里，页大小选择信息可以被用于打开存储单元阵列270的一部分或全部。在由行地址选择的页被打开的激活操作模式下页的一部分被打开的情况下，控制电路220可以执行控制以使得根据列地址的位信息的一部分来确定页的一部分被打开。
存储单元阵列270的页可以由行解码器240选择，并且其位线可以由列解码器250选择。
行解码器240可以解码行地址以激活所选页(或所选字线)。
列解码器250可以解码列地址以选择(多个)位线。
S/A&W/D块260可以放大从存储单元读出的数据，并且可以将放大的数据输出到I/O电路230。S/A&W/D块260可以驱动接收到的写数据，以使得写数据被存储在所选存储单元中。
I/O电路230可以将读数据输出到存储器控制器100。I/O电路230可以接收写数据，以将接收到的写数据提供给S/A&W/D块260。
在图1中，本发明构思的实施例示出了包括DRAM单元的存储单元阵列270。然而，本发明构思的范围和精神不限于此。例如，存储单元阵列270可以包括MRAM单元，而不是DRAM单元。
诸如SRAM或DRAM的易失性半导体存储器件可能在断电时丢失存储在其中的数据，而诸如磁性RAM(MRAM)的非易失性存储器件可以即使在断电之后也保留存储在其中的数据。因此，非易失性存储器件可以被用于存储数据以防止因停电或供电中断而丢失数据。特别地，如果利用自旋转移力矩磁阻随机存取存储器(STT-MRAM)来实现，则存储器可以具有DRAM和MRAM二者的优点。STT-MRAM单元可以包括磁性隧道结(MTJ)元件和选择晶体管。MTJ元件可以包括固定层、自由层、以及在固定层与自由层之间形成的隧道层。固定层的磁化方向可以被钉扎，并且自由层的磁化方向可以根据条件来设置，从而与固定层的磁化方向相同或相反。
图2是示意性地示出根据某些示范实施例的、图1中所示的半导体存储器件的一部分的框图。
存储单元阵列270的块272可以包括偶数页块274和奇数页块276。
偶数页块274可以包括由偶数页驱动电路278驱动的多个偶数页WL_L<0>到WL_L<n>。奇数页块276可以包括由奇数页驱动电路279驱动的多个奇数页WL_R<0>到WL_R<n>。在这里，“n”可以是2或更大的自然数，并且可以指块中页的数目。
块272可以是存储器块、存储器区块(bank)或者存储器列(rank)。
一个偶数页WL_L<0>和一个奇数页WL_R<0>可以构成一页。当全页打开时由行地址选择第一字线的情况下，偶数页WL_L<0>和奇数页WL_R<0>可以同时被激活。
在半页打开时由行地址选择第一字线的情况下，偶数页WL_L<0>和奇数页WL_R<0>之一可以被激活。这里，是激活偶数页WL_L<0>还是激活奇数页WL_R<0>可以根据不同于行地址的地址或任何其他信息来确定。
块272的页选择器275可以以OTF的方式接收页大小选择信息。此外，当页大小选择信息指示所选页的一部分被打开时，页选择器275可以接收打开页选择信息以确定页的一部分要被打开。这里，打开页选择信息可以包括在列地址中的一个或多个位。例如，包括在列地址中的位可以是列地址的最高有效位(MSB)。例如，列地址可以是11位，列地址位的MSBCA[10]决定可以驱动偶数页驱动电路278还是驱动奇数页驱动电路279。
在图2中，在根据以OTF方式施加的页大小选择信息“0”打开半页的情况下，可以由行地址RA[14：0]选择多页中的一个。例如，如果在半页打开模式中由行地址选择第一字线WL<0>，则可以根据列地址MSB CA[10]指示的信息(0或1)来激活偶数页WL_L<0>和奇数页WL_R<0>之一。因为如果列地址MSB CA[10]为“0”则可以去激活奇数页WL_R<0>，所以当仅在偶数页中发生数据读或写操作时有可能降低功耗。
用于激活所选页的激活操作可以是读取页中的数据的先决条件。预充电操作也可以是必要的，以利用预充电电平来预充电所选位线以关闭打开的页。可能需要操作电流以执行激活操作和预充电操作。如上所述，在一些实施例中，如果根据半页选择去激活奇数页WL_R<0>，则对于奇数页WL_R<0>的激活操作或预充电操作不是必要的，并且因此可以节省激活电流。
在一些实施例中，当在激活操作模式(全页打开)中打开整个所选页时，不需要选择偶数页和奇数页，并且可以忽略列地址的MSB CA[10]。因此，列地址的MSB CA[10]可以被视为“不关注的”信号。
在图2中，本发明构思的实施例示出了半页打开的示例。然而，本发明构思的范围和精神可以不限于此。例如，一个页可以被划分成四个四分之一页。
两个半页可以分别被称为偶数页和奇数页。两个半页也可以分别被称为左页和右页。
根据本发明构思的示范性实施例，在全页打开模式的选择中两个字线被使能，而在半页打开模式的选择中两个字线中的一个可以被选择。
图3是示出根据本发明构思的示范性实施例的偶数页被打开的情况的图。
参照图3，在根据以OTF方式施加的页大小选择信息“0”打开半页的情况下，偶数页278a可以被打开，如箭头AR10所标记的，并且奇数页279a可以被关闭。在这种情况下，接收到的列地址的MSB CA[10]可以是逻辑值“0”。
图4是示出根据本发明构思的示范性实施例的奇数页被打开的情况的图。
参照图4，在根据以OTF方式施加的页大小选择信息“0”打开半页的情况下，偶数页278a可以被关闭，并且奇数页279a可以被打开，如箭头AR20所标记的。在这种情况下，接收到的列地址的MSB CA[10]可以是逻辑值“1”。
图5是示出根据本发明构思的示范性实施例的当选择页大小时打开全页的情况的图。
参照图5，在根据以OTF方式施加的页大小选择信息“1”打开全页的情况下，奇数页279a可以被打开，如箭头AR20所标记的，并且偶数页278a可以被打开，如箭头AR10所标记的。在这种情况下，MSB CA[10]可以被视为“不关注的”信号。
根据本发明构思的示范性实施例，页被打开(或页打开)可以指字线或页的激活或使能操作。
图6是示出根据本发明构思的示范性实施例的半页打开操作的图。
在图6中，示出了在以OTF方式提供页大小选择信息的情况下在读和写操作中的半页打开操作。
在步骤S610中，可以在写命令和读命令(S620，S630)之前接收用于激活由行地址选择的页的激活命令。
在接收激活命令(S610)之前，在步骤S600中，可以设置页操作模式，以通知以OTF方式指定页大小选择信息。
在设置页操作模式(S600)中执行的模式寄存器写(MRW)可以指设置模式寄存器设置(MRS)模式中的模式。例如，在以OTF方式指定页大小选择信息的情况下页操作模式可以通过在MRS模式中施加“10”来设置。页大小选择信息可以通过在MRS模式中施加“00”被预先设置以指示半页。
本发明构思的实施例被例示为，在步骤S600中通过MRS模式设置页操作模式。然而，本发明构思的范围和精神不限于此。页操作模式可以通过熔丝(fuse)选项或任何其它方法来设置。
在步骤S610中，存储器控制器100可以以OTF方式将页大小选择信息施加到半导体存储器件200。例如，假设页大小选择信息“0”指示半页打开，并且页大小选择信息“1”指示全页打开。参照图6，在步骤S610中，激活命令可以通过施加页大小选择信息“0”来指示半页打开。
此外，存储器控制器100可以将用于选择页的行地址施加到半导体存储器件200的解码器210。例如，在施加了15位行地址RA[14：0]的情况下，可以选择多个页中的一个。
如参照图3和图4所描述的，存储器控制器100可以向半导体存储器件200的解码器210提供指示是选择所选页的偶数页还是奇数页的打开页选择信息。这里，打开页选择信息可以是列地址的一个或多个位，例如，列地址的MSB。在列地址是11位列地址的情况下，当作为MSB的位CA[10]是“0”时可以打开所选页的偶数页，并且当作为MSB的位CA[10]是“1”时可以打开所选页的奇数页。
在施加激活命令的步骤S610中，当施加行地址时，如果如图3或图4所示以OTF方式给出页大小选择信息和打开页选择信息，则可以选择偶数页或奇数页。例如，在偶数页被打开的情况下，连接到偶数页的存储单元可以被存取以用于读操作或写操作。
在步骤S620中，当施加写命令时，10位列地址可以被用于选择包括位线的列。例如，在列地址是11位地址的情况下，由于作为MSB的位CA[10]的信息被用作打开页选择信息，因此它在步骤S620中可以被忽略，除了MSB外的剩余10位列地址可以被用于选择位线。因此，CA[10]可以被视为“不关注的”信号。
在步骤S620中，当施加写命令时，数据可以被写入连接到所选半页的存储单元。
在步骤S630中，当施加读命令时，10位列地址可以被用于选择列。在列地址是11位地址的情况下，由于作为MSB的位CA[10]的信息被用作打开页选择信息，因此它在步骤S630中可以被忽略，除了MSB外的剩余10位列地址可以被用于选择位线。因此，CA[10]可以被视为“不关注的”信号。
可以例如通过感测放大器从在施加了读命令的步骤S630中所选的、连接到半页的存储单元读取数据。
如果完成了写和读操作，则在步骤S640中，可以执行预充电操作以关闭打开的半页。
如上所述，因为可以在步骤S610、S620和S630中打开半页，所以与全页打开操作相比可以减少电力消耗。
图7是示出根据本发明构思的示范性实施例的全页打开操作的图。
参照图7，在施加激活命令的步骤S700中，存储器控制器100可以以OTF方式将页大小选择信息施加到半导体存储器件200。例如，当页大小选择信息为“0”时可以设置为全页打开，并且当页大小选择信息为“1”时可以设置为半页打开。参照图7，在步骤S700中施加的激活命令可以是指示全页打开的命令，因为向其施加了页大小选择信息“1”。
此外，存储器控制器100可以向半导体存储器件200提供用于选择页的行地址。例如，在施加15位行地址RA[14:0]的情况下，可以选择多个页中的一个。
对于全页打开，如参照图5所描述的，可以不需要打开页选择信息。例如，列地址的MSB CA[10]的信息可以被忽略。这样，MSB CA[10]的信息可以被视为“不关注的”信号。
因此，在施加激活命令的步骤S700中，如果在施加行地址时以OTF方式给出页大小选择信息，则可以如参照图5描述的那样打开全页。在这种情况下，连接到偶数页和奇数页的存储单元可以被存取以用于读操作或写操作。
在施加写命令的步骤S710中，11位列地址可以被用于选择包括位线的列。例如，在列地址是11位地址的情况下，作为MSB的位CA[10]的信息以及除了MSB外的剩余10位列地址可以被用于选择位线。
在施加写命令的步骤S710中，可以在连接到所选全页的存储单元中写入数据。
除了MSB CA[10]的信息不同，步骤S720可以与步骤S710相同。在MSB CA[10]的信息彼此不同的情况下，可以根据位CA[10]的信息和剩余的10位列地址来选择列，例如，位线。
在每一个都施加读命令的步骤S730和740中，11位列地址可以被用于选择包括位线的列。例如，在列地址是11位地址的情况下，作为MSB的位CA[10]的信息以及列地址的剩余10位CA[9：0]可以被用于选择位线。
在每一个都施加读命令的步骤S730和740中，可以从连接到所选全页的存储单元读出数据。
除了MSB CA[10]的信息不同，步骤S740可以与步骤S730相同。在MSB CA[10]的信息彼此不同的情况下，可以根据位CA[10]的信息和剩余的10位列地址来选择列，例如，位线。
如果完成了写或读操作，则在步骤S750中，可以执行预充电操作以关闭打开的全页。
图8是示出根据本发明构思的另一示范性实施例的半页打开操作的图。
本发明构思的实施例在图8中被例示为以MRS方式，而不是以OTF方式，指定页大小选择信息。
在步骤S800中的设置页操作模式中执行的模式寄存器写(MRW)可以指定义MRS模式中的页选择模式。例如，在MRS模式中施加“00”的情况下，页大小选择信息可以被设置为指示半页。
在施加激活命令的步骤S810中，存储器控制器100可以将用于选择页的行地址施加到半导体存储器件200的解码器210。例如，在施加了15位行地址RA[14：0]的情况下，可以选择多个页中的一个。
如参照图3和图4所描述的，存储器控制器100可以向半导体存储器件200的解码器210提供指示是选择所选页的偶数页还是奇数页的打开页选择信息。这里，打开页选择信息可以使用列地址的一部分位信息，例如，列地址的MSB的状态信息来给出。在列地址是11位地址的情况下，当作为MSB的位CA[10]是“0”时可以打开所选页的偶数页，并且当作为MSB的位CA[10]是“1”时可以打开所选页的奇数页。
在施加激活命令的步骤S810中，如果当施加行地址时给出了打开页选择信息，则可以如参照图3或图4所描述的打开偶数页或奇数页。例如，在偶数页被打开的情况下，连接到打开的偶数页的存储单元可以被存取以用于读或写操作。
在这种情况下，以OTF方式施加的信息可以被忽略。
在施加写命令的步骤S820中，10位列地址可以是有效的。例如，在列地址是11位地址的情况下，由于作为MSB的位CA[10]的信息被用作打开页选择信息，因此它在步骤S820中可以被忽略，并且除了MSB外的剩余10位列地址可以有效用于选择位线。因此，CA[10]可以被视为“不关注的”信号。
数据可以被写入在施加写命令的步骤S820中所选择的、连接到半页的存储单元。
在步骤S830中，当施加读命令时，10位列地址可以是有效的。例如，在列地址是11位地址的情况下，由于作为MSB的位CA[10]的信息被用作打开页选择信息，因此它在步骤S830中可以被忽略，除了MSB外的剩余10位列地址可以有效用于选择位线。因此，CA[10]可以被视为“不关注的”信号。
可以通过感测放大器从在施加了读命令的步骤S830中所选的、连接到半页的存储单元读取数据。
如果完成了写或读操作，则在步骤S840中，可以执行预充电操作以关闭打开的半页。
如上所述，因为可以在步骤S810、S820和S830中打开半页，所以与打开全页的情况相比可以减少激活操作和预充电操作中的电力消耗。
图9是示意性地示出根据本发明构思的另一示范实施例的全页打开操作的图。
参照图9，在步骤S900中的设置页操作模式中执行的模式寄存器写(MRW)可以指定义MRS模式中的页选择模式。例如，在MRS模式中施加“01”的情况下，页大小选择信息可以被设置为指示全页。
在施加激活命令的步骤S910中，存储器控制器100可以将用于选择页的行地址施加到半导体存储器件200的解码器210。例如，在施加了15位行地址RA[14：0]的情况下，可以选择多个页中的一个。
对于全页打开，如参照图5所描述的，可以不需要打开页选择信息。例如，列地址的MSB CA[10]的信息可以被忽略。这样，MSB CA[10]的信息可以被视为“不关注的”信号。在这种情况下，以OTF方式施加的信息也可以被忽略。
因此，如果在施加激活命令的步骤S910中施加了行地址，则可以如参照图5描述的那样打开全页。在这种情况下，连接到偶数数和奇数页的存储单元可以被存取以用于读操作或写操作。
在施加写命令的步骤S920中，11位列地址全部可以被使用。例如，在列地址是11位地址的情况下，作为MSB的位CA[10]的信息以及除了MSB外的剩余10位列地址可以被用于选择位线。
在施加写命令的步骤S920中，可以在连接到所选全页的存储单元中写入数据。
在施加读命令的步骤S930中，11位列地址全部可以被使用。例如，在列地址是11位地址的情况下，作为MSB的位CA[10]的信息以及除了MSB外的列地址的剩余10位CA[9：0]可以被用于选择位线。
可以从在施加了读命令的步骤S930中所选的、连接到全页的存储单元读取数据。
如果完成了写或读操作，则在步骤S940中，可以执行预充电操作以关闭打开的全页。
图10是示意性示出根据本发明构思的示范性实施例的计算设备的框图。
参照图10，计算设备可以包括存储器系统4500，其包括存储器控制器4510和DRAM4520。计算设备可以包括信息处理设备或计算机。例如，计算设备还可以包括调制解调器4400、中央处理单元(CPU)4100和RAM 4200、以及用户接口4300，它们电连接到系统总线4250，以及存储器系统4500。由CPU 4100处理的数据或者从外部设备输入的数据可以被存储在存储器系统4500中。
计算设备可以被应用到固态盘、相机图像传感器、应用芯片组等。例如，存储器系统4500可以利用固态驱动器(SSD)来实现。在这种情况下，计算设备可以在存储器系统4500中存储大量数据。
在存储器系统4500中，存储器控制器4510可以将命令、地址、数据和任何其它控制信号发送到DRAM 4520。
CPU 4100可以用作主机，并且可以控制计算设备的总体操作。
CPU 4100和存储器控制器4510之间的主机接口可以包括用于改变存储器控制器4510与主机之间的交换的各种协议。在示范性实施例中，存储器控制器4510可以被配置为通过包括以下协议的各种协议中的至少一个与主机或外部设备进行通信：通用串行总线(USB)协议、多媒体卡(MMC)协议、外设部件互连(PCI)协议、PCI-Express(PCI-E)协议、高级技术附件(ATA)协议、串行ATA协议、并行ATA协议、小型计算机小型接口(SCSI)协议、增强型小型磁盘接口(ESDI)协议和集成驱动电子设备(IDE)协议。
图10中所示的计算设备可以被提供作为电子设备的各种部件之一，所述电子设备是诸如计算机、超移动个人计算机(UMPC)、数字图像播放器、数字视频记录器、数字视频播放器、形成数据中心的存储装置、在无线环境中发送和接收信息的设备、构成家庭网络的各种电子设备中的一个、构成计算机网络的各种电子设备中的一个、构成远程信息处理网络的各种电子设备中的一个、射频识别(RFID)设备、以及构成计算系统的各种组件中的一个。
DRAM 4520可以如参照图1或图2所描述的那样在存储操作中自适应地调整要被打开的页的大小，从而降低或最小化计算设备的功耗。
图10中示出的计算设备的存储器系统4500可以根据各种不同封装技术中的任意技术来封装。这样的封装技术的示例包括：层叠封装(PoP)、球栅阵列(BGA)、芯片尺寸封装(CSP)、塑料带引线芯片载体(PLCC)、塑料双列直插封装(PDIP)、叠片内裸片封装、晶片内裸片形式、板上芯片(COB)、陶瓷双列直插式封装(CERDIP)、塑料标准四边扁平封装(MQFP)、小外型集成电路(SOIC)、缩小型小外型封装(SSOP)、薄型小外型封装(TSOP)、薄型四边扁平封装(TQFP)、系统级封装(SIP)、多芯片封装(MCP)、晶片级结构封装(WFP)和晶片级处理堆叠封装(WSP)。
图11是示出根据本发明构思的示范性实施例的便携式多媒体设备的框图。
参照图11，便携式多媒体设备700可以包括处理器720、芯片组722、数据网络725、桥接器735、显示器740、非易失性存储器760、DRAM 770、键盘736、麦克风737、触摸单元738和指示设备739。如图1或图2所示进行配置的DRAM 770可以在存取操作中自适应地调整要被打开的页的大小，从而降低或最小化便携式多媒体设备700的功耗。
芯片组722可以向DRAM 770提供命令、地址、数据或任何其它控制信号。
处理器720可以用作主机，并且可以控制便携式多媒体设备700的整体操作。
处理器720和芯片组722之间的主机接口可以包括各种数据通信协议。
非易失性存储器760可以利用电可擦除可编程只读存储器(EEPROM)、快闪存储器、磁RAM(MRAM)、自旋转移矩MRAM(STT-MRAM)、导电桥接RAM(CBRAM)、铁电RAM(FeRAM)、被称为OUM(Ovonic统一存储器)的相变RAM(PRAM)、电阻RAM(RRAM或ReRAM)、纳米管RRAM、聚合物RAM(PoRAM)、纳米浮栅存储器(NFGM)、全息存储器、分子电子存储器件或绝缘体阻变存储器来实现。
图11中示出的便携式多媒体设备700可以被改变或扩展为电子设备的各种组件之一，所述电子设备是诸如计算机、超移动个人计算机(UMPC)、工作站、上网本、个人数字助理(PDA)、便携式计算机(PC)、网络平板、无线电话、移动电话、智能电话、智能电视、三维电视、电子书、便携式多媒体播放器(PMP)、便携式游戏控制台、导航设备、黑盒、数字相机、数字多媒体广播(DMB)播放器、数字音频记录器、数字音频播放器、数字图像记录器、数字图像播放器、数字视频记录器、数字视频播放器、作为数据中心的存储装置、在无线环境中发送和接收信息的设备、构成家庭网络的各种电子设备中的一个、构成计算机网络的各种电子设备中的一个、构成远程信息处理网络的各种电子设备中的一个、射频识别(RFID)设备、以及构成计算系统的各种组件中的一个。
图12是示出根据本发明构思的示范性实施例的堆叠型存储器模块的框图。为了描述方便，存储器控制器8300可以与存储器模块一起示出。
如图12所示，存储器模块8200可以包括安装在模块板上的一个或多个半导体存储器件8210。半导体存储器件8210可以是DRAM芯片。半导体存储器器件8210中的每一个可以包括多个半导体层。半导体层可以包括一个或多个主芯片8211和一个或多个从芯片8212。
可以使用硅通孔(TSV)来执行半导体层之间的信号传输。存储器模块8200可以通过系统总线与存储器控制器8300通信，以使得命令CMD/CMD_CPL、地址ADD、标志和信息比特在存储模块8200和存储器控制器8300之间被发送和接收。
如参照图1或图2所示配置的半导体存储器件8210可以自适应地打开页大小，从而在存储器存取操作中降低功耗。这可以意味着存储器模块8200的功耗被降低。
图13是示出根据本发明构思的示范性实施例的移动电子设备的框图。
图13中所示的移动电子设备1000可以是具有无线网络功能的设备，诸如蜂窝电话、智能电话或平板PC。
参照图13，移动电子设备100可以包括片上系统(SoC)1001。SoC 1001可以以层叠封装(PoP)形式制造。SoC 1001可以包括应用处理器1100、WideIO存储器1200和LPDDR DRAM1300。这里，LPDDR DRAM 1300可以指低功率DDRx DRAM(x是3或更大的整数)。
在应用处理器1100中实现了信道交织单元1110的情况下，信道交织单元1110可以在WideIO存储器1200和LPDDR DRAM 1300之间执行信道交织操作。
无线电收发器1400可以通过天线接收和发送无线信号。例如，无线电收发器1400可以将通过天线接收到的信号转换为能够在SoC 1001中处理的无线信号。SoC 1001可以执行关于来自无线电收发器1400的信号的数据处理，并且它可以将处理的数据存储在WideIO存储器1200或LPDDRx存储器中，或者可以通过显示器1600显示处理的数据。
此外，无线电收发器1400可以将来自SoC 1001的信号转换成无线信号，并且可以通过天线将转换的无线信号输出到外部。
输入设备1500可以是接收用于控制SoC 1001的操作的控制信号或者要被SoC1001处理的数据的设备，并且可以是诸如触摸垫或计算机鼠标的指示设备、小键盘或者键区。
SoC 1001可以控制显示器1600的操作，以使得来自WideIO存储器1200或LPDDRDRAM 1300的数据、来自无线电收发器1400的无线信号、或来自输入设备1500的信号通过显示器1600显示。
在图13中，本发明构思的实施例被例示为，SoC 1001包括WideIO存储器2200和信道交织单元2110。然而，LPDDR DRAM 1300可以独立地提供在不包括WideIO存储器2200和信道交织单元2110的SoC 1001的外部或内部。
图13的移动电子设备可以包括具有参照图1或图2描述的页大小调整功能的LPDDRDRAM 1300，从而降低移动电子设备的功耗。
根据本发明构思的示范性实施例，当为了读操作或写操作而打开页时，有可能降低或最小化功耗。
虽然已经参照本发明构思的示范性实施例描述了本发明构思，但是对于本领域技术人员将显而易见的是，可以进行各种改变和修改而不脱离本发明构思的精神和范围。因此，应当理解，上述实施例不是限制性的，而是说明性的。
在一些情况下，页大小调整方式可以通过改变图中的电路组件或者添加或减去组件来以各种方式进行改变或修改，而不脱离本发明构思的精神和范围。此外，本发明构思的实施例被例示为，半导体存储器件包括DRAM。然而，本发明构思的范围和精神不限于此。

Claims (14)

1.一种半导体存储器件，包括：
存储单元阵列，包括多个页，每个页被配置为在读操作模式或写操作模式之前的激活操作模式期间被激活；
解码器，被配置为解码地址和命令；以及
控制电路，被配置为在激活操作模式期间，响应于页大小选择信息，激活所选页的部分或全部，
其中，所述解码器被配置为基于所述命令确定激活操作模式、读操作模式和写操作模式中的一个，
其中，所述地址包括行地址和列地址，
其中，当在激活操作模式期间激活所选页的部分时，使用所述列地址的至少第一位，当在激活操作模式期间激活所选页的全部时，忽略所述列地址的至少第一位，当在读操作模式或写操作模式期间激活所选页的部分时，忽略所述列地址的至少第一位并且使用所述列地址的剩余的其他位，并且当在读操作模式或写操作模式期间激活所选页的全部时，使用所述列地址的至少第一位以及所述列地址的剩余的其他位，
其中，所述控制电路还配置为在激活操作模式之前的模式寄存器设置模式期间，选择第一页模式、第二页模式和即时模式中的一个，
其中，设置所述页大小选择信息，使得响应于第一页模式被选择，在激活操作模式期间激活所选页的部分，
其中，设置所述页大小选择信息，使得响应于第二页模式被选择，在激活操作模式期间激活所选页的全部，以及
其中，响应于即时模式被选择，用引起激活操作模式的命令接收所述页大小选择信息。
2.如权利要求1所述的半导体存储器件，被配置以使得要被激活的所选页的部分是根据打开页选择信息确定的。
3.如权利要求2所述的半导体存储器件，其中，所述打开页选择信息是所述列地址的至少第一位。
4.如权利要求3所述的半导体存储器件，其中，所述列地址的至少第一位是所述列地址的最高有效位(MSB)。
5.如权利要求3所述的半导体存储器件，其中，所选页的部分是所选页的偶数页或奇数页。
6.如权利要求1所述的半导体存储器件，被配置以使得当激活所选页的部分时，在写操作模式中列的选择通过对除了所述列地址的至少第一位外的所述列地址的剩余的其他位进行解码来执行。
7.如权利要求1所述的半导体存储器件，被配置以使得当激活所选页的部分时，则在读操作模式中列的选择通过对除了所述列地址的至少第一位外的所述列地址 的剩余的其他位进行解码来执行。
8.一种半导体存储器件，包括：
存储单元阵列，包括多个页，用于存储数据的多个存储单元被连接到所述多个页，并且所述多个页是由行地址选择的；
解码器，被配置为解码地址和命令，所述地址包括行地址和列地址；以及
控制电路，被配置为接收页大小选择信息，其指示是激活存储单元阵列的所选页的部分或全部，
其中，所述半导体存储器件被配置以使得当在读操作模式或写操作模式之前的激活操作模式中由行地址选择页时，在激活操作模式中要被激活的所选页的部分是根据列地址确定的，
其中，当在激活操作模式期间激活所选页的部分时，使用所述列地址的至少第一位，并且当在读操作模式或写操作模式期间激活所选页的部分时，忽略所述列地址的至少第一位并且使用所述列地址的剩余的其他位，
当在激活操作模式期间激活所选页的全部时，忽略所述列地址的至少第一位，并且当在读操作模式或写操作模式期间激活所选页的全部时，使用所述列地址的至少第一位以及所述列地址的剩余的其他位，以及
其中，所述解码器被配置为基于所述命令确定激活操作模式、读操作模式和写操作模式中的一个。
9.如权利要求8所述的半导体存储器件，被配置以使得页大小选择信息是在模式寄存器设置模式中设置的。
10.如权利要求8所述的半导体存储器件，其中，所述列地址的至少第一位是列地址的最高有效位(MSB)。
11.如权利要求8所述的半导体存储器件，所选页的述部分是所选页的一半或所选页的四分之一。
12.一种半导体存储器件，包括：
存储单元阵列，包括多个页，用于存储数据的多个存储单元被连接到所述多个页；
解码器，被配置为解码地址和命令；以及
控制电路，被配置为在读操作模式或写操作模式之前的激活操作模式期间，基于从存储器控制器施加的页大小选择信息来激活所选页的部分或全部，在所述激活操作模式期间所选页的部分或全部被激活，
其中，所述解码器被配置为基于所述命令确定激活操作模式、读操作模式和写操作模式中的一个，
其中，所述地址包括行地址和列地址，
其中，当在激活操作模式期间激活所选页的部分时，使用所述列地址的至少第一位，当在激活操作模式期间激活所选页的全部时，忽略所述列地址的至少第一位，当在读操作模式或写操作模式期间激活所选页的部分时，忽略所述列地址的至少第一位并且使用所述列地址的剩余的其他位，并且当在读操作模式或写操作模式期间激活所选页的全部时，使用所述列地址的至少第一位以及所述列地址的剩余的其他位，
其中，所述控制电路还配置为在激活操作模式之前的模式寄存器设置模式期间，选择第一页模式、第二页模式和即时模式中的一个，
其中，设置所述页大小选择信息，使得响应于第一页模式被选择，在激活操作模式期间激活所选页的部分，
其中，设置所述页大小选择信息，使得响应于第二页模式被选择，在激活操作模式期间激活所选页的全部，以及
其中，响应于即时模式被选择，用引起激活操作模式的命令接收所述页大小选择信息。
13.如权利要求12所述的半导体存储器件，其中，要被激活的所选页的部分根据所述列地址的最高有效位(MSB)确定。
14.如权利要求12所述的半导体存储器件，其中，所选页的部分是所选页的一半或所选页的四分之一。
CN201610561657.4A 2015-07-17 2016-07-15 具有自适应页大小控制的半导体存储器件 Active CN106356087B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2015-0101804 2015-07-17
KR1020150101804A KR20170010274A (ko) 2015-07-17 2015-07-17 적응적 페이지 사이즈 조절 기능을 갖는 반도체 메모리 장치

Publications (2)

Publication Number Publication Date
CN106356087A CN106356087A (zh) 2017-01-25
CN106356087B true CN106356087B (zh) 2020-10-09

Family

ID=57775042

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610561657.4A Active CN106356087B (zh) 2015-07-17 2016-07-15 具有自适应页大小控制的半导体存储器件

Country Status (3)

Country Link
US (1) US20170017434A1 (zh)
KR (1) KR20170010274A (zh)
CN (1) CN106356087B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107437433A (zh) * 2017-06-12 2017-12-05 中国科学院微电子研究所 Nand闪存存储器的读操作方法、电子设备和计算机可读存储介质
US10394456B2 (en) * 2017-08-23 2019-08-27 Micron Technology, Inc. On demand memory page size
US11210019B2 (en) 2017-08-23 2021-12-28 Micron Technology, Inc. Memory with virtual page size
KR102408858B1 (ko) * 2017-12-19 2022-06-14 삼성전자주식회사 비휘발성 메모리 장치, 이를 포함하는 메모리 시스템 및 비휘발성 메모리 장치의 동작 방법
KR102558827B1 (ko) * 2018-01-02 2023-07-24 삼성전자주식회사 반도체 메모리 장치, 및 이 장치를 구비하는 메모리 시스템 및 전자 장치
CN111241007B (zh) * 2018-11-29 2022-06-28 长鑫存储技术有限公司 数据读写方法及装置、动态随机存储器
CN111240582B (zh) * 2018-11-29 2022-01-28 长鑫存储技术有限公司 数据读写方法、读写装置和动态随机存储器
CN112712834B (zh) * 2019-10-25 2024-09-06 长鑫存储技术(上海)有限公司 写操作电路、半导体存储器和写操作方法
US11107530B2 (en) 2019-12-31 2021-08-31 Taiwan Semiconductor Manufacturing Company Limited Non-volatile static random access memory (nvSRAM) with multiple magnetic tunnel junction cells
KR20210091404A (ko) 2020-01-13 2021-07-22 삼성전자주식회사 메모리 장치, 메모리 모듈 및 메모리 장치의 동작 방법
US11404424B2 (en) * 2020-04-28 2022-08-02 Taiwan Semiconductor Manufacturing Company Limited Static random access memory with magnetic tunnel junction cells
TWI770950B (zh) 2020-04-28 2022-07-11 台灣積體電路製造股份有限公司 記憶體單元、記憶體系統與記憶體單元的操作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6216178B1 (en) * 1998-11-16 2001-04-10 Infineon Technologies Ag Methods and apparatus for detecting the collision of data on a data bus in case of out-of-order memory accesses of different times of memory access execution
US6625685B1 (en) * 2000-09-20 2003-09-23 Broadcom Corporation Memory controller with programmable configuration
US20050228962A1 (en) * 2002-04-05 2005-10-13 Yoshinori Takase Non-volatile storage device
CN101933095A (zh) * 2008-02-04 2010-12-29 莫塞德技术公司 具有可配置页面尺寸的非易失性存储器设备
CN102760482A (zh) * 2011-04-21 2012-10-31 爱思开海力士有限公司 半导体存储器件

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008108417A (ja) * 2006-10-23 2008-05-08 Hynix Semiconductor Inc 低電力ｄｒａｍ及びその駆動方法
KR100874441B1 (ko) * 2007-01-09 2008-12-17 삼성전자주식회사 멀티-비트 데이터를 저장할 수 있는 플래시 메모리 장치,그것을 제어하는 메모리 제어기, 그리고 그것을 포함한메모리 시스템
WO2013015893A1 (en) * 2011-07-27 2013-01-31 Rambus Inc. Memory with deferred fractional row activation

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6216178B1 (en) * 1998-11-16 2001-04-10 Infineon Technologies Ag Methods and apparatus for detecting the collision of data on a data bus in case of out-of-order memory accesses of different times of memory access execution
US6625685B1 (en) * 2000-09-20 2003-09-23 Broadcom Corporation Memory controller with programmable configuration
US20050228962A1 (en) * 2002-04-05 2005-10-13 Yoshinori Takase Non-volatile storage device
CN101933095A (zh) * 2008-02-04 2010-12-29 莫塞德技术公司 具有可配置页面尺寸的非易失性存储器设备
CN102760482A (zh) * 2011-04-21 2012-10-31 爱思开海力士有限公司 半导体存储器件

Also Published As

Publication number Publication date
KR20170010274A (ko) 2017-01-26
US20170017434A1 (en) 2017-01-19
CN106356087A (zh) 2017-01-25

Similar Documents

Publication Publication Date Title
CN106356087B (zh) 具有自适应页大小控制的半导体存储器件
US10855412B2 (en) Characterization of in-chip error correction circuits and related semiconductor memory devices/memory systems
US9818707B2 (en) Stacked memory chip having reduced input-output load, memory module and memory system including the same
US11438016B2 (en) Error detection code generation circuits of semiconductor devices, memory controllers including the same and semiconductor memory devices including the same
KR102401271B1 (ko) 메모리 시스템 및 그 동작 방법
US9747058B2 (en) Semiconductor memory device, memory system including the same, and method of operating the same
TWI557562B (zh) 積體電路記憶體裝置
US10002045B2 (en) Semiconductor memory devices having input/output gating circuit and memory systems including the same
US9552867B2 (en) Semiconductor memory devices and memory systems including the same
US9753651B2 (en) Memory system, memory module, and methods of operating the same
US9070467B2 (en) Memory system including nonvolatile memory device and control method thereof
US10109344B2 (en) Semiconductor memory devices with banks with different numbers of memory cells coupled to their bit-lines and memory systems including the same
US9214244B2 (en) Method of reading data stored in fuse device and apparatuses using the same
US20180136844A1 (en) Arithmetic circuit and a semiconductor device
US9881679B2 (en) Method of shaping a strobe signal, a data storage system and strobe signal shaping device
US8670269B2 (en) Resistive memory device and method of writing data using multi-mode switching current
KR102555452B1 (ko) 반도체 메모리 장치, 이의 동작 방법 및 이를 포함하는 시스템
US20190278716A1 (en) Memory controller and operating method thereof
CN107301872B (zh) 半导体存储器装置的操作方法
US20180151217A1 (en) Semiconductor device
KR102284103B1 (ko) 차동 신호들 간 정전류 흐름 방지용 래치 컨트롤러를 구비한 반도체 장치
US20160078964A1 (en) Method for testing redundancy area in semiconductor memory device
US10990522B2 (en) Electronic devices relating to a mode register information signal
KR20170033593A (ko) 반도체장치 및 반도체시스템
US9679621B2 (en) Semiconductor device and semiconductor system

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant