CN105990334A - 半导体装置及半导体装置的试验方法 - Google Patents
半导体装置及半导体装置的试验方法 Download PDFInfo
- Publication number
- CN105990334A CN105990334A CN201610079602.XA CN201610079602A CN105990334A CN 105990334 A CN105990334 A CN 105990334A CN 201610079602 A CN201610079602 A CN 201610079602A CN 105990334 A CN105990334 A CN 105990334A
- Authority
- CN
- China
- Prior art keywords
- region
- type
- semiconductor
- potential
- semiconductor region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 206
- 238000012360 testing method Methods 0.000 title claims abstract description 65
- 238000000034 method Methods 0.000 title claims description 4
- 239000000758 substrate Substances 0.000 claims abstract description 55
- 238000010998 test method Methods 0.000 claims abstract description 7
- 239000012535 impurity Substances 0.000 claims description 26
- 230000003071 parasitic effect Effects 0.000 claims description 23
- 239000002344 surface layer Substances 0.000 claims description 8
- 238000012216 screening Methods 0.000 abstract description 49
- 230000001681 protective effect Effects 0.000 abstract description 26
- 230000007547 defect Effects 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 75
- 230000015556 catabolic process Effects 0.000 description 27
- 239000011229 interlayer Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 8
- 238000010521 absorption reaction Methods 0.000 description 4
- 230000020169 heat generation Effects 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 230000000295 complement effect Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 239000012141 concentrate Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
- H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
- H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
- H10D89/611—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using diodes as protective elements
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2601—Apparatus or methods therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/02—Manufacture or treatment characterised by using material-based technologies
- H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
- H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
- H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
- H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
- H10D89/931—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs characterised by the dispositions of the protective arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D10/00—Bipolar junction transistors [BJT]
- H10D10/60—Lateral BJTs
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
Abstract
本发明提供防止保护元件发生破坏且能够精度良好地检测与保护元件形成在同一半导体基板的设备的初期不良的半导体装置及半导体装置的试验方法。保护元件(10)是在n‑型半导体基板的正面具备p‑型阳极区(2)，在背面具备成为阴极层的n+型半导体层(8)的二极管。在p‑型阳极区(2)的内部相互分离地选择性地设有p++型接触区(3)和n+型高浓度区(11)。p++型接触区(3)配置在p‑型阳极区(2)的中央部，n+型高浓度区配置成包围p++型接触区的周围的大致矩形环状。p++型接触区(3)与GND焊盘(7)电连接。n+型高浓度区在通常时被开放，在筛选试验时经由第二布线层(13)与电位比GND焊盘高的电位短路。
Description
技术领域
本发明涉及半导体装置及半导体装置的试验方法。
背景技术
在功率IC(Integrated Circuit：集成电路)中，公知有在同一半导体芯片上形成输出级用的纵向型MOSFET(Metal Oxide Semiconductor Field EffectTransistor：绝缘栅场效应晶体管)、控制电路用的横向型MOSFET和保护这些MOSFET等不受浪涌影响的保护元件的构成。作为这样的功率IC的保护元件，例如使用纵向型二极管。对于现有的半导体装置的保护元件的结构，以使用纵向型二极管的情况为例进行说明。图6A-6B是表示现有的半导体装置的结构的说明图。在图6A中示出现有的保护元件100的平面布局，在图6B中示出沿图6A的切割线Z-Z’的保护元件100的截面结构。
如图6A-6B所示，现有的保护元件100是在成为n-型漂移层101的n-型半导体基板(半导体芯片)的正面侧具备p-型阳极区102，在背面侧具备n+型阴极层108的纵向型二极管。在p-型阳极区102的内部，在p-型阳极区102的中央附近选择性地设有成为与阳极电极104的接触(电接触部)的p++型接触区103。n+型阴极层108经由阴极109与电源电压端子(以下，记为Vcc端子)电连接，p-型阳极区102经由p++型接触区103、阳极电极104和布线层106与GND焊盘(接地端子)107电连接。在图6A-6B中，对与保护元件100形成在同一半导体基板的保护元件100以外的设备(输出级、控制电路等)省略图示。在图6A中，对阳极电极104和层间绝缘膜105省略图示。
在这样的具备现有的保护元件100的半导体装置中，在浪涌从Vcc端子进入时，在p-型阳极区102与n-型漂移层101之间的pn结111施加反向电压，耗尽层112从该pn结111扩展。如果pn结111的反向电压超过比耗尽层112的两端的电位差(扩散电位)大的预定电压(击穿电压)，则浪涌电流从n+型阴极层108，经由n-型漂移层101、p-型阳极区102、p++型接触区103、阳极电极104和布线层106流向GND焊盘107。保护元件100设定为在比与保护元件100形成在同一半导体基板的保护元件100以外的设备的耐压低的反向电压(耐压)下发生击穿，保护该设备远离浪涌。符号113是电场集中而容易发生击穿的位置。
作为具备这样的保护元件的半导体装置，提出了如下装置。n型半导体基板被划分为MOSFET区域和保护环区域，在各MOSFET区域和保护环区域或至少在保护环区域形成有p型阱区。p型阱区的杂质曲线与来自n+型基板的杂质的上方扩散曲线在n型外延层的杂质曲线隐藏的程度以上接触而形成pn结二极管。该pn结二极管的反向击穿电压比常用的动作电压大，且比半导体元件的耐压小(例如，参照下述专利文献1(第2页右下栏第18行～第3页左上栏第4行，图1))。
另外，作为其它装置，提出了在具备形成于同一基板上、并列连接的晶体管和二极管的半导体装置中，使二极管的击穿动作时的电阻比晶体管的击穿动作时的电阻小，且使二极管的二次击穿电流比晶体管的二次击穿电流大的装置(例如，参照下述专利文献2)。另外，作为其它装置，提出了利用金属电极布线将纵向型双极晶体管的正面电极与横向型MOSFET的漏极电连接，施加高ESD(Electro-Static Discharge：静电放电)电压、高浪涌电压时，通过纵向型双极晶体管的动作吸收ESD和浪涌能量，并且限制在发生破坏的横向型MOSFET的击穿耐压以下的电压的装置(例如，参照下述专利文献3)。
另外，作为其它装置，提出了如下装置。ESD保护电路具有MISFET，在MISFET的沟道主体与数据输入输出端子之间，基极与高电平侧电源端子连接，形成寄生双极晶体管。在向高电平侧电源端子施加正的电源电压的通常的动作条件下，寄生双极晶体管保持关闭，高电平侧电源端子打开，在向数据输入输出端子施加正电压的ESD试验中，寄生双极晶体管动作(例如，参照下述专利文献4(第0029段，图1))。在下述专利文献4中，在通常动作时和ESD试验时使保护元件的耐压变化。
现有技术文献
专利文献
专利文献1：日本特开平3-049257号公报
专利文献2：日本特开2010-287909号公报
专利文献3：日本特开2003-338604号公报
专利文献4：日本特开2003-078021号公报
发明内容
技术问题
然而，在具备上述的现有的保护元件的功率IC中，在进行施加比产品的动作电压高的电压来除去保护元件以外的设备发生初期不良的产品的筛选试验时，可能产生如下问题。对于构成保护元件的纵向型二极管的耐压而言，重视与保护元件形成在同一半导体基板的例如控制电路用的横向型MOSFET的保护而设定为比该横向型MOSFET低的耐压。因此，在筛选试验中施加比产品的动作电压高的电压时，由于大电流流过保护元件而发生绝缘破坏等，可能导致保护元件本身发生破坏。即使像上述专利文献4那样根据状况使保护元件的耐压改变，也因为功率IC是高电压和大电流而导致保护元件本身可能发生破坏。
本发明为了消除上述现有技术的问题，目的在于提供防止保护元件发生破坏且能够精度良好地检测与保护元件形成在同一半导体基板的设备的初期不良的半导体装置及半导体装置的试验方法。
技术方案
为了解决上述课题，实现本发明的目的，本发明的半导体装置具有如下特征。构成在第一导电型的半导体基板的表面层选择性地设置第二导电型的第一半导体区而成的二极管。在上述第一半导体区的内部选择性地设有杂质浓度比上述第一半导体区的杂质浓度高的第二导电型的第二半导体区。选择性地设置在上述第一半导体区的内部，与上述第二半导体区分离，且在与上述第二半导体区相比靠外侧的第一导电型的第三半导体区。第一电极电与上述第二半导体区电连接，且与第一电位连接。第二电极与上述半导体基板电连接，且与比上述第一电位高的第二电位连接。在上述第三半导体区电连接有浮置电位的第三电极。
另外，本发明的半导体装置的特征在于，在上述的发明中，还具备选择性地设置在上述第一半导体区的内部，与上述第三半导体区分离，且与上述第三半导体区相比靠外侧，与上述第一半导体区相比杂质浓度高的第二导电型的第四半导体区。
另外，本发明的半导体装置的特征在于，在上述的发明中，还具备第一导电型的第五半导体区和第四电极。上述第五半导体区选择性地设置在上述第一半导体区的内部的、上述第二半导体区与上述第三半导体区之间。上述第四电极与上述第五半导体区电连接，且与上述第一电位连接。
另外，本发明的半导体装置的特征在于，在上述的发明中，与上述二极管在同一上述半导体基板具备耐压比上述二极管的耐压高的半导体元件。并且，在确认上述半导体元件的特性的试验时，上述第三电极与比上述第一电位高的第三电位连接，经由上述第二电极对上述半导体元件施加预定电压。
另外，本发明的半导体装置的特征在于，在上述的发明中，还具备与上述二极管设置在同一上述半导体基板的耐压比上述二极管的耐压高的半导体元件。并且，在确认上述半导体元件的特性的试验时，上述第三电极与比上述第一电位高的第三电位连接，经由上述第二电极对上述半导体元件施加预定电压。此时，上述第二半导体区的杂质浓度或/和上述第三半导体区的杂质浓度设定为在上述试验中，由上述半导体基板、上述第二半导体区和上述第五半导体区构成的寄生双极二极管在比上述预定电压高的电压下发生回扫。
另外，为了解决上述课题，实现本发明的目的，本发明的半导体装置的试验方法是在同一第一导电型的半导体基板上具备二极管和耐压比上述二极管的耐压高的半导体元件的半导体装置的试验方法，具有如下特征。上述二极管是在上述半导体基板的表面层选择性地设置第二导电型的第一半导体区而成的。此外，上述二极管具备第二导电型的第二半导体区和第一导电型的第三半导体区。上述第二半导体区选择性地设置在上述第一半导体区的内部，杂质浓度上述第一半导体区的杂质浓度高。上述第三半导体区选择性地设置在上述第一半导体区的内部，与上述第二半导体区分离，且与上述第二半导体区相比靠外侧。在确认上述半导体元件的特性的试验时，通过对上述第二半导体区施加第一电位，对上述半导体基板施加比上述第一电位高的第二电位而对上述半导体元件施加预定电压，对上述第三半导体区施加比上述第一电位高的第三电位。
另外，本发明的半导体装置的试验方法的特征在于，在上述的发明中，上述预定电压比上述二极管被击穿的反向电压高。
根据上述发明，通过将选择性地设置在二极管的第一半导体区的浮置电位的第三半导体区在筛选试验时与比第一电位高的第三电位短路，从而即使在筛选试验时二极管发生击穿，也能够抑制流过二极管的电流。由此，在抑制了保护元件的发热的状态下，能够对与二极管形成在同一半导体基板的二极管以外的设备施加高的筛选试验电压。另外，根据上述发明，在保护元件形成npn寄生双极晶体管而提高浪涌电流的吸收能力的情况下，也能够对与二极管形成在同一半导体基板的二极管以外的设备施加高的筛选试验电压。
有益效果
根据本发明的半导体装置及半导体装置的试验方法，能够起到防止保护元件发生破坏，且精度良好地检测与保护元件形成在同一半导体基板上的设备的初期不良的效果。
附图说明
图1A-1B是表示第一实施方式的半导体装置的结构的说明图。
图2是表示形成于第一实施方式的半导体装置的保护元件的耐压特性的特性图。
图3A-3B是表示第二实施方式的半导体装置的结构的说明图。
图4A-4B是表示第三实施方式的半导体装置的结构的说明图。
图5是表示形成在第三实施方式的半导体装置的保护元件的耐压特性的特性图。
图6A-6B是表示现有的半导体装置的结构的说明图。
符号说明
1：n-型漂移层
2：p-型阳极区
3：p++型接触区
4：阳极电极
5：层间绝缘膜
6：第一布线层
7：GND焊盘
8：n+型半导体层(纵向型MOSFET的漏层，保护元件的阴极层)
9：背面电极(纵向型MOSFET的漏极，保护元件的阴极)
10，20，30：保护元件
11：n+型高浓度区
12，32：接触电极
13：第二布线层
14a：第一pn结
14b：第二pn结
15a，15b：耗尽层
16：p-型阳极区的角部
21：p+型高浓度区
31：低电位n++型区
33：npn寄生双极晶体管
V1：设备的动作电压
V2：保护元件的击穿电压
V3：筛选试验电压
V4：设备的耐压
V5：通常时的保护元件的回扫开始电压
V6：筛选试验时的保护元件的回扫开始电压
具体实施方式
以下，参照附图详细说明本发明的半导体装置及半导体装置的试验方法的优选的实施方式。在本说明书和附图中，在前缀有n或p的层、区域中，分别表示电子或空穴为多数载流子。另外，标记于n或p的+和-分别表示杂质浓度比未标记+和-的层或区域的杂质浓度高和低。应予说明，在以下的实施方式的说明和附图中，对同样的构成标注相同的符号，省略重复的说明。
(第一实施方式)
对第一实施方式的半导体装置进行说明。图1A-1B是表示第一实施方式的半导体装置的结构的说明图。在图1B中，作为第一实施方式的半导体装置的一个例子，示出在同一半导体基板(半导体芯片)上设置了输出级用的纵向型n沟道功率MOSFET、控制电路用的横向型CMOS(Complementary MOS：互补型MOS)以及保护这些MOSFET不受浪涌影响的保护元件10的车载用的高端(high-side)型功率IC的截面结构。图1A是保护元件10的平面布局(对阳极电极4和层间绝缘膜5图示省略)，图1B的保护元件10是沿图1A的切割线A-A’的截面结构。在图1B中，示出保护元件10的、除去了在保护元件10以外的设备中发生初期不良的产品的筛选试验时的状态。初期不良是指发生与产品规格不同的特性变化。
如图1A-1B所示，第一实施方式的半导体装置具备保护元件10和相互分离地配置在后述的纵向型MOSFET 50的成为n-型漂移层1的n-型半导体基板(半导体芯片)的输出级部、电路部和保护元件部。在输出级部，配置有例如沟槽栅结构的纵向型MOSFET 50作为输出级用的纵向型n沟道功率MOSFET。在输出级部中，在基板正面侧设有纵向型MOSFET 50的MOS栅结构。纵向型MOSFET 50的MOS栅结构是由沟槽51、栅极绝缘膜52、栅电极53、p型基区54、n+型源极区55和p++型接触区56构成的通常的沟槽栅结构。
纵向型MOSFET 50的n+型源极区55和p++型接触区56与源电极57连接，经由第一源极布线层58与设置在基板正面侧的省略了图示的输出焊盘(输出(OUT)端子)电连接。遍及n-型半导体基板的整个背面设置n+型半导体层8，遍及n+型半导体层8的整个表面设置背面电极9。n+型半导体层8作为纵向型MOSFET 50的漏层发挥作用。背面电极9与电位比GND焊盘7的电位高的(第二电位)的电源电压端子(以下，记为Vcc端子)连接。背面电极9作为纵向型MOSFET 50的漏极发挥作用。
在电路部设有控制电路用的横向型CMOS、电路元件71、电源电路72等各电路。在此，仅图示在构成控制电路用的横向型CMOS互补连接的横向型p沟道MOSFET和横向型n沟道MOSFET中的横向型n沟道MOSFET 60。在电路部中，在基板正面的表面层选择性地设有p-型基区61。在p-型基区61设有横向型n沟道MOSFET 60的MOS栅结构。横向型n沟道MOSFET 60的MOS栅结构是由n+型源极区62、n+型漏极区域63、栅极绝缘膜64和栅电极65构成的通常的平面栅结构。
另外，在p-型基区61，以包围横向型n沟道MOSFET 60的周围的方式设有在深度方向贯通p-型基区61的p+型扩散区域66。p+型扩散区域66作为用于确保横向型n沟道MOSFET 60的耐压的保护环发挥作用。在p+型扩散区域66的内部选择性地设有p++型接触区67。源电极68经由n+型源极区62、p+型扩散区域66和p++型接触区67电连接到作为背栅极的p-型基区61。另外，源电极68经由第二源极布线层69与GND焊盘7电连接。
构成控制电路用的横向型CMOS的横向型p沟道MOSFET、耗尽型MOSFET、电阻元件等电路元件71的各元件经由漏极(未图示)电连接到横向型n沟道MOSFET 60的n+型漏极区域63而构成各种逆变器电路。电路元件71经由电源电路72而连接到选择性地设有基板正面的表面层的高电位侧n+型扩散区域73。电源电路72由高耐压的电路元件(未图示)构成，接受电源电位(Vcc端子的电位)而向电路元件71输出低电位，向各种逆变器电路供给电源电压。
在保护元件部，在n-型半导体基板(n-型漂移层1)的正面具备p-型阳极区(第一半导体区)2，在背面设有具备作为阴极层发挥作用的n+型半导体层8的作为纵向型二极管的保护元件10。保护元件10被设定为耐压比与保护元件10形成在同一半导体基板的保护元件10以外的设备(例如输出级用的纵向型MOSFET 50、控制电路用的横向型CMOS等)的耐压低，具有保护该设备不受浪涌影响的功能。具体而言，p-型阳极区2选择性地设置在n-型半导体基板的正面的表面层。在p-型阳极区2的内部，以在基板正面露出的方式选择性地设有p++型接触区(第二半导体区)3。p++型接触区3可以设置在例如p-型阳极区2的中央附近。p++型接触区3是用于进行与阳极电极4的接触的高浓度区。阳极电极(第一电极)4与p++型接触区3接触，并且经由第一布线层6与GND焊盘7电连接。第一布线层6以例如从阳极电极4向GND焊盘7的直线状的平面布局配置。GND焊盘7配置在与例如保护元件10的形成区域相比靠外侧。
另外，在p-型阳极区2的内部，以在基板正面露出的方式与p++型接触区3分离地选择性地设有n+型高浓度区(第三半导体区)11。n+型高浓度区11在筛选试验时连接到电位比GND焊盘7的电位(第一电位)高的(第三电位)，具有限制在p-型阳极区2中流通的电流的功能。优选n+型高浓度区11配置在电场比p++型接触区3容易集中的p-型阳极区2的角部(p-型阳极区2的阴极侧外周端)16侧。例如，n+型高浓度区11可以包围p++型接触区3的周围的大致矩形环状的平面布局配置。另外，n+型高浓度区11可以配置为隔着p-型阳极区2而与p++型接触区3的周围的一部分相向的平面布局(例如一部分开放的状态的大致矩形状(以下，称为开长方形))。在p++型接触区3与n+型高浓度区11之间，以及n+型高浓度区11与其它设备之间，基板正面被例如LOCOS(Local Oxidation of Silicon：硅的局部氧化)那样的层间绝缘膜5覆盖。
接触电极(第三电极)12与n+型高浓度区11接触，并且通过层间绝缘膜5与阳极电极4电绝缘。另外，接触电极12经由第二布线层13与例如控制电路的高电位布线(未图示)、外部焊盘(未图示)等电连接。接触电极12可以例如与n+型高浓度区11相同的平面布局进行配置。此时，在n+型高浓度区11与第一布线层6在深度方向相向的部分中，接触电极12与第一布线层6通过绝缘层(未图示)进行电绝缘。另外，接触电极12例如是与n+型高浓度区11不同的平面布局，可以与n+型高浓度区11的一部分接触的方式配置。例如，在以大致矩形环状的平面布局配置n+型高浓度区11时，接触电极12可以以不与横切n+型高浓度区11的一个边而配置的第一布线层6在深度方向上相向的方式与n+型高浓度区11的其余三个边接触的例如开长方形的平面布局配置。
通常时(作为产品使用时)，接触电极12处于开放(打开)的状态，成为浮动(浮置)电位。因此，n+型高浓度区11成为为浮动电位，耗尽层15b不从p-型阳极区2与n+型高浓度区11之间的第二pn结14b扩展。另一方面，在筛选试验时，接触电极12在电位比GND焊盘7的电位高的电位点被短路(关闭)，成为施加了预定电压的状态。例如，在接触电极12，经由第二布线层13而从电位比GND焊盘7的电位高的电位点的控制电路的高电位布线、外部焊盘施加电压。这样，n+型高浓度区11连接到比GND焊盘7的电位高的电位，耗尽层15b从p-型阳极区2与n+型高浓度区11之间的第二pn结14b扩展。即，接触电极12作为筛选试验用的焊盘使用。
第二布线层13可以与第一布线层6电绝缘，第二布线层13的平面布局可以配合接触电极12的平面布局而进行各种改变。例如，第二布线层13可以与接触电极12的表面接触的例如开长方形地，从开长方形的一边向外侧(控制电路的高电位布线、外部焊盘侧)直线状地引出的平面布局进行配置。代替经由第二布线层13而将接触电极12与控制电路的高电位布线、外部焊盘电连接的构成，可以采用在筛选试验时，经由第二布线层13而将接触电极12与电源电压电位的n-型半导体基板短路的方式进行控制的构成。背面电极9作为保护元件10的阴极(第二电极)发挥作用。
接下来，对保护元件10的动作进行说明。图2是表示形成于第一实施方式的半导体装置的保护元件的耐压特性的特性图。通常时，在浪涌从Vcc端子进入时，在p-型阳极区2与n-型漂移层1之间的第一pn结14a施加反向电压，耗尽层15a从第一pn结14a扩展。如果第一pn结14a的反向电压超过比耗尽层15a的两端的电位差(扩散电位)大的预定电压(击穿电压)V2，在电场容易集中的p-型阳极区2的角部16发生击穿。利用该第一pn结14a的击穿，从n+型阴极层(n+型半导体层8)依次通过n-型漂移层1、p-型阳极区2、p++型接触区3、阳极电极4和第一布线层6而向GND焊盘7流过浪涌电流。流过保护元件10的浪涌电流随着第一pn结14a的反向电压的增加而以预定的斜率直线性地增加。保护元件10设定为与保护元件10形成在同一半导体基板的保护元件10以外的设备的耐压V4低的击穿电压(耐压)V2下发生击穿。因此，通过利用保护元件10吸收浪涌电流，从而能够防止在与保护元件10形成在同一半导体基板的保护元件10以外的设备中流通大电流。另外，通常时，接触电极12被开放，成为浮动状态。因此，在浪涌从Vcc端子进入时，耗尽层15b不从p-型阳极区2与n+型高浓度区11之间的第二pn结14b扩展。即，通常时，流过保护元件10的浪涌电流没有限制，因此保护元件10的浪涌电流的吸收能力没有下降。通常时的保护元件10的动作电阻由p-型阳极区2的杂质浓度等决定。
另一方面，在筛选试验时，为了确认产品内部的保护元件10以外的设备的动作，向Vcc端子施加产品的动作电压V1以上且保护元件10以外的设备的耐压V4以下的电压(以下，称为筛选试验电压)V3。例如，产品的动作电压V1为15V左右时，筛选试验电压V3可以为20V左右。由此，与通常时同样地，向p-型阳极区2与n-型漂移层1之间的第一pn结14a施加反向电压，耗尽层15a从第一pn结14a扩展。因此，在发生第一pn结14a的击穿的情况下，与通常时同样地，从阴极侧向GND焊盘7流通电流。在本发明中，此时，经由第二布线层13，从例如外部焊盘向接触电极12施加电位比GND焊盘7的电位高的电位，通过使n+型高浓度区11连接到比GND焊盘7的电位高的电位，从而限制在p-型阳极区2中流通的电流。具体而言，通过使n+型高浓度区11连接到比GND焊盘7的电位高的电位，从而向p-型阳极区2与n+型高浓度区11之间的第二pn结14b施加反向电压，而耗尽层15b也从该第二pn结14b扩展。由此，在从击穿电压V2到比筛选试验电压V3大的预定电压的范围43，流过保护元件10的电流的增加量(斜率)比通常时流过保护元件10的电流的增加量小。因此，能够使流过筛选试验时的保护元件10的电流42比通常时施加与筛选试验电压V3相同电压时流过保护元件10的电流41小。即，即使在筛选试验时因为第一pn结14a而引起击穿，也能够通过从第二pn结14b扩展的耗尽层15b来限制在p-型阳极区2中流通的电流，保护元件10的动作电阻变大。即，筛选试验中的保护元件10的动作电阻由p-型阳极区2的杂质浓度和n+型高浓度区11的杂质浓度等决定。例如，筛选试验原本在保护元件10不工作的筛选试验电压V3下进行，但因设备的动作电压V1、保护元件10的击穿电压V2的偏差，有时保护元件10的击穿电压V2比筛选试验电压V3小(V2＜V3)。在这样的情况下，能够防止保护元件10发热而发生破坏。
如上所述，根据第一实施方式，通过使在构成保护元件的二极管的p-型阳极区选择性地设置的浮置电位的n+型高浓度区在筛选试验时与比GND焊盘的电位高的电位短路，从而即使在筛选试验时保护元件发生击穿，也能够抑制流过保护元件的电流。由此，能够防止大电流流过保护元件，抑制保护元件发热，在此状态下，向与保护元件形成在同一半导体基板的保护元件以外的设备施加高的筛选试验电压而能够确认该设备的特性变化。因此，能够防止保护元件本身发生破坏，并且能够精度良好地筛选包括初期不良的产品在内的产品。另外，通常时，通过处于解放了n+型高浓度区的状态，流过保护元件的电流没有得到抑制，所以能够保护与保护元件形成在同一半导体基板的保护元件以外的设备不受浪涌影响。
(第二实施方式)
接下来，对第二实施方式的半导体装置的结构进行说明。图3A-3B是表示第二实施方式的半导体装置的结构的说明图。在图3A中示出保护元件20的平面布局(对阳极电极4和层间绝缘膜5省略图示)，在图3B中示出沿图3A的切割线B-B’的保护元件20的截面结构。图3B是保护元件20的筛选试验时的状态。第二实施方式的形成于半导体装置的保护元件20与第一实施方式的保护元件10的不同之处在于，在p-型阳极区2的内部与n+型高浓度区11分离且在与n+型高浓度区11相比靠外侧选择性地设有杂质浓度比p-型阳极区2高的p+型高浓度区(第四半导体区)21。
p+型高浓度区21在p-型阳极区2的外周附近，从基板正面以与p-型阳极区2相同程度的深度配置。另外，p+型高浓度区21以从p-型阳极区2与n+型高浓度区11之间的第二pn结14b扩展的耗尽层15b不到达p+型高浓度区21的程度与n+型高浓度区11分离地配置。与p+型高浓度区21的深度方向正交的横向(与基板正面平行的方向)的位置只要是能够通过p+型高浓度区21提高p-型阳极区2的外周附近的p型杂质浓度的位置即可。因此，p+型高浓度区21在横向可以与n-型漂移层1接触，也可以位于p-型阳极区2的外周端的稍内侧，也可以伸出到p-型阳极区2的外周端的稍外侧。在图3A-3B中，示出的p+型高浓度区21位于p-型阳极区2的外周端的稍内侧(即，在横向，在p+型高浓度区21与n-型漂移层1之间存在p-型阳极区2)的情况。另外，p+型高浓度区21的深度只要是能够通过p+型高浓度区21提高p-型阳极区2的角部16附近的p型杂质浓度的深度即可。因此，p+型高浓度区21在深度方向可以与n-型漂移层1接触，也可以比p-型阳极区2的深度略浅，也可以比p-型阳极区2的深度略深。p+型高浓度区21可以包围n+型高浓度区11的周围的大致矩形环状的平面布局进行配置，也可以配置在p-型阳极区2的外周附近的一部分。
接下来，对保护元件20的动作进行说明。保护元件20的动作与第一实施方式的保护元件10的动作的不同之处在于，将p-型阳极区2(或p-型阳极区2和p+型高浓度区21)与n-型漂移层1之间的第一pn结14a的击穿位置限定在p-型阳极区2的角部16。在第二实施方式中，通过在p-型阳极区2的外周附近设置p+型高浓度区21，从而p-型阳极区2的角部16附近的p型杂质浓度比p-型阳极区2的中央部附近的杂质浓度高。因此，在第一pn结14a的击穿时流过保护元件20的电流从n-型漂移层1经过p-型阳极区2的角部16的p型杂质浓度高的部分，即经过p+型高浓度区21而流入p-型阳极区2，通过n+型高浓度区11的下侧流向p++型接触区3。由此，能够将第一pn结14a的反向电压超过击穿电压V2时产生的击穿位置可靠地限定在p-型阳极区2的角部16。因此，在筛选试验时，通过第一pn结14a的击穿而在p-型阳极区2中流通的电流从p-型阳极区2的角部16，通过从第一pn结14a、第二pn结14b分别扩展的耗尽层15a、15b间而流向p++型接触区3。此时，在p-型阳极区2中流通的电流通过流过从第二pn结14b扩展的耗尽层15b附近而得到抑制。因此，能够更有效地控制在p-型阳极区2中流通的电流，能够进一步增大保护元件20的动作电阻。
如上所述，根据第二实施方式，能够得到与第一实施方式同样的效果。
(第三实施方式)
接下来，对第三实施方式的半导体装置的结构进行说明。图4A-4B是表示第三实施方式的半导体装置的结构的说明图。在图4A中示出保护元件30的平面布局(对阳极电极4和层间绝缘膜5省略图示)，在图4B中示出沿图4A的切割线C-C’的保护元件30的截面结构。图4B是保护元件30的筛选试验时的状态。第三实施方式的形成于半导体装置的保护元件30与第二实施方式的保护元件20的不同之处在于在p++型接触区3与n+型高浓度区11之间选择性地设有GND焊盘7和相同电位的n++型高浓度区(以下，称为低电位n++型区(第五半导体区))31。
低电位n++型区31在p-型阳极区2的内部，在基板正面露出，且与p++型接触区3和n+型高浓度区11分离地配置。低电位n++型区31经由接触电极(第四电极)32和第一布线层6与GND焊盘7电连接。低电位n++型区31在电流流过低电位n++型区31时以n-型漂移层1为集电极，作为以p-型阳极区2为基极的npn寄生双极晶体管33的发射极发挥作用。低电位n++型区31例如可以包围p++型接触区3的周围的大致矩形环状的平面布局进行配置，也可以隔着p-型阳极区2而与p++型接触区3的周围的一部分相向的平面布局(例如开长方形)进行配置。在低电位n++型区31与n+型高浓度区11之间，基板正面被层间绝缘膜5覆盖。接触电极32与低电位n++型区31接触，并且经由第一布线层6与GND焊盘7电连接。另外，接触电极32通过层间绝缘膜5与接触电极12电绝缘。接触电极32例如可以与n+型高浓度区11相同的平面布局进行配置。
接下来，对保护元件30的动作进行说明。图5是表示第三实施方式的形成于半导体装置的保护元件的耐压特性的特性图。保护元件30的动作与第二实施方式的保护元件20的动作的不同之处在于，在保护元件30动作时，以n-型漂移层1为集电极，以p-型阳极区2为基极，以低电位n++型区31为发射极的npn寄生双极晶体管33动作。具体而言，在p-型阳极区2与n-型漂移层1之间的第一pn结14a的反向电压超过击穿电压V2时，与第一实施方式同样地，通过第一pn结14a的击穿而电流(通常时为浪涌电流)从阴极侧流向GND焊盘7。并且，通过在预定电压(以下，称为回扫(snap-back)开始电压)V5在低电位n++型区31中流通电流，从而npn寄生双极晶体管33动作而开始回扫，电流从n-型漂移层1通过p-型阳极区2和低电位n++型区31而流向GND焊盘7。因此，能够提高通常时的保护元件30的浪涌电流的吸收能力，提高流过npn寄生双极晶体管33的电流量。通常时的npn寄生双极晶体管33的回扫开始电压V5由p-型阳极区2的杂质浓度等决定。
另一方面，筛选试验原本在保护元件30不动作的筛选试验电压下进行。但是，由于设备的动作电压V1、保护元件30的击穿电压V2的偏差而导致有时通常时的npn寄生双极晶体管33的回扫开始电压V5比筛选试验电压V3小(V5＜V3)。此时，例如在现有的保护元件100(参照图6A-6B)设置作为npn寄生双极晶体管的发射极发挥作用的低电位n++型区的构成的保护元件中，在筛选试验时与上述的通常时同样地动作而npn寄生双极晶体管回扫。因此，无法对与保护元件形成在同一半导体基板的保护元件以外的设备施加高电压，可能无法正常进行筛选试验。对此，在第三实施方式中，在第一pn结14a的击穿时，与第一实施方式同样地利用从p-型阳极区2与n+型高浓度区11之间的第二pn结14b扩展的耗尽层15b限制在p-型阳极区2中流通的电流。由此，能够减小流过保护元件30的电流，因此能够使筛选试验时的npn寄生双极晶体管33的回扫开始电压V6比通常时的npn寄生双极晶体管33的回扫开始电压V5大(V5＜V6)。这样，由于能够设定为筛选试验时的npn寄生双极晶体管33的回扫开始电压V6比筛选试验电压V3大(V3＜V6)，所以在筛选试验时npn寄生双极晶体管33不发生回扫。因此，在筛选试验时保护元件30不吸收电流，因此能够对保护元件30以外的设备施加高的筛选试验电压V3。此外，通过设置在p-型阳极区2的外周附近的n+型高浓度区11，从而能够与第二实施方式同样地将击穿位置可靠地限定在p-型阳极区2的角部16，在筛选试验时能够更有效地控制在p-型阳极区2中流通的电流。筛选试验时的npn寄生双极晶体管33的回扫开始电压V6由p-型阳极区2的杂质浓度、n+型高浓度区11的杂质浓度等决定。
如上所述，根据第三实施方式，即使在保护元件形成npn寄生双极晶体管而提高浪涌电流的吸收能力的情况下，也能够与第一实施方式、第二实施方式同样地抑制在筛选试验时流过保护元件的电流。因此，能够在在筛选试验时防止保护元件的npn寄生双极晶体管发生回扫，因此能够对保护元件以外的设备施加高的筛选试验电压。另外，通过在筛选试验时抑制流过保护元件的电流，从而能够防止保护元件发热而发生破坏。因此，能够得到与第一实施方式、第二实施方式同样的效果。
如上所述，在本发明中，不限于上述的各实施方式，在不脱离本发明的主旨的范围内可以进行各种变形。例如，可以在第一实施方式中应用第三实施方式，在第一实施方式的保护元件的p-型阳极区的内部设置作为npn寄生双极晶体管的发射极发挥作用低电位n++型区。另外，本发明可以适用于在同一半导体基板上具备构成电路部的各种设备(元件)和保护这些设备不受浪涌影响的保护元件的半导体装置。另外，在上述各实施方式中，在n-型半导体基板的表面层选择性地设有p-型阳极区，但也可以在n-型半导体基板的表面设置成为p-型阳极区的p-型外延层。另外，本发明使导电型(n型，p型)反转也同样成立。
产业上的可利用性
如上所述，本发明的半导体装置对于在同一半导体基板具备构成电路部的设备和保护该设备不受浪涌影响的保护元件的半导体装置及半导体装置的试验方法有用，特别适用于半导体装置的筛选试验。
Claims (8)
1.一种半导体装置，其特征在于，具备：
二极管，其是在第一导电型的半导体基板的表面层上选择性地设置第二导电型的第一半导体区而成的；
第二导电型的第二半导体区，其选择性地设置在所述第一半导体区的内部，与所述第一半导体区相比杂质浓度高；
第一导电型的第三半导体区，其选择性地设置在所述第一半导体区的内部，与所述第二半导体区分离，且与所述第二半导体区相比靠外侧；
第一电极，其与所述第二半导体区电连接，且与第一电位连接；
第二电极，其与所述半导体基板电连接，且与电位比所述第一电位高的第二电位连接；以及
浮置电位的第三电极，其与所述第三半导体区电连接。
2.根据权利要求1所述的半导体装置，其特征在于，还具备：
第二导电型的第四半导体区，其选择性地设置在所述第一半导体区的内部，与所述第三半导体区分离，且与所述第三半导体区相比靠外侧，与所述第一半导体区相比杂质浓度高。
3.根据权利要求1或2所述的半导体装置，其特征在于，还具备：
第一导电型的第五半导体区，其选择性地设置在所述第一半导体区内部的、所述第二半导体区与所述第三半导体区之间；以及
第四电极，其与所述第五半导体区电连接，且与所述第一电位连接。
4.根据权利要求1或2所述的半导体装置，其特征在于，还具备与所述二极管设置在同一所述半导体基板的、耐压比所述二极管的耐压高的半导体元件，
在确认所述半导体元件的特性的试验时，
所述第三电极与比所述第一电位高的第三电位连接，
经由所述第二电极对所述半导体元件施加预定电压。
5.根据权利要求3所述的半导体装置，其特征在于，还具备与所述二极管设置在同一所述半导体基板的、耐压比所述二极管的耐压高的半导体元件，
在确认所述半导体元件的特性的试验时，
所述第三电极与比所述第一电位高的第三电位连接，
经由所述第二电极对所述半导体元件施加预定电压。
6.根据权利要求3所述的半导体装置，其特征在于，还具备与所述二极管设置在同一所述半导体基板的、耐压比所述二极管的耐压高的半导体元件，
在确认所述半导体元件的特性的试验时，
所述第三电极与比所述第一电位高的第三电位连接，
经由所述第二电极对所述半导体元件施加预定电压，
所述第二半导体区的杂质浓度或/和所述第三半导体区的杂质浓度设定为在所述试验中，由所述半导体基板、所述第二半导体区和所述第五半导体区构成的寄生双极二极管在比所述预定电压高的电压下发生回扫。
7.一种半导体装置的试验方法，其特征在于，所述半导体装置具备在第一导电型的半导体基板的表面层上选择性地设置第二导电型的第一半导体区而成的二极管以及耐压比所述二极管的耐压高的半导体元件，并且所述二极管和所述半导体元件在同一所述半导体基板上，
在确认所述半导体元件的特性的试验时，
对选择性地设置在所述第一半导体区的内部的、杂质浓度比所述第一半导体区的杂质浓度高的第二导电型的第二半导体区施加第一电位，
通过对所述半导体基板施加比所述第一电位高的第二电位，对所述半导体元件施加预定电压，
对选择性地设置在所述第一半导体区的内部，与所述第二半导体区分离，且与所述第二半导体区相比靠外侧的第一导电型的第三半导体区施加比所述第一电位高的第三电位。
8.根据权利要求7所述的半导体装置的试验方法，其特征在于，所述预定电压比所述二极管被击穿的反向电压高。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015-054604 | 2015-03-18 | ||
| JP2015054604A JP6471557B2 (ja) | 2015-03-18 | 2015-03-18 | 半導体装置および半導体装置の試験方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105990334A true CN105990334A (zh) | 2016-10-05 |
| CN105990334B CN105990334B (zh) | 2020-07-14 |
Family
ID=56923808
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610079602.XA Expired - Fee Related CN105990334B (zh) | 2015-03-18 | 2016-02-04 | 半导体装置及半导体装置的试验方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9865586B2 (zh) |
| JP (1) | JP6471557B2 (zh) |
| CN (1) | CN105990334B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111755439A (zh) * | 2019-03-29 | 2020-10-09 | 拉碧斯半导体株式会社 | 半导体装置及其制造方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7310343B2 (ja) * | 2019-06-14 | 2023-07-19 | 富士電機株式会社 | 半導体装置 |
| JP2021166949A (ja) * | 2020-04-09 | 2021-10-21 | 株式会社ユーディー | 水蒸気吸放出材料、それを用いる除湿剤および除湿方法 |
| CN113466649B (zh) * | 2021-06-29 | 2022-10-25 | 西安交通大学 | 一种判断浪涌电流测试中SiC MOSFET失效原因的方法 |
| CN117894792B (zh) * | 2024-03-15 | 2024-05-28 | 芯联越州集成电路制造（绍兴）有限公司 | Wat测试结构 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7405913B2 (en) * | 2003-04-11 | 2008-07-29 | Fuji Electric Device Technology Co. | Semiconductor device having transistor with high electro-static discharge capability and high noise capability |
| US8922220B2 (en) * | 2010-09-20 | 2014-12-30 | Novatek Microelectronics Corp. | Short detection circuit, light-emitting diode chip, light-emitting diode device and short detection method |
| CN104303307A (zh) * | 2012-04-27 | 2015-01-21 | 富士电机株式会社 | 半导体装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0349257A (ja) | 1989-07-18 | 1991-03-04 | Nissan Motor Co Ltd | 半導体装置 |
| JPH04247654A (ja) * | 1991-02-04 | 1992-09-03 | Nissan Motor Co Ltd | 入出力保護回路 |
| JPH08130317A (ja) * | 1994-10-28 | 1996-05-21 | Sanken Electric Co Ltd | 抵抗性フィ−ルドプレ−トを備えた半導体装置 |
| JP2882291B2 (ja) * | 1994-10-31 | 1999-04-12 | 関西日本電気株式会社 | 高耐圧ダイオード及びその製造方法 |
| JP4084011B2 (ja) | 2001-09-05 | 2008-04-30 | 株式会社東芝 | 半導体装置 |
| JP4228586B2 (ja) | 2002-05-21 | 2009-02-25 | 富士電機デバイステクノロジー株式会社 | 半導体装置 |
| JP4390594B2 (ja) * | 2004-03-02 | 2009-12-24 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置の評価方法 |
-
2015
- 2015-03-18 JP JP2015054604A patent/JP6471557B2/ja not_active Expired - Fee Related
-
2016
- 2016-02-04 CN CN201610079602.XA patent/CN105990334B/zh not_active Expired - Fee Related
- 2016-02-10 US US15/041,027 patent/US9865586B2/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7405913B2 (en) * | 2003-04-11 | 2008-07-29 | Fuji Electric Device Technology Co. | Semiconductor device having transistor with high electro-static discharge capability and high noise capability |
| US8922220B2 (en) * | 2010-09-20 | 2014-12-30 | Novatek Microelectronics Corp. | Short detection circuit, light-emitting diode chip, light-emitting diode device and short detection method |
| CN104303307A (zh) * | 2012-04-27 | 2015-01-21 | 富士电机株式会社 | 半导体装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111755439A (zh) * | 2019-03-29 | 2020-10-09 | 拉碧斯半导体株式会社 | 半导体装置及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6471557B2 (ja) | 2019-02-20 |
| US20160276333A1 (en) | 2016-09-22 |
| US9865586B2 (en) | 2018-01-09 |
| JP2016174128A (ja) | 2016-09-29 |
| CN105990334B (zh) | 2020-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106796917B (zh) | 半导体装置及半导体装置的制造方法 | |
| KR100789308B1 (ko) | 반도체장치 | |
| US9559170B2 (en) | Electrostatic discharge protection devices | |
| KR101975608B1 (ko) | 고전압용 esd 트랜지스터 및 그 정전기 보호 회로 | |
| US8237225B2 (en) | Semiconductor device for electrostatic discharge protection | |
| CN105990334B (zh) | 半导体装置及半导体装置的试验方法 | |
| KR102032334B1 (ko) | 반도체 장치 | |
| CN103972230B (zh) | 具备esd保护电路的半导体装置 | |
| JP5968548B2 (ja) | 半導体装置 | |
| CN102034812B (zh) | 半导体装置 | |
| US8736022B2 (en) | Semiconductor device with a diode-type ESD protection circuit | |
| JP5214704B2 (ja) | 半導体装置 | |
| CN101364596A (zh) | 半导体器件 | |
| US9006831B2 (en) | Semiconductor device | |
| KR100796426B1 (ko) | 반도체 장치 | |
| US9202907B2 (en) | Protection diode | |
| TWI538160B (zh) | 靜電放電保護裝置及其應用 | |
| JP4620387B2 (ja) | 半導体保護装置 | |
| KR101464334B1 (ko) | 반도체 장치의 서지 및 정전기 보호 회로 | |
| JP7594401B2 (ja) | 静電気保護素子及び半導体装置 | |
| JP5130843B2 (ja) | 半導体装置 | |
| JP2005085820A (ja) | 半導体装置 | |
| JP2022084984A (ja) | 半導体装置 | |
| JP2006013093A (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20200714 Termination date: 20220204 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |