CN105933015B - 一种射频数字化干扰抵消器 - Google Patents

Abstract

本发明涉及一种射频数字化干扰抵消器，主要包括：参考射频取样电路、误差射频取样电路、射频抵消输出电路、时钟电路、延时线、噪声源、数字信号处理单元。本发明提出的射频数字化干扰抵消器，首次采用了基于射频数字化技术体制，给出了具体的电路组成方案及信号处理方法，采用了无延时LMS自适应滤波技术、提出了基于RLS闭环回路非线性群延时校正方法，其特点是：误差、参考信号的提取在数字域内进行；自适应滤波、加权、波形的产生在数字域内进行；干扰抵消仍在模拟域内进行。其技术优势是：体积小、重量轻；波形适应能力强，可抵消定频、跳频、脉冲等波形；宽带性能好，可抵消多源干扰；抵消抑制比高等优点。

Description

一种射频数字化干扰抵消器

技术领域

本发明涉及信息技术领域，尤其涉及一种射频数字化干扰抵消器。

背景技术

干扰抵消器具有很高的军事应用价值。它可以用来解决多任务电子系统在同一平台上的电磁兼容问题。以往，当发射机工作时会造成同频段内接收机饱和阻塞而不能工作，使任务系统的作战效能大大下降。干扰抵消器可以有效解决这个同址干扰问题，使接收系统和发射系统在同一个频段内可以同时工作，这将大大提升系统的作战效能。干扰抵消器还可以用于通信设备内/间的自干扰问题。以往，通信都是半双工体制进行，或TDMA，或FDMA，即在同一个信道内收发不能同时进行；利用干扰抵消技术可以有效解决这一难题，这将成倍增加频谱资源，并便于频谱资源管理。

以往，干扰抵消器大都在模拟域内实现，采用正交矢量合成技术进行幅度和相位的调整。这会造成两个问题：一是调整只能针对单个干扰信号的幅度和相位，不能对多个信号同时进行；二是由于幅相调整单元都是模拟器件，其正交的非线性会影响调整精度，从而影响干扰抑制比的性能。最为重要的是，这种体制的干扰抵消器对付跳频等宽带信号困难。因其采用了窄带跟踪的模式，还需预先知道跳频的频率集，尤其当跳速达到万次/秒时很难跟踪，这给应用带来了局限性。

发明内容

鉴于上述的分析，本发明旨在提供一种射频数字化干扰抵消器，用以解决传统模拟体制干扰抵消的波形适应能力不强、干扰抵消能力不足、体积大、重量重等问题的问题。

本发明的目的主要是通过以下技术方案实现的：

本发明提供了一种射频数字化干扰抵消器，包括：参考射频取样电路、误差射频取样电路、射频抵消输出电路、时钟电路、延时线、噪声源、数字信号处理单元，其中，

参考射频取样电路，用于将与被抵消的干扰信号相干的输入射频信号u(t)进行带通滤波、射频直接采样,得到信号u(n)，并送数字信号处理单元的u(n)输入端；

误差射频取样电路，用于将误差信号e(t)经过带通滤波，射频直接采样得到e(n)，并送数字信号处理单元的e(n)输入端；

射频抵消输出电路，用于将数字信号处理单元产生的数字反相估计干扰信号通过DAC直接变换到射频，再通过处理后得到估计的反相干扰抵消信号 与干扰信号d(t)进行功率合路得到误差信号e(t)，并输出给误差射频取样电路；

时钟电路，用于射频数字化ADC采样时钟和DAC转换时钟，要求所有时钟频率相同并同源；

延时线，用于补偿产生干扰信号的处理时延和模拟回路延时；

噪声源，用于校正模拟和数字信号处理回路的幅度和相位，尤其是针对模拟回路的非线性群延时进行校正，以使整个射频回路、数字回路的闭环自适应滤波运算收敛；

数字信号处理单元，用于对参考信号u(n)和误差信号e(n)进行自适应滤波参数求取、无延时LMS(Least-mean-square)自适应滤波、非线性回路的幅相校正，生成与干扰信号幅度相等、相位相反的数字估计信号并将输出给射频抵消输出电路。

进一步地，所述参考射频取样电路具体包括：第一分波段滤波器和第一模数转换器ADC1，其中，第一分波段滤波器将参考信号u(t)进行带通滤波后送ADC1进行射频直接采样，得到数字信号u(n)送数字信号处理单元的u(n)输入端。注意，这里的参考信号u(t)与干扰信号d(t)同源。

进一步地，所述误差射频取样电路具体包括：耦合器、第二分波段滤波器以及第二模数转换器ADC2，其中，耦合器将耦合的误差信号e(t)送给第二分波段滤波器，第二分波段滤波器将对误差信号e(t)进行带通滤波后送入ADC2，ADC2对滤波后的误差信号进行射频直接采样得到e(n)，并送数字信号处理单元的e(n)输入端。

进一步地，所述射频抵消输出电路具体包括：DAC电路、可调衰减器、第一放大器、第三分波段滤波器、第二放大器，功率合路器或耦合器，其中，数字信号处理单元产生的数字反相估计干扰信号通过DAC电路直接变换到射频，再通过可调衰减器、第一放大器调整到合适的电平，并通过第三分波段滤波器进行滤波，滤除带外杂散，最后一级功率第二放大器将信号放大到足够大的功率，得到估计的反相干扰抵消信号反相干扰抵消信号与干扰信号d(t)通过合路器进行功率合路后输出给误差射频取样电路。

进一步地，所述数字信号处理单元具体包括：第一并行FIR(Finite impulseresponse)滤波器PFIR1(Parallel FIR)、校正单元、LMS自适应滤波器，其中，所述校正单元具体包括：第一延时单元、第二延时单元、RLS(Recursive least-square，递归最小二乘)自适应滤波电路、第二并行FIR滤波器PFIR2，校正单元工作时，开关打在cal位置，参考信号u(n)来自校正用噪声源，经过第一延时单元和第二延时单元进行两次延时后输出给RLS电路的xn输入端。同时，干扰输入信号d(t)断开，得到的误差取样信号e(n)送RLS电路的dn端，经RLS电路计算加权系数W_r，由此得到校正系数矢量coef送PFIR2，校正过程结束。正常工作模式时，所有开关位置打在normal位置，与干扰信号d(t)相关的参考信号u(n)经第一延时单元延时，得到u(n-m1)信号送PFIR2与权系数coef进行并行FIR滤波运算后送入LMS自适应滤波器；LMS自适应滤波器进行自适应滤波计算后得到自适应滤波系数W，然后送入第一并行FIR滤波器PFIR1作为滤波器系数，与参考信号u(n)进行并行FIR计算后再进行相位取反，生成反相的干扰估计数字信号并将输出给射频抵消电路。

进一步地，根据如下公式计算得到所述延时线的延时参数dly1：

由于干扰信号d(t)与参考信号u(t)同源，假定进入干扰抵消器的u(t)信号比d(t)信号相位延迟τ_delta-du，则dly1按下式计算：

dly1＝τ_delta-du+τ_{参考射频支路}+τ_ADC1+τ_PFIR1+τ_other+τ_DAC+τ_{输出射频支路}

其中，τ_{参考射频支路}是第一分波段滤波器的群延时；τ_ADC1是ADC1的转换延时；τ_PFIR1是第一并行滤波器PFIR1的计算延时；τ_ot ^h _er是该支路其它处理延时；τ_DAC是DAC的转换延时；τ_{输出射频支路}包括衰减器、第三分波段滤波器、第一放大器、第二放大器等射频抵消输出电路的延时。

进一步地，根据如下公式计算所述第一延时单元的延时参数dly2：

从u(n)点开始进入第一并行滤波器PFIR1的数字信号处理通路到DAC输出，进入射频抵消输出支路到功率合路器、耦合器，进入误差射频取样电路止，延时参数dly2按采样时钟的周期数m1计算：

其中，T_clk是采样时钟(所有ADC、DAC的采样时钟频率相同)的周期；τ_PFIR1是第一并行FIR滤波器PFIR1的处理时延；τ_other是该支路数字信号处理的其他延时；τ_{输出射频支路}包括衰减器、第三分波段滤波器、第一放大器、第二放大器、合路器、耦合器等射频支路的延时；τ_{误差射频支路}包括第二分波段滤波器的群延时；τ_ADC2是ADC2的转换延时；N是FPRI2滤波器的抽头数，这里取延时的中间值；表示向上取整。

进一步地，根据如下公式计算所述第二延时单元的延时参数dly3：

延时参数dly3仅在进行非线性群延时校正时使用，它就是第二并行滤波器PFIR2的处理时延，dly3用采样时钟的周期数表示：

其中τ_PFIR2是第二并行滤波器PFIR2的处理时延，T_clk是采样时钟的周期。

进一步地，根据如下公式计算数字信号估计值

W(n+1)＝W(n)+μu(n)e(n)

其中，W(n)是当前时刻(样点)自适应滤波器系数，W(n+1)是下一时刻自适应滤波器系数；u(n)表示u(n)信号的N阶矢量，μ为滤波器系数调整的步进量，它影响系数的误差性能、收敛速度和稳定性，是一个大于零的正数，其上限应满足以下条件：

其中，P_u是u(n)输入平均功率，N是自适应滤波器的抽头数，也就是说输入功率越大，滤波器的抽头数越高,μ值应越小，实际可按工程经验取值；e(n)是输入干扰信号与其估计值之差，即

其中，ADC[]表示A/D转换；DAC[]表示D/A转换；d(t)是干扰输入信号；是反相干扰信号的估计值，它通过数字域的反相估计值经D/A变换后获取；u(n)是与干扰信号相关(coherent)的参考信号，通过对参考模拟输入信号进行A/D变换后获得，注意，计算d(n)时所有开关打在normal位置,此时，u(n)信号是LMS输入端un的信号；

由当前的W(n)值计算干扰信号的估计值假设N个权系数为：

W(n)＝[W₀(n),W₁(n),......,W_N-1(n)]^T

其中T表示转置，则经并行FIR滤波PFIR1，得到干扰信号的估值：

注意，这里采用无延时LMS自适应滤波，即上式中u(n)信号不是取自LMS输入端un的，而是PFIR1输入端un，这点很重要。

进一步地，根据如下公式计算得到非线性群延时校正系数coef：

y(n)＝W_r(n-1)x(n)

err(n)＝d(n)-y(n)

W_r(n)＝W_r(n-1)+k^H(n)err(n)

P(n)＝λ^-1P(n-1)-λ^-1k(n)x^H(n)P(n-1)

其中，x(n)为RLS电路输入端xn信号；d(n)为RLS电路输入端dn信号，所有开关设置在cal位置，噪声源从参考射频支路输入给数字信号处理单元的u(n)输入端，同时，断开干扰信号d(t)输入；λ为遗忘因子，可取1；k(n)为增益矢量；y(n)为RLS滤波器输出；err(n)为RLS的误差输出；W_r(n)为滤波器抽头估计矢量，其抽头数与LMS自适应滤波器的抽头数N相等；P(n)是相关矩阵的逆矩阵；err(n)稳态时应接近0，取稳态时的W_r(n)值即为校正因子coef。

本发明有益效果如下：

本发明提出的射频数字化干扰抵消器，具有体积小、重量轻；波形适应能力强，可抵消定频、跳频、脉冲等波形；宽带性能好，可抵消多源干扰；抵消抑制比高等优点。

本发明的其他特征和优点将在随后的说明书中阐述，并且，部分的从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在所写的说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。

附图说明

附图仅用于示出具体实施例的目的，而并不认为是对本发明的限制，在整个附图中，相同的参考符号表示相同的部件。

图1为本发明所述射频数字化干扰抵消器的组成示意图；

图2为图1中数字信号处理部分的组成框图；

图3为计算延时线参数的示意图；

图4为计算第一延时单元参数和第二延时单元参数的示意图。

具体实施方式

下面结合附图来具体描述本发明的优选实施例，其中，附图构成本申请一部分，并与本发明的实施例一起用于阐释本发明的原理。

首先结合附图1到图4对本发明实施例所述干扰抵消器进行详细说明。

如图1所示，图1为本发明实施例所述干扰抵消器的组成示意图，主要包括:参考射频取样电路、误差射频取样电路、射频抵消输出电路、时钟电路、延时线、噪声源、数字信号处理单元。

以下对各个部分进行详细说明。

(1)参考射频取样电路，将与被抵消的干扰信号相干的输入射频信号u(t)进行带通滤波、射频直接采样,得到信号u(n)，并送数字信号处理单元的u(n)输入端；

上述参考射频取样电路具体包括：第一分波段滤波器和第一模数转换器ADC1，第一分波段滤波器将与被抵消的干扰信号相干的输入射频信号进行带通滤波后送入第一模数转换器ADC1，第一模数转换器ADC1进行射频直接采样后得到的信号u(n)送数字信号处理单元的输入端。

(2)误差射频取样电路，将误差信号e(t)经过带通滤波，射频直接采样得到e(n)，并送数字信号处理单元的输入端；

上述误差射频取样电路具体包括：耦合器、第二分波段滤波器以及第二模数转换器ADC2，其中，耦合器将耦合的误差信号e(t)送给第二分波段滤波器，第二分波段滤波器将对误差信号e(t)进行带通滤波后送入第二模数转换器ADC2，第二模数转换器ADC2对滤波后的误差信号进行射频直接采样得到e(n)，并送数字信号处理单元的输入端。

(3)射频抵消输出电路，将数字信号处理单元产生的数字反相估计干扰信号通过DAC直接变换到射频，再通过处理后得到估计的反相干扰抵消信号 与干扰信号d(t)进行功率合路得到误差信号e(t)，并输出给误差射频取样电路；

上述射频抵消输出电路具体包括：DAC电路、可调衰减器、第一放大器、第三分波段滤波器、第二放大器，功率合路器或耦合器，其中，数字信号处理单元产生的数字反相估计干扰信号通过DAC电路直接变换到射频，再通过可调衰减器、第一放大器调整到合适的电平，并通过第三分波段滤波器进行滤波，滤除带外杂散，第二放大器将抵消信号放大到足够大的功率，得到估计的反相干扰抵消信号反相干扰抵消信号与干扰信号d(t)通过合路器进行功率合路后输出给误差射频取样电路。

其中，上述两个放大器的增益G计算如下：

G＝P_int+δ_couple+δ_filter+δ_other-P_DAC

其中，P_int是干扰输入信号功率，dBm；

δ_couple是功率合路器的分支损耗，或耦合器的耦合损耗，dB；

δ_filter是分波段滤波器的插入损耗，dB；

δ_other是其它损耗，包括衰减器衰减、线损、开关损耗等，dB；

P_DAC是DAC的最大输出功率，dBm；

G值可通过两级功放进行分配。

(4)数字信号处理单元，对参考信号u(n)和误差信号e(n)进行自适应滤波参数求取、无延时LMS滤波、非线性回路的幅相校正，生成与干扰信号幅度相等、相位相反的数字估计信号并将输出给射频抵消输出电路。

有两个工作模式，一种为校正模式，图1、图2中开关为cal的位置；一种为正常工作模式，图1、图2中开关为normal位置。在正常工作之前，或改变射频回路参数时，需要对自适应滤波回路的射频和数字电路中的幅度和相位，尤其是模拟器件回路中非线性群延时进行校正，以保证整个射频回路、数字回路的闭环自适应滤波运算收敛。

校正电路包括第一延时单元dly2、第二延时单元dly3、RLS自适应滤波电路、第二并行FIR滤波器PFIR2。校正单元工作时，图2中开关打在cal位置，参考信号u(n)来自校正用噪声源，经过第一延时单元和第二延时单元进行两次延时后输出给RLS电路的xn输入端。同时，干扰输入信号d(t)断开，得到的误差取样信号e(n)送RLS电路的dn端，经RLS电路计算加权系数W_r，由此得到校正系数矢量coef送PFIR2，校正过程结束。正常工作模式时，图1、图2所有开关位置打在normal位置，与干扰信号d(t)相关的参考信号u(n)经第一延时单元延时，得到u(n-m1)信号送PFIR2与权系数coef进行并行FIR滤波运算后送入LMS自适应滤波器；LMS自适应滤波器进行自适应滤波计算后得到自适应滤波系数W，然后送入第一并行FIR滤波器PFIR1作为滤波器系数，与参考信号u(n)进行并行FIR计算后再进行相位取反，生成反相的干扰估计数字信号并将输出给射频抵消电路。

其中，LMS自适应滤波器涉及到的参数包括：滤波系数W、常系数μ值、误差信号的采样值e(n)，具体计算过程可以参照如下方法：

根据u(n)、e(n)信号确定自适应滤波器的系数W：

W(n+1)＝W(n)+μu(n)e(n)

其中，W(n)是当前时刻(样点)滤波器系数，注意该值为1×N阶矢量，N为自适应滤波器的抽头数；W(n+1)是下一时刻滤波器系数；u(n)表示u(n)信号的N阶矢量；μ为滤波器系数调整的步进量，它影响系数的误差性能、收敛速度和稳定性，是一个大于零的正数，其上限应满足以下条件：

其中，P_u是u(n)输入平均功率，也就是说输入功率越大，滤波器的抽头数越高,μ值应越小，实际可按工程经验取值；e(n)是输入干扰信号与其估计值之差，即

其中，ADC[]表示A/D转换；DAC[]表示D/A转换；d(t)是干扰输入信号；是反相干扰信号的估计值，它通过数字域的反相估计值经D/A变换后获取；u(n)是与干扰信号d(t)相关的参考信号，通过对参考模拟输入信号进行A/D变换后获得；

由当前的W(n)值计算干扰信号的估计值假设N个权系数为：

W(n)＝[W₀(n),W₁(n),......,W_N-1(n)]^T

其中T表示转置，则经并行FIR滤波，得到干扰信号的估值：

无延时LMS结构的中心思想就是去除权系数W的计算时间，具体做法是将滤波器权值(系数)计算与加权运算分离，假设LMS计算权值的延时为M，则干扰信号的估值计算，即加权计算按上式进行，一旦得到权系数W，即刻与当前u(n)值进行计算，这样可以去除权值计算带来的延时，同时，为减少FIR运算带来的处理时延，可采用并行FIR，即PFIR电路。

在进行LMS自适应滤波之前需进行数字和模拟回路的非线性校正，该校正电路由第二并行滤波器PFIR2完成，由于第二并行滤波器PFIR2的延时由两部分组成，一部分是硬件电路的处理延时τ_PFIR2，一部分是由coef系数决定的延时τ_Coef，当这两部分的延时总和小于回路的总延时时，则需要增加一个固定延时dly2，这个回路可参考图4，从u(n)点开始进入第一并行滤波器PFIR1的数字信号处理通路到DAC输出，进入射频输出支路到功率合路器、耦合器，进入误差射频取样电路止，固定延时dly2按采样时钟的周期数m1计算：

其中，T_clk是采样时钟的周期；τ_PFIR1是第一并行滤波器PFIR1的处理时延；τ_other是该支路数字信号处理的其他延时，包括FIFO、缓存等；τ_{输出射频支路}主要包括衰减器、第三分波段滤波器、第一放大器、第二放大器、耦合器等射频支路的延时；τ_{误差射频支路}主要包括第二分波段滤波器的群延时；τ_ADC2是ADC2的转换延时；N是FPRI2滤波器的抽头数，这里取延时的中间值；表示向上取整；

另外，第二并行滤波器PFIR2还有一个处理时延dly3，该处理时延dly3仅在进行非线性群延时校正时使用，dly3也用采样时钟的周期数表示：

在系统进行正常工作之前，或因干扰输入频率改变而改变分波段滤波器时必须对整个自适应滤波环路进行非线性群延时、小数延时的校正。此时，关闭干扰输入信号，图1中开关打在cal处，噪声源取而代之从参考支路输入，同时，图2中数字信号处理电路中的开关均打在cal处，反馈的误差信号e(n)也送给校正电路，非线性群延时校正电路计算校正系数，然后将该系数送给第二并行滤波器PFIR2进行加权计算即完成对校正。校正电路由固定延时电路、RLS电路、第二并行滤波器PFIR2组成。固定延时分两部分，一部分为第一延时单元(延时参数dly2)，一部分为第二延时单元(延时参数dly3)。噪声源信号经第一延时单元和第二延时单元延时后送RLS的x(n)输入端，误差信号e(n)送RLS的d(n)输入端，按以下方法计算校正系数coef：

y(n)＝W_r(n-1)x(n)

err(n)＝d(n)-y(n)

W_r(n)＝W_r(n-1)+k^H(n)err(n)

P(n)＝λ^-1P(n-1)-λ^-1k(n)x^H(n)P(n-1)

其中，x(n)为RLS电路输入端xn信号；d(n)为RLS电路输入端dn信号，注意，此时图1、图2中所有开关设置在cal位置，噪声源从参考射频支路输入给数字信号处理单元的u(n)输入端，同时，断开干扰信号d(t)输入；λ为遗忘因子，可取1；k(n)为增益矢量；y(n)为RLS滤波器输出；err(n)为RLS的误差输出；W_r(n)为滤波器抽头估计矢量，其抽头数与LMS自适应滤波器的抽头数N相等；P(n)是相关矩阵的逆矩阵；err(n)稳态时应接近0，取稳态时的W_r(n)值即为校正因子coef，送PFIR2。

由于非线性群延时仅与硬件环境有关，其延时校正不必实时进行，也就是说校正系数的计算可不用在FPGA硬件中实现。取一定帧长，比如4096点的x(n)和d(n)信号按上述算法进行离线计算，获取RLS输出值err(n)、w(n)，观测err(n)值稳态时应趋于0，假设此时n＝n₀，则非线性群延时校正因子为：

N值与LMS滤波器的抽头数相等，获取校正系数后再下载到第二并行滤波器PFIR2中的coef权系数寄存器即可。

校正完成后，将所有开关打在normal状态，观测干扰抵消器的输出端e(t)，调整μ值使系统的干扰抑制比和稳定性之间保持平衡。

(5)时钟电路，用以产生射频ADC和DAC的采样时钟，注意所有ADC和DAC的时钟必须同源并且频率值必须一致；

(6)延时线，用于补偿产生干扰信号的处理时延和模拟回路延时；为补偿数字信号处理及射频通路的时延，需在干扰抵消器输入端增加延时线，该延时参数的估计可参考图3，由于干扰信号d(t)与参考信号u(t)同源，假定进入干扰抵消器的u(t)信号比d(t)信号相位延迟τ_delta-du，则dly1按下式计算：

dly1＝τ_delta-du+τ_{参考射频支路}+τ_ADC1+τ_PFIR1+τ_other+τ_DAC+τ_{输出射频支路}

其中，τ_{参考射频支路}是第一分波段滤波器的群延时；τ_ADC1是ADC1的转换延时；τ_PFIR1是第一并行滤波器PFIR1的计算延时；τ_other是该支路其它处理延时；τ_DAC是DAC的转换延时；τ_{输出射频支路}包括衰减器、第三分波段滤波器、第一放大器、第二放大器等射频抵消输出电路的延时。由于模拟回路的延时主要受分波段滤波器影响，并且不同波段的延时有所不同，因此，在实际取值时应考虑最大延时，dly1值不必精确，因为实际延时将由第一并行滤波器PFIR1的权系数精确控制，以确保到达合路器或耦合器的估值信号和干扰信号之间大小相等，相位相反。显然，dly1值越小越好，为此，希望到达干扰抵消器的相对相位差τ_delta-du为负值，即信号滞后于u(t)；

(7)噪声源，用于校正模拟和数字信号处理回路的幅度和相位，尤其是针对模拟回路的非线性群延时进行校正，以使整个射频回路、数字回路的闭环自适应滤波运算收敛，该校正源仅当模拟回路的参数发生变化时使用。

综上所述，本发明实施例提供了一种射频数字化干扰抵消器，本发明提出的射频数字化干扰抵消器，首次采用了基于射频数字化技术体制，给出了具体的电路组成方案及信号处理方法，采用了无延时LMS自适应滤波技术、提出了基于RLS闭环回路非线性群延时校正方法，其特点是：误差、参考信号的提取在数字域内进行；自适应滤波、加权、波形的产生在数字域内进行；干扰抵消仍在模拟域内进行。其技术优势是：体积小、重量轻；波形适应能力强，可抵消定频、跳频、脉冲等波形；宽带性能好，可抵消多源干扰；抵消抑制比高等优点，具有十分优异的性能和广阔的应用前景。

本领域技术人员可以理解，实现上述实施例方法的全部或部分流程，可以通过计算机程序来指定相关的硬件来完成，所述的程序可存储于计算机可读存储介质中。其中，所述计算机可读存储介质为磁盘、光盘、只读存储记忆体或随机存储记忆体等。

虽然已经详细说明了本发明及其优点，但是应当理解在不超出由所附的权利要求所限定的本发明的精神和范围的情况下可以进行各种改变、替代和变换。而且，本申请的范围不仅限于说明书所描述的过程、设备、手段、方法和步骤的具体实施例。本领域内的普通技术人员从本发明的公开内容将容易理解，根据本发明可以使用执行与在此所述的相应实施例基本相同的功能或者获得与其基本相同的结果的、现有和将来要被开发的过程、设备、手段、方法或者步骤。因此，所附的权利要求旨在它们的范围内包括这样的过程、设备、手段、方法或者步骤。

以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。

Claims (6)

1.一种射频数字化干扰抵消器，其特征在于，包括：参考射频取样电路、误差射频取样电路、射频抵消输出电路、时钟电路、延时线、噪声源、数字信号处理单元，其中，

参考射频取样电路，用于将与被抵消的干扰信号相干的输入射频信号u(t)进行带通滤波、射频直接采样,得到信号u(n)，并送数字信号处理单元的u(n)输入端；所述参考射频取样电路具体包括：第一分波段滤波器和第一模数转换器ADC1，其中，第一分波段滤波器将参考信号u(t)进行带通滤波后送ADC1进行射频直接采样，得到数字信号u(n)送数字信号处理单元的u(n)输入端，这里的参考信号u(t)与干扰信号d(t)同源；

误差射频取样电路，用于将误差信号e(t)经过带通滤波，射频直接采样得到e(n)，并送数字信号处理单元的e(n)输入端；所述误差射频取样电路具体包括：耦合器、第二分波段滤波器以及第二模数转换器ADC2，其中，耦合器将耦合的误差信号e(t)送给第二分波段滤波器，第二分波段滤波器将对误差信号e(t)进行带通滤波后送入ADC2，ADC2对滤波后的误差信号进行射频直接采样得到e(n)，并送数字信号处理单元的e(n)输入端；

射频抵消输出电路，用于将数字信号处理单元产生的数字反相估计干扰信号通过DAC直接变换到射频，再通过处理后得到估计的反相干扰抵消信号 与干扰信号d(t)进行功率合路得到误差信号e(t)，并输出给误差射频取样电路；所述射频抵消输出电路具体包括：DAC电路、可调衰减器、第一放大器、第三分波段滤波器、第二放大器，功率合路器或耦合器，其中，数字信号处理单元产生的数字反相估计干扰信号通过DAC电路直接变换到射频，再通过可调衰减器、第一放大器调整到合适的电平，并通过第三分波段滤波器进行滤波，滤除带外杂散，最后一级功率第二放大器将信号放大到足够大的功率，得到估计的反相干扰抵消信号反相干扰抵消信号与干扰信号d(t)通过合路器进行功率合路后输出给误差射频取样电路；

时钟电路，用于射频数字化ADC采样时钟和DAC转换时钟，要求所有时钟频率相同并同源；

延时线，用于补偿产生干扰信号的处理时延和模拟回路延时；

噪声源，用于校正模拟和数字信号处理回路的幅度和相位，针对模拟回路的非线性群延时进行校正，以使整个射频回路、数字回路的闭环自适应滤波运算收敛；

数字信号处理单元，用于对参考信号u(n)和误差信号e(n)进行自适应滤波参数求取、无延时LMS自适应滤波、非线性回路的幅相校正，生成与干扰信号幅度相等、相位相反的数字估计信号并将输出给射频抵消输出电路；所述数字信号处理单元具体包括：第一并行FIR滤波器PFIR1、校正单元、LMS自适应滤波器，其中，所述校正单元具体包括：第一延时单元、第二延时单元、RLS自适应滤波电路、第二并行FIR滤波器PFIR2，校正单元工作时，开关打在cal位置，参考信号u(n)来自校正用噪声源，经过第一延时单元和第二延时单元进行两次延时后输出给RLS电路的xn输入端；同时，干扰输入信号d(t)断开，得到的误差取样信号e(n)送RLS电路的dn端，经RLS电路计算加权系数W_r，由此得到校正系数矢量coef送PFIR2，校正过程结束；正常工作模式时，所有开关位置打在normal位置，与干扰信号d(t)相关的参考信号u(n)经第一延时单元延时，得到u(n-m1)信号送PFIR2与权系数coef进行并行FIR滤波运算后送入LMS自适应滤波器；LMS自适应滤波器进行自适应滤波计算后得到自适应滤波系数W，然后送入第一并行FIR滤波器PFIR1作为滤波器系数，与参考信号u(n)进行并行FIR计算后再进行相位取反，生成反相的干扰估计数字信号并将输出给射频抵消电路。

2.根据权利要求1所述的射频数字化干扰抵消器，其特征在于，根据如下公式计算得到所述延时线的延时参数dly1：

由于干扰信号d(t)与参考信号u(t)同源，假定进入干扰抵消器的u(t)信号比d(t)信号相位延迟τ_delta-du，则dly1按下式计算：

dly1＝τ_delta-du+τ_{参考射频支路}+τ_ADC1+τ_PFIR1+τ_other+τ_DAC+τ_{输出射频支路}

其中，τ_{参考射频支路}是第一分波段滤波器的群延时；τ_ADC1是ADC1的转换延时；τ_PFIR1是第一并行滤波器PFIR1的计算延时；τ_other是该支路其它处理延时；τ_DAC是DAC的转换延时；τ_{输出射频支路}包括衰减器、第三分波段滤波器、第一放大器、第二放大器等射频抵消输出电路的延时。

3.根据权利要求1所述的射频数字化干扰抵消器，其特征在于，根据如下公式计算所述第一延时单元的延时参数dly2：

从u(n)点开始进入第一并行滤波器PFIR1的数字信号处理通路到DAC输出，进入射频抵消输出支路到功率合路器、耦合器，进入误差射频取样电路止，延时参数dly2按采样时钟的周期数m1计算：

其中，T_clk是采样时钟的周期；τ_PFIR1是第一并行FIR滤波器PFIR1的处理时延；τ_other是该支路数字信号处理的其他延时；τ_{输出射频支路}包括衰减器、第三分波段滤波器、第一放大器、第二放大器、合路器、耦合器等射频支路的延时；τ_{误差射频支路}包括第二分波段滤波器的群延时；τ_ADC2是ADC2的转换延时；N是FPRI2滤波器的抽头数，这里取延时的中间值；表示向上取整。

4.根据权利要求1所述的射频数字化干扰抵消器，其特征在于，根据如下公式计算所述第二延时单元的延时参数dly3：

延时参数dly3仅在进行非线性群延时校正时使用，它就是第二并行滤波器PFIR2的处理时延，dly3用采样时钟的周期数表示：

其中τ_PFIR2是第二并行滤波器PFIR2的处理时延，T_clk是采样时钟的周期。

5.根据权利要求1所述的射频数字化干扰抵消器，其特征在于，根据如下公式计算数字信号估计值

W(n+1)＝W(n)+μu(n)e(n)

其中，W(n)是当前时刻自适应滤波器系数，W(n+1)是下一时刻自适应滤波器系数；

u(n)表示u(n)信号的N阶矢量，μ为滤波器系数调整的步进量，它影响系数的误差性能、收敛速度和稳定性，是一个大于零的正数，其上限应满足以下条件：

其中，P_u是u(n)输入平均功率，N是自适应滤波器的抽头数，也就是说输入功率越大，滤波器的抽头数越高,μ值应越小，实际可按工程经验取值；e(n)是输入干扰信号与其估计值之差，即

其中，ADC[]表示A/D转换；DAC[]表示D/A转换；d(t)是干扰输入信号；是反相干扰信号的估计值，它通过数字域的反相估计值经D/A变换后获取；u(n)是与干扰信号相关的参考信号，通过对参考模拟输入信号进行A/D变换后获得，注意，计算d(n)时所有开关打在normal位置,此时，u(n)信号是LMS输入端un的信号；

由当前的W(n)值计算干扰信号的估计值假设N个权系数为：

W(n)＝[W₀(n),W₁(n),......,W_N-1(n)]^T

其中T表示转置，则经并行FIR滤波PFIR1，得到干扰信号的估值：

这里采用无延时LMS自适应滤波，即上式中u(n)信号不是取自LMS输入端un的，而是PFIR1输入端un。

6.根据权利要求1所述的射频数字化干扰抵消器，其特征在于，根据如下公式计算得到非线性群延时校正系数coef：

y(n)＝W_r(n-1)x(n)

er(rn)＝d(n)-y(n)

W_r(n)＝W_r(n-1)+k^H(n)err(n)

P(n)＝λ^-1P(n-1)-λ^-1k(n)x^H(n)P(n-1)

其中，x(n)为RLS电路输入端xn信号；d(n)为RLS电路输入端dn信号，所有开关设置在cal位置，噪声源从参考射频支路输入给数字信号处理单元的u(n)输入端，同时，断开干扰信号d(t)输入；λ为遗忘因子，取1；k(n)为增益矢量；y(n)为RLS滤波器输出；err(n)为RLS的误差输出；W_r(n)为滤波器抽头估计矢量，其抽头数与LMS自适应滤波器的抽头数N相等；P(n)是相关矩阵的逆矩阵；err(n)稳态时应接近0，取稳态时的W_r(n)值即为校正因子coef。