Nothing Special   »   [go: up one dir, main page]

CN105934822A - 基板和形成基板的方法 - Google Patents

基板和形成基板的方法 Download PDF

Info

Publication number
CN105934822A
CN105934822A CN201580005538.4A CN201580005538A CN105934822A CN 105934822 A CN105934822 A CN 105934822A CN 201580005538 A CN201580005538 A CN 201580005538A CN 105934822 A CN105934822 A CN 105934822A
Authority
CN
China
Prior art keywords
substrate
chamber
layer
carrier
glass
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201580005538.4A
Other languages
English (en)
Inventor
C-K·金
M·P·沙哈
M·阿尔德雷特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN105934822A publication Critical patent/CN105934822A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Chemically Coating (AREA)

Abstract

提供了用于在半导体封装基板中形成腔的方法和装置。在一个实施例中，一种用于在半导体封装基板内产生至少一个腔的方法包括：从该半导体封装基板的表面的至少一个目标腔位置蚀刻该半导体封装基板以获得至少一个腔。该方法包括在基板上将铜部分沉积在腔位置中。接着，该方法包括在保持该铜部分暴露的同时掩模该基板。最后，该方法包括通过蚀刻掉该铜部分来蚀刻该基板以形成腔。所形成的结构包括部分地延伸穿入该基板而不损坏嵌入到该基板中的玻璃织构的腔。

Description

基板和形成基板的方法
相关申请的交叉引用
本专利申请要求于2014年1月23日提交的题为“SUBSTRATE ANDMETHOD OF FORMING THE SAME(基板和形成基板的方法)”的美国临时申请No.61/930,745的权益，该临时申请已被转让给本申请受让人并由此通过援引明确地整体纳入于此。
公开领域
本公开一般涉及半导体，且尤其但非排他地涉及用于在半导体封装基板中形成腔的方法。
背景
通常，半导体封装是通过使用各种方法形成分层基板继以机械工艺(诸如铣切或激光消融)以在该基板中形成腔来形成的。然而，机械工艺不是成本高效的，结果导致低产量并留下不均匀的表面。
相应地，业界长期以来存在对在常规方法之上有所改善的方法的需要，包括改善的方法和由此所提供的装置。
作为这些教义的特性的发明性特征、连同进一步的目标和优点从详细说明和附图中被更好地理解。每一附图仅出于解说和描述目的来提供，且并不限定本教义。
概述
以下给出了与本文所公开的装置和方法相关联的一个或多个方面和/或实施例相关的简化概述。如此，以下概述既不应被视为与所有构想的方面和/或实施例相关的详尽纵览，以下概述也不应被认为标识与所有构想的方面和/或实施例相关的关键性或决定性要素或描绘与任何特定方面和/或实施例相关联的范围。相应地，以下概述仅具有在以下给出的详细描述之前以简化形式呈现与关于本文所公开的装置和方法的一个或多个方面和/或实施例相关的某些概念的目的。
本公开的一些示例性实施例涉及用于在半导体封装中形成腔的系统、装置和方法。
在本公开的一些实施例中，系统、装置和方法包括在载体的腔位置上形成镀敷部分，将该载体与复合层一起层压，将该载体与该复合层分开，形成具有分开的复合层和该镀敷部分的基板，以及通过蚀刻暴露的镀敷部分来在该基板中形成腔，其中该腔部分地延伸穿入该基板。
基于附图和详细描述，与本文公开的装置和方法相关联的其它目标和优点对本领域的技术人员而言将是明了的。
附图简述
给出了附图以描述本教义的示例，并且附图并不作为限定。给出附图以助益本公开的实施例的描述，并且提供这些附图仅仅是为了例示实施例而非对其进行限制。
对本公开的各方面及其许多伴随优点的更完整领会将因其在参考结合附图考虑的以下详细描述时变得更好理解而易于获得，附图仅出于解说目的被给出而不对本公开构成任何限定，并且其中：
图1描绘了常规现有技术腔形成工艺。
图2描绘了根据本公开的实施例的示例性方法和装置。
图3描绘了根据本公开的实施例的示出层叠封装式半导体封装的横截面的另一示例性方法和装置。
图4描绘了根据本公开的实施例的示出具有堆叠基板的横截面的示例性方法和装置。
图5描绘了根据本公开的实施例的示出被包括在基板中的嵌入式图案的示例性方法和装置。
图6描绘了根据本公开的实施例的示出具有腔的多层基板的横截面的示例性方法和装置。
图7A描绘了根据本公开的实施例的示出在形成腔之前形成铜镀敷基板的示例性方法和装置。
图7B描绘了根据本公开的实施例的示出在基板中形成腔的示例性方法和装置。
图8描绘了根据本公开的实施例的示出底部填料和粘合剂的附加示例性方法和装置。
图9A描绘了根据本公开的实施例的示出在形成腔之前形成铜镀敷基板的示例性方法和装置。
图9B描绘了根据本公开的实施例的示出在基板中形成腔的示例性方法和装置。
根据惯例，附图中所描绘的特征可能并非按比例绘制。相应地，出于清晰起见，所描绘的特征的尺寸可能被任意放大或缩小。根据惯例，为了清楚起见，某些附图被简化。因此，附图可能未绘制特定装置或方法的所有组件。此外，类似附图标记贯穿说明书和附图标示类似特征。
详细描述
提供了用于在半导体封装基板中形成腔的方法。本文公开的示例性方法有利地解决了行业里长期以来的需求，以及其它先前未标识出的需求，并且缓解了常规方法的不足。例如，由本文公开的方法提供的优势是优于常规设备的成本节省、生产量、减小的顶球焊盘间距、和表面平滑度的改善。
在以下描述和相关附图中公开了各方面以示出与本公开的示例性实施例相关的具体示例。替换实施例在相关领域的技术人员阅读本公开之后将是显而易见的，且可被构造并实施，而不背离本文公开的范围或精神。另外，众所周知的元素将不被详细描述或可将被省去以便不模糊本文公开的各方面和实施例的相关细节。
措辞“示例性”在本文中用于表示“用作示例、实例或解说”。本文中描述为“示例性”的任何实施例不必被解释为优于或胜过其他实施例。同样，术语“实施例”并不要求所有实施例都包括所讨论的特征、优点、或工作模式。术语在“一个示例中”、“示例”、“在一个特征中”和/或“特征”在本说明书中的使用并非必然引述相同特征和/或示例。此外，特定特征和/或结构可与一个或多个其它特征和/或结构组合。并且，由此描述的装置的至少一部分可被配置成执行由此描述的方法的至少一部分。
本文中所使用的术语仅出于描述特定实施例的目的，而并不旨在限定本发明的实施例。如本文所使用的，单数形式的“一”、“某”和“该”旨在也包括复数形式，除非上下文另有明确指示。还将理解，术语“包括”、“具有”、“包含”和/或“含有”在本文中使用时指明所陈述的特征、整数、步骤、操作、元素、和/或组件的存在，但并不排除一个或多个其他特征、整数、步骤、操作、元素、组件和/或其群组的存在或添加。
应该注意，术语“连接”、“耦合”或其任何变体意指在元件之间的直接或间接的任何连接或耦合，且可涵盖两个元件之间中间元件的存在，这两个元件经由该中间元件“被连接”或“耦合”在一起。元件之间的耦合和/或连接可为物理的、逻辑的、或其组合。如本文所采用的，元件可例如通过使用一条或多条导线、电缆、和/或印刷电气连接以及通过使用电磁能量被“连接”或“耦合”在一起。电磁能量可具有在射频区域、微波区域和/或光学(可见和不可见两者)区域中的波长。这些是若干非限定和非穷尽性示例。
应该理解，术语“信号”可包括任何信号，诸如数据信号、音频信号、视频信号、多媒体信号、模拟信号、和/或数字信号。信息和信号能使用各种各样的不同技艺和技术中的任一种来表示。例如，本说明书中描述的数据、指令、过程步骤、命令、信息、信号、位、和/或码元可由电压、电流、电磁波、磁场和/或磁粒子、光场和/或光粒子、和其任何组合来表示。
本文中使用诸如“第一”、“第二”等之类的指定对元素的任何引述并不限定那些元素的数量和/或次序。确切而言，这些指定用作区别两个或更多个元素和/或者元素实例的便捷方法。因此，对第一元素和第二元素的引述并不意味着仅能采用两个元素，或者第一元素必须必然地位于第二元素之前。同样，除非另外声明，否则元素集合可包括一个或多个元素。另外，在说明书或权利要求中使用的“A、B、或C中的至少一者”形式的术语可被解读为“A或B或C或这些元素的任何组合”。
此外，许多实施例是根据将由例如计算设备的元件执行的动作序列来描述的。将认识到，本文描述的各种动作能由专用电路(例如，专用集成电路(ASIC))、由正被一个或多个处理器执行的程序指令、或由这两者的组合来执行。另外，本文描述的这些动作序列可被认为是完全体现在任何形式的计算机可读存储介质内，其内存储有一经执行就将使相关联的处理器执行本文所描述的功能性的相应计算机指令集。因此，本发明的各种方面可以用数种不同形式来体现，所有这些形式都已被构想落在所要求保护的主题内容的范围内。另外，对于本文描述的每个实施例，任何此类实施例的对应形式可在本文中被描述为例如被配置成执行所描述的动作的逻辑摂。
在本说明书中，使用某些术语来描述某些特征。术语“移动设备”可描述但不限于移动电话、移动通信设备、寻呼机、个人数字助理、个人信息管理器、移动手持式计算机、膝上型计算机、无线设备、无线调制解调器、和/或通常由个人携带和/或具有通信能力(例如，无线、蜂窝、红外、短程无线电等)的其他类型的便携式电子设备。并且，术语“用户装备”(UE)、“移动终端”、“移动设备”和“无线设备”可以是可互换的。
图1描绘了用于机械腔形成的常规工艺。在图1中，分层基板10使用常规SR涂覆、曝光和显影技术来形成。在基板10形成后，在基板10中创建腔20。腔20使用常规机械技术(诸如铣切或激光消融)来形成。如图1中所见，嵌入到基板10中的玻璃织构30在腔20形成期间被损坏。在基板10的形成期间，玻璃织构30被垂直地且以水平地从第一侧到第二侧的连续方式嵌入到基板10的中心。在下一阶段，通过以下方式来在基板10中形成腔20：移除包括嵌入式结构30在腔20的区域中的各部分的基板材料。如所可见，嵌入式织构在基板材料的各部分被移除以形成腔20且织构30水平地从第一侧到第二侧不再是连续时被损坏。
图2描绘了用于在不损坏基板的各层的情况下形成腔的装置和方法的示例性实施例。在图2中，形成没有腔的基板200。在基板200形成期间，玻璃织构220可被嵌入到基板200中。该玻璃织构可与基板200的垂直中心偏移并且以连续方式水平地从第一侧到第二侧。在下一阶段，可通过使用蚀刻技术移除基板材料来在基板200中形成腔210。如图2中所可见，嵌入式织构220在基板材料的各部分被移除以形成腔210时不被损坏且织构220仍然水平地从第一侧到第二侧保持连续。
图3描绘了用于在不损坏基板的各层的情况下形成腔的装置和方法的示例性实施例。在图3中，形成没有腔的基板300。使用蚀刻技术，在基板300中形成腔310。如图3中所可见，嵌入到基板300中的玻璃织构320不受在基板300中蚀刻腔310所损坏。
图4描绘了用于在不损坏基板的各层的情况下形成腔的装置和方法的示例性实施例。在图4中，形成没有腔的基板400。使用蚀刻技术，在基板400中形成腔410。如图4中所可见，嵌入到基板400中的玻璃织构420不受在基板400中蚀刻腔410所损坏。
图5描绘了用于在不损坏基板的各层的情况下形成腔的装置和方法的示例性实施例。在图5中，形成没有腔的基板500。使用蚀刻技术，在基板500中形成腔510。如图5中所可见，嵌入到基板400中的玻璃织构520不受在基板500中蚀刻腔510所损坏。
图6描绘了用于在不损坏基板的各层的情况下形成腔的装置和方法的示例性实施例。在图6中，形成没有腔的基板600。使用蚀刻技术，在基板600中形成腔610。如图6中所可见，嵌入到基板600中的玻璃织构620不受在基板600中蚀刻腔610所损坏。
图7A和7B描绘了用于在不损坏基板的各层的情况下形成腔的装置和方法的示例性实施例。在图7A中，形成具有晶种层700的载体。接着，在载体700上形成铜镀敷710。铜镀敷710形成在将来为腔的区域或位置中。接着，将铜镀敷载体700与预浸层720和另一晶种层730层压在一起。预浸料720可以是具有嵌入式玻璃织构的经浸渍树脂层或类似类型层。嵌入式玻璃织构可被嵌入从而该玻璃织构与预浸层720的中心线偏移。替换地，该预浸层可被构造成使得嵌入式玻璃织构与复合预浸层的中心线偏移，即使在它原始被嵌入其内时可能并不与该层偏移。贯穿预浸层720，嵌入式玻璃织构可以是连续的或接近于连续的。在替换构造中，玻璃织构可被置于中心且可在不损坏被置于中心的玻璃织构的情况下形成腔。载体700、预浸料720和晶种层730被层压在一起以形成一个复合结构，如图所示。尽管图7A中示出了复合结构的顶层和底层，但该复合结构可被形成在仅一侧上(若期望如此)。
随后使载体700与该复合结构分开，从而形成分开的基板740和745。我们将关于仅一个基板来描述对该基板的进一步处理，但应理解，该进一步处理可被应用于这两个基板。在将载体700与基板740分开后，通孔741被形成在基板740中且用组合光刻/铜镀敷层750来涂覆基板740。镀敷层750可由光刻树脂和铜镀敷来构成。镀敷层750随后被剥离以暴露基板740的各个部分。所暴露的部分可被按需安排以达成期望图案。
根据示例性实施例，该工艺如图7B中所示地继续。在图7B中，具有暴露的铜层的基板740被进一步蚀刻以移除晶种层760但保留铜部分770和铜镀敷710。该蚀刻工艺后，在基板740上除了将来为腔的位置或即铜镀敷710的位置以外形成掩模层780。另一蚀刻工艺被施加于基板740以形成腔790。在该蚀刻工艺中，基板740的被掩模部分受到保护从而免于蚀刻且仅所暴露的铜镀敷710被蚀刻掉。在形成腔790后，从基板740剥离掉掩模层780。接着，将三阶段工艺应用于该基板740。在此三阶段工艺中：应用SR涂覆、曝光、并且随后显影。在此三阶段工艺后，基板740结构可准备好以供进一步处理，诸如表面精加工。
图8描绘了用于在不损坏基板各层的情况下形成腔的装置和方法的示例性实施例。在图8中，形成没有腔的基板800。在一个实施例中，基板800包括间隙之间的底部填料805以保护焊料互连。在另一实施例中，基板800包括中介体与管芯之间的粘合剂807以提供机械强度。
图9A和9B描绘了用于在不损坏基板各层的情况下形成腔的装置和方法的示例性实施例。在图9A中，形成具有晶种层901的载体900。接着，在载体900上形成铜镀敷910上。铜镀敷910被形成在将来为腔的区域或位置中。接着，经铜镀敷的载体900被与预浸层920和另一晶种层930层压在一起。预浸料920可以是具有嵌入式玻璃织构的经浸渍树脂层或类似类型层。载体900、预浸料920和晶种层930被层压在一起以形成一个复合结构，如图所示。尽管图9A中示出了该复合结构的顶层和底层，但该复合结构可形成在仅一侧上(若期望如此)。
随后将载体900与该复合结构分开，从而形成分开的基板940和945。我们将关于仅一个基板来描述对该基板的进一步处理，但应理解，该进一步处理可被应用于这两个基板。在将载体900与基板940分开后，通孔941被形成在基板940中且用组合光刻/铜镀敷层950来涂覆基板940。镀敷层950可由光刻树脂和铜镀敷来构成。镀敷层950随后被剥离以暴露基板940的各个部分。所暴露的部分可被按需安排以达成期望图案。
根据示例性实施例，该过程如图9B中所示地继续。在图9B中，具有暴露的铜层的基板940被进一步蚀刻以移除晶种层960但保留铜部分970和铜镀敷910。接着，三阶段工艺被应用于基板940。在此三阶段工艺中：应用SR涂覆、曝光、并且随后显影。在此三阶段工艺后，在基板940上除了将来为腔的位置或即铜镀敷910的位置以外形成掩模层980。另一蚀刻工艺被应用于基板940以形成腔990。在该蚀刻工艺中，基板940的被掩模部分受到保护以免于蚀刻且仅所暴露的铜镀敷910被蚀刻掉。在形成腔990后，从基板940剥离掉掩模层980。
应理解，尽管以上描述提及了铜，但替代材料可被用于代替铜。替代材料可包括抵抗蚀刻的机械结构或能被涂覆以抵抗蚀刻的结构。
本文所描述的方法的实施例可在许多应用和集成电路中使用。例如，所描述的实施例可在层叠封装(PoP)半导体封装中使用以减小因为在中介体中形成腔而导致的顶球焊盘间距。进一步的应用对于本领域普通技术人员应该是显而易见的。
本申请中已描述或解说描绘的任何内容都不旨在指定任何组件、步骤、特征、对象、益处、优点、或等同物奉献给公众，无论这些组件、步骤、特征、对象、益处、优点或等同物是否记载在权利要求中。
本领域技术人员将领会，信息和信号可使用各种不同技术和技艺中的任何一种来表示。例如，贯穿上面描述始终可能被述及的数据、指令、命令、信息、信号、位(比特)、码元、和码片可由电压、电流、电磁波、磁场或磁粒子、光场或光粒子、或其任何组合来表示。
此外，本领域技术人员将领会，结合本文中所公开的实施例描述的各种解说性逻辑块、模块、电路、和算法步骤可被实现为电子硬件、计算机软件、或两者的组合。为清楚地解说硬件与软件的这一可互换性，各种解说性组件、块、模块、电路、以及步骤在上面是以其功能性的形式作一般化描述的。此类功能性是被实现为硬件还是软件取决于具体应用和施加于整体系统的设计约束。技术人员对于每种特定应用可用不同的方式来实现所描述的功能性，但这样的实现决策不应被解读成导致脱离了本发明的范围。
结合本文中所公开的实施例描述的方法、序列和/或算法可直接在硬件中、在由处理器执行的软件模块中、或者在这两者的组合中体现。软件模块可驻留在RAM存储器、闪存、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可移动盘、CD-ROM或者本领域中所知的任何其他形式的存储介质中。示例性存储介质耦合到处理器以使得该处理器能从/向该存储介质读写信息。在替换方案中，存储介质可以被整合到处理器。
结合本文中公开的方面描述的各种解说性逻辑块、模块、以及电路可用设计成执行本文中描述的功能的通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其他可编程逻辑器件、分立的门或晶体管逻辑、分立的硬件组件、或其任何组合来实现或执行。通用处理器可以是微处理器，但在替换方案中，该处理器可以是任何常规的处理器、控制器、微控制器、或状态机。处理器还可以被实现为计算设备的组合(例如DSP与微处理器的组合、多个微处理器、与DSP核协作的一个或多个微处理器、或任何其他此类配置)。
尽管已经结合器件描述了一些方面，但毋庸置疑，这些方面也构成了相应方法的描述，并且因此设备的框或组件还应被理解为相应的方法步骤或方法步骤的特征。与之类似地，结合或作为方法步骤描述的方面也构成相应器件的相应块或细节或特征的描述。方法步骤中的一些或全部可由硬件装置(或使用硬件装置)来执行，诸如举例而言，微处理器、可编程计算机或电子电路。在一些示例性实施例中，多个最重要的方法步骤中的一些或全部可由此种装置来执行。
以上描述的示例性实施例仅构成本公开的原理的解说。毋庸置疑，本文所描述的布局和细节的修改和变动将对于本领域其他技术人员将变得明了。因此，本公开旨在仅由所附专利权利要求的保护范围来限定，而非由在本文的示例性实施例的描述和解释的基础上所提出的具体细节来限定。
在以上详细描述中，可以看到不同特征在示例性实施例中被编组在一起。这种公开方式并不应被理解为反映所要求保护的示例性实施例需要比相应权利要求中所明确提及的特征更多的特征的意图。确切而言，该情形是使得发明性的内容可驻留在少于所公开的个体示例性实施例的所有特征的特征中。因此，以下权利要求由此应该被认为是被纳入到该描述中，其中每项权利要求自身可为单独的示例性实施例。尽管每项权利要求自身可为单独示例性实施例，但应注意，尽管权利要求书中的从属权利要求可引用具有一个或多个权利要求的具体组合，但其他示例性实施例也可涵盖或包括所述从属权利要求与具有任何其他从属权利要求的主题内容的组合或任何特征与其他从属和独立权利要求的组合。此类组合在本文提出，除非显示表达了并不以某一具体组合为目标。并且，还旨在使权利要求的特征可被包括在任何其他独立权利要求中，即使所述权利要求不直接从属于该独立权利要求。
应且还应注意，本描述或权利要求中公开的方法可由包括用于执行该方法的相应步骤或动作的装置的设备来实现。
此外，在一些示例性实施例中，个体步骤/动作可被细分为多个子步骤或包含多个子步骤。此类子步骤可被包含在个体步骤的公开中并且可以是个体步骤的公开的一部分。
相应地，本公开的一实施例可包括实施用于位置估计的方法的计算机可读介质。相应地，本公开不限于所解说的示例且任何用于执行文本所描述的功能性的手段均被包括在本公开的实施例中。
尽管上述公开示出了本发明的解说性实施例，但是应当注意到，在其中可作出各种更换和改动而不会脱离如所附权利要求定义的本发明的范围。根据本文中所描述的本发明实施例的方法权利要求的功能、步骤和/或动作不必按任何特定次序来执行。此外，尽管本发明的要素可能是以单数来描述或主张权利的，但是复数也是已料想了的，除非显式地声明了限定于单数。

Claims (20)

1.一种用于在半导体基板内产生腔的方法，所述方法包括：
在载体的腔位置上形成镀敷部分；
将所述载体与复合层层压在一起；
将所述载体与所述复合层分开；
形成具有分开的复合层和所述镀敷部分的基板；以及
通过蚀刻暴露的镀敷部分来在所述基板中形成腔，其中所述腔部分地延伸穿入所述基板。
2.如权利要求1所述的方法，其特征在于，进一步包括在所述载体上形成晶种层。
3.如权利要求1所述的方法，其特征在于，进一步包括在暴露所述镀敷部分之时掩模所述基板。
4.如权利要求3所述的方法，其特征在于，进一步包括蚀刻所述基板以移除未掩模部分。
5.如权利要求1所述的方法，其特征在于，所述镀敷部分是铜。
6.如权利要求1所述的方法，其特征在于，所述复合层是预浸渍树脂层和晶种层。
7.如权利要求6所述的方法，其特征在于，所述预浸渍树脂层包括玻璃织构。
8.如权利要求7所述的方法，其特征在于，所述玻璃织构贯穿所述预浸渍树脂层是连续的且从所述预浸渍树脂层的中心偏移。
9.一种由包括以下步骤的工艺制备的基板：
在载体的腔位置上形成镀敷部分；
将所述载体与复合层层压在一起；
将所述载体与所述复合层分开；
形成具有分开的复合层和所述镀敷部分的基板；以及
通过蚀刻暴露的镀敷部分来在所述基板中形成腔，其中所述腔部分地延伸穿入所述基板。
10.如权利要求9所述的工艺，其特征在于，进一步包括在所述载体上形成晶种层。
11.如权利要求9所述的工艺，其特征在于，进一步包括在暴露所述镀敷部分之时掩模所述基板。
12.如权利要求11所述的工艺，其特征在于，进一步包括蚀刻所述基板以移除未掩模部分。
13.如权利要求9所述的工艺，其特征在于，所述镀敷部分是铜。
14.如权利要求9所述的工艺，其特征在于，所述复合层是预浸渍树脂层和晶种层。
15.如权利要求14所述的工艺，其特征在于，所述预浸渍树脂层包括玻璃织构。
16.如权利要求15所述的工艺，其特征在于，所述玻璃织构贯穿所述预浸渍树脂层是连续的且从所述预浸渍树脂层的中心偏移。
17.一种结构，包括：
基板，在所述基板的第一侧中定义腔；
层压在所述基板上的介电层；以及
嵌入到所述介电层中的玻璃织构，其中所述玻璃织构从所述介电层的中心偏移。
18.如权利要求17所述的结构，其特征在于，所述玻璃织构贯穿所述介电层是连续的。
19.如权利要求17所述的结构，其特征在于，所述介电层是预浸渍层。
20.如权利要求17所述的结构，其特征在于，所述腔部分延伸穿入所述基板到接近所述玻璃织构开始的点。
CN201580005538.4A 2014-01-23 2015-01-22 基板和形成基板的方法 Pending CN105934822A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201461930745P 2014-01-23 2014-01-23
US61/930,745 2014-01-23
US14/263,823 US20150206812A1 (en) 2014-01-23 2014-04-28 Substrate and method of forming the same
US14/263,823 2014-04-28
PCT/US2015/012430 WO2015112695A1 (en) 2014-01-23 2015-01-22 Substrate and method of forming the same

Publications (1)

Publication Number Publication Date
CN105934822A true CN105934822A (zh) 2016-09-07

Family

ID=53545458

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580005538.4A Pending CN105934822A (zh) 2014-01-23 2015-01-22 基板和形成基板的方法

Country Status (5)

Country Link
US (1) US20150206812A1 (zh)
EP (1) EP3097586A1 (zh)
JP (1) JP2017505540A (zh)
CN (1) CN105934822A (zh)
WO (1) WO2015112695A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108807333A (zh) * 2017-04-26 2018-11-13 三星电子株式会社 半导体器件封装和半导体设备
CN110970312A (zh) * 2018-09-28 2020-04-07 台湾积体电路制造股份有限公司 封装件及其形成方法
US11164754B2 (en) 2018-09-28 2021-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out packages and methods of forming the same

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105518858B (zh) * 2014-12-22 2019-02-22 英特尔公司 用于半导体封装的多层衬底
WO2018004686A1 (en) * 2016-07-01 2018-01-04 Intel Corporation Device, method and system for providing recessed interconnect structures of a substrate

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070289127A1 (en) * 2006-04-20 2007-12-20 Amitec- Advanced Multilayer Interconnect Technologies Ltd Coreless cavity substrates for chip packaging and their fabrication
CN101179062A (zh) * 2002-05-27 2008-05-14 日本电气株式会社 半导体器件安装板及半导体封装
US20100215927A1 (en) * 2009-02-20 2010-08-26 Unimicron Technology Corp. Composite circuit substrate structure
CN103141162A (zh) * 2010-10-26 2013-06-05 安美特德国有限公司 用于有源元件嵌入的复合堆叠材料

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001135752A (ja) * 1997-04-30 2001-05-18 Hitachi Chem Co Ltd 半導体装置用基板およびその製造方法並びに半導体装置
JP4392157B2 (ja) * 2001-10-26 2009-12-24 パナソニック電工株式会社 配線板用シート材及びその製造方法、並びに多層板及びその製造方法
JP2007081423A (ja) * 2001-10-26 2007-03-29 Matsushita Electric Works Ltd 配線板用シート材及びその製造方法、並びに多層板及びその製造方法
US7474538B2 (en) * 2002-05-27 2009-01-06 Nec Corporation Semiconductor device mounting board, method of manufacturing the same, method of inspecting the same, and semiconductor package
JP2005236194A (ja) * 2004-02-23 2005-09-02 Cmk Corp プリント配線板の製造方法
JP5200870B2 (ja) * 2008-11-12 2013-06-05 株式会社村田製作所 部品内蔵モジュールの製造方法
JP5249173B2 (ja) * 2009-10-30 2013-07-31 新光電気工業株式会社 半導体素子実装配線基板及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101179062A (zh) * 2002-05-27 2008-05-14 日本电气株式会社 半导体器件安装板及半导体封装
US20070289127A1 (en) * 2006-04-20 2007-12-20 Amitec- Advanced Multilayer Interconnect Technologies Ltd Coreless cavity substrates for chip packaging and their fabrication
US20100215927A1 (en) * 2009-02-20 2010-08-26 Unimicron Technology Corp. Composite circuit substrate structure
CN103141162A (zh) * 2010-10-26 2013-06-05 安美特德国有限公司 用于有源元件嵌入的复合堆叠材料

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108807333A (zh) * 2017-04-26 2018-11-13 三星电子株式会社 半导体器件封装和半导体设备
CN108807333B (zh) * 2017-04-26 2023-09-12 三星电子株式会社 半导体器件封装和半导体设备
CN110970312A (zh) * 2018-09-28 2020-04-07 台湾积体电路制造股份有限公司 封装件及其形成方法
US11164754B2 (en) 2018-09-28 2021-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out packages and methods of forming the same
CN110970312B (zh) * 2018-09-28 2022-03-04 台湾积体电路制造股份有限公司 封装件及其形成方法

Also Published As

Publication number Publication date
WO2015112695A1 (en) 2015-07-30
EP3097586A1 (en) 2016-11-30
US20150206812A1 (en) 2015-07-23
JP2017505540A (ja) 2017-02-16

Similar Documents

Publication Publication Date Title
CN105934822A (zh) 基板和形成基板的方法
KR102509425B1 (ko) 불휘발성 자기 메모리 소자의 자기 실드 패키지
CN103180919B (zh) 线圈部件及其制造方法
CN101960630B (zh) 形成磁隧道结结构的方法
US10867740B2 (en) Inductor apparatus and method of fabricating
CN105379009A (zh) 射频透明窗口
TW201041054A (en) Electronic component manufacturing method and packaging structure thereof
US9627327B2 (en) Semiconductor package and method of manufacturing the same
KR102271136B1 (ko) 인쇄 회로 기판을 제작하는 방법, 이 방법에 의해 획득된 인쇄 회로, 및 그런 인쇄 회로를 포함하는 전자 모듈
JP5020161B2 (ja) 無線通信装置
CN106463447A (zh) 基板和形成基板的方法
TW202021054A (zh) 包含增強型電磁屏蔽之積體電路封裝
US20180366421A1 (en) Electronic device packages with conformal emi shielding and related methods
JP2010087030A (ja) コイル部品の製造方法およびコイル部品
WO2020005423A1 (en) Embedded magnetic inductor
US10359804B2 (en) Cold spray of stainless steel
CN105321675A (zh) 感应元件
CN112563706B (zh) 自旋波调制方法
CN114340143A (zh) 电路板集成电感、其制备方法及电子设备
JP6874601B2 (ja) コイル部品及びその製造方法
US8801908B2 (en) Composite insulating layer and manufacturing method thereof
US20240212908A1 (en) Through-magnetic inductor
US20240047228A1 (en) Methods for constructing package substrates with high density
JP4957951B2 (ja) 半導体装置及びその製造方法
US20220230968A1 (en) Patterned ground shield device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20160907