CN105807558A - 一种新型的组合掩膜版 - Google Patents
一种新型的组合掩膜版 Download PDFInfo
- Publication number
- CN105807558A CN105807558A CN201410844113.XA CN201410844113A CN105807558A CN 105807558 A CN105807558 A CN 105807558A CN 201410844113 A CN201410844113 A CN 201410844113A CN 105807558 A CN105807558 A CN 105807558A
- Authority
- CN
- China
- Prior art keywords
- mask
- area
- film layer
- thin film
- photomask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002131 composite material Substances 0.000 claims abstract description 20
- 239000010409 thin film Substances 0.000 claims description 29
- 230000005540 biological transmission Effects 0.000 claims description 18
- 239000002184 metal Substances 0.000 claims description 14
- 230000010363 phase shift Effects 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 6
- 238000005516 engineering process Methods 0.000 abstract 1
- 101100269850 Caenorhabditis elegans mask-1 gene Proteins 0.000 description 9
- 238000000034 method Methods 0.000 description 4
- 101000928335 Homo sapiens Ankyrin repeat and KH domain-containing protein 1 Proteins 0.000 description 2
- 101000701393 Homo sapiens Serine/threonine-protein kinase 26 Proteins 0.000 description 2
- 102100030617 Serine/threonine-protein kinase 26 Human genes 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
Abstract
本发明涉及电子技术领域，具体涉及一种组合掩膜版。一种新型的组合掩膜版，第一掩膜版，用于在一复合结构中形成第一薄膜层；第二掩膜版上形成多个呈阵列结构排布的格点，格点区域为透明区域；第三掩膜版，用于在复合结构中形成第二薄膜层；第四掩膜版，用于在复合结构中形成第三薄膜层；第一掩膜版、第二掩膜版、第三掩膜版叠加后用于在复合结构中形成连接第一薄膜层与第二薄膜层的通孔；或，第二掩膜版、第三掩膜版、第四掩膜版叠加后用于在复合结构中形成连接第二薄膜层与第三薄膜层的通孔。本发明通过一掩膜版上设置阵列结构排布的格点，通过与预定掩膜版相结合，以形成预定的通孔图形，可以减少需要的掩膜版的数量，降低集成电路的制造成本。
Description
技术领域
本发明涉及电子技术领域，具体涉及一种组合掩膜版。
背景技术
集成电路版图(Layout)是集成电路设计与工艺制造之间的接口，集成电路版图对应于晶圆片上电路元器件结构的几何图形组合，由不同层的图形组合而成，如有源层、多晶硅层、金属层等，现有技术中，每个层次的版图需要制备一个独立的掩膜版(MASK)，利用掩膜版及集成电路工艺设备可以将设计的版图转移到涂有光刻胶的硅片上，现有技术的一种集成电路版图如图1所示，需要多个掩膜版构成，如图1a至图1e的掩膜版A至掩膜版E所示，过多的掩膜版增加了集成电路的制造成本。
发明内容
本发明的目的在于，提供一种新型的组合掩膜版，解决以上技术问题；
本发明所解决的技术问题可以采用以下技术方案来实现：
一种新型的组合掩膜版，其中，包括，
第一掩膜版，所述第一掩膜版上形成有第一光掩膜图形，所述第一光掩模图形用于在一复合结构中形成第一薄膜层；
第二掩膜版，所述第二掩膜版上形成多个呈阵列结构排布的格点，所述格点区域为透明区域；
第三掩膜版，所述第三掩膜版上形成有第三光掩膜图形，所述第三光掩模图形用于在所述复合结构中形成第二薄膜层；
第四掩膜版，所述第四掩膜版上形成有第四光掩膜图形，所述第四光掩模图形用于在所述复合结构中形成第三薄膜层；
所述第一掩膜版、所述第二掩膜版、所述第三掩膜版叠加后的重合区域形成第五光掩模图形，所述第五光掩膜图形用于在所述复合结构中形成连接所述第一薄膜层与所述第二薄膜层的通孔；
或者，
所述第二掩膜版、所述第三掩膜版、所述第四掩膜版叠加后的重合区域形成第六光掩模图形，所述第六光掩膜图形用于在所述复合结构中形成连接所述第二薄膜层与所述第三薄膜层的通孔。
本发明的新型的组合掩膜版，包括至少两个所述重合区域，每一个所述重合区域的面积与所述格点的面积相等。
本发明的新型的组合掩膜版，所述第一掩膜版上设有A1透光区域、A2透光区域；所述第三掩膜版上设有C1透光区域，C2透光区域；所述第一掩膜版、所述第二掩膜版、所述第三掩膜版叠加后，所述A1透光区域与所述C1透光区域及第一预定位置的所述格点叠加形成第一通孔图形区域，和/或所述A2透光区域与所述C2透光区域及第二预定位置的所述格点叠加形成第一通孔图形区域。
本发明的新型的组合掩膜版，所述第四掩膜版上设有D1透光区域；所述第二掩膜版、所述第三掩膜版、所述第四掩膜版叠加后，所述C2透光区域、所述D1透光区域、及第三预定位置所述格点叠加形成第二通孔图形区域。
本发明的新型的组合掩膜版，所述第一薄膜层为第一金属层。
本发明的新型的组合掩膜版，所述第二薄膜层为第二金属层。
本发明的新型的组合掩膜版，所述第三薄膜层为第三金属层。
本发明的新型的组合掩膜版，所述第一掩膜版和/或所述第二掩膜版和/或所述第三掩膜版和/或所述第四掩膜版采用二进制掩膜版。
本发明的新型的组合掩膜版，所述第一掩膜版和/或所述第二掩膜版和/或所述第三掩膜版和/或所述第四掩膜版采用相位移掩膜版。
有益效果：由于采用以上技术方案，本发明通过一掩膜版上设置阵列结构排布的格点，通过与预定掩膜版相结合，以形成预定的通孔图形，可以减少需要的掩膜版的数量，降低集成电路的制造成本。
附图说明
图1为现有技术的版图；
图1a至图1e为图1对应的掩膜版；
图2为本发明的版图；
图3为本发明多个掩膜版形成通孔图形的示意图；
图3a至图3d为图3对应的掩膜版；
图4为图3a、图3b和图3d叠加后用于加工工艺的示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。
参照图2、图3及图3a至图3d，一种新型的组合掩膜版，其中，包括，
第一掩膜版1，第一掩膜版1上形成有第一光掩膜图形，第一光掩模图形用于在一复合结构中形成第一薄膜层；
第二掩膜版2，第二掩膜版2上形成多个呈阵列结构排布的格点B1，格点B1区域为透明区域；
第三掩膜版3，第三掩膜版3上形成有第三光掩膜图形，第三光掩模图形用于在复合结构中形成第二薄膜层；
第四掩膜版4，第四掩膜版4上形成有第四光掩膜图形，第四光掩模图形用于在复合结构中形成第三薄膜层；
第一掩膜版1、第二掩膜版2、第三掩膜版3叠加后的重合区域形成第五光掩模图形，第五光掩膜图形用于在复合结构中形成连接第一薄膜层与第二薄膜层的通孔；
或者，
第二掩膜版2、第三掩膜版3、第四掩膜版4叠加后的重合区域形成第六光掩模图形，第六光掩膜图形用于在复合结构中形成连接第二薄膜层与第三薄膜层的通孔。
本发明通过一掩膜版上设置阵列结构排布的格点，通过与预定掩膜版相结合，以形成预定的通孔图形，可以减少需要的掩膜版的数量，降低集成电路的制造成本。
本发明的新型的组合掩膜版，包括至少两个重合区域，每一个重合区域的面积与格点B1的面积相等。
本发明的新型的组合掩膜版，第一掩膜版1上可以设有A1透光区域、A2透光区域；第三掩膜版3上设有C1透光区域，C2透光区域；第一掩膜版1、第二掩膜版2、第三掩膜版3叠加后，A1透光区域与C1透光区域及第一预定位置的格点B1叠加形成第一通孔图形区域，和/或A2透光区域与C2透光区域及第二预定位置的格点B1叠加形成第一通孔图形区域。
本发明的新型的组合掩膜版，第四掩膜版4上也可以设有D1透光区域；第二掩膜版2、第三掩膜版3、第四掩膜版4叠加后，C2透光区域、D1透光区域、及第三预定位置格点B1叠加形成第二通孔图形区域。
本发明的新型的组合掩膜版，第一薄膜层为第一金属层。
本发明的新型的组合掩膜版，第二薄膜层为第二金属层。
本发明的新型的组合掩膜版，第三薄膜层为第三金属层。
本发明的新型的组合掩膜版，第一掩膜版1和/或第二掩膜版2和/或第三掩膜版3和/或第四掩膜版4采用二进制掩膜版。
本发明的新型的组合掩膜版，第一掩膜版1和/或第二掩膜版2和/或第三掩膜版3和/或第四掩膜版4采用相位移掩膜版。
参照图3，图3a、图3b和图3C叠加后用于加工工艺的示意图，硅片5的上方第一掩膜版1用于制备第一金属层(METAL1)，第三掩膜版2用于制备第二金属层(METAL2)，第一掩膜版1、第二掩膜版2及第三掩膜版3相叠加用于制备连接第一金属层和第二金属层的通孔。本发明可以减少一个版图层次对应的独立光罩，一定程度上可以减少集成电路的制造成本。
以上所述仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。
Claims (9)
1.一种新型的组合掩膜版，其特征在于，包括，
第一掩膜版，所述第一掩膜版上形成有第一光掩膜图形，所述第一光掩模图形用于在一复合结构中形成第一薄膜层；
第二掩膜版，所述第二掩膜版上形成多个呈阵列结构排布的格点，所述格点区域为透明区域；
第三掩膜版，所述第三掩膜版上形成有第三光掩膜图形，所述第三光掩模图形用于在所述复合结构中形成第二薄膜层；
第四掩膜版，所述第四掩膜版上形成有第四光掩膜图形，所述第四光掩模图形用于在所述复合结构中形成第三薄膜层；
所述第一掩膜版、所述第二掩膜版、所述第三掩膜版叠加后的重合区域形成第五光掩模图形，所述第五光掩膜图形用于在所述复合结构中形成连接所述第一薄膜层与所述第二薄膜层的通孔；
或者，
所述第二掩膜版、所述第三掩膜版、所述第四掩膜版叠加后的重合区域形成第六光掩模图形，所述第六光掩膜图形用于在所述复合结构中形成连接所述第二薄膜层与所述第三薄膜层的通孔。
2.根据权利要求1所述的一种新型的组合掩膜版，其特征在于，包括至少两个所述重合区域，每一个所述重合区域的面积与所述格点的面积相等。
3.根据权利要求1所述的一种新型的组合掩膜版，其特征在于，所述第一掩膜版上设有A1透光区域、A2透光区域；所述第三掩膜版上设有C1透光区域，C2透光区域；所述第一掩膜版、所述第二掩膜版、所述第三掩膜版叠加后，所述A1透光区域与所述C1透光区域及第一预定位置的所述格点叠加形成第一通孔图形区域，和/或所述A2透光区域与所述C2透光区域及第二预定位置的所述格点叠加形成第一通孔图形区域。
4.根据权利要求3所述的一种新型的组合掩膜版，其特征在于，所述第四掩膜版上设有D1透光区域；所述第二掩膜版、所述第三掩膜版、所述第四掩膜版叠加后，所述C2透光区域、所述D1透光区域、及第三预定位置所述格点叠加形成第二通孔图形区域。
5.根据权利要求1所述的一种新型的组合掩膜版，其特征在于，所述第一薄膜层为第一金属层。
6.根据权利要求1所述的一种新型的组合掩膜版，其特征在于，，所述第二薄膜层为第二金属层。
7.根据权利要求1所述的一种新型的组合掩膜版，其特征在于，所述第三薄膜层为第三金属层。
8.根据权利要求1所述的一种新型的组合掩膜版，其特征在于，所述第一掩膜版和/或所述第二掩膜版和/或所述第三掩膜版和/或所述第四掩膜版采用二进制掩膜版。
9.根据权利要求1所述的一种新型的组合掩膜版，其特征在于，所述第一掩膜版和/或所述第二掩膜版和/或所述第三掩膜版和/或所述第四掩膜版采用相位移掩膜版。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410844113.XA CN105807558A (zh) | 2014-12-30 | 2014-12-30 | 一种新型的组合掩膜版 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410844113.XA CN105807558A (zh) | 2014-12-30 | 2014-12-30 | 一种新型的组合掩膜版 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105807558A true CN105807558A (zh) | 2016-07-27 |
Family
ID=56419973
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410844113.XA Pending CN105807558A (zh) | 2014-12-30 | 2014-12-30 | 一种新型的组合掩膜版 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105807558A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107290879A (zh) * | 2017-08-11 | 2017-10-24 | 深圳市华星光电技术有限公司 | 用于液晶显示面板的光罩 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101424837A (zh) * | 2007-11-02 | 2009-05-06 | 上海广电Nec液晶显示器有限公司 | 液晶显示装置阵列基板的制造方法 |
| CN102608860A (zh) * | 2012-03-26 | 2012-07-25 | 深圳市华星光电技术有限公司 | 光刻蚀方法、光罩组合及曝光系统 |
| CN103293847A (zh) * | 2013-05-29 | 2013-09-11 | 北京京东方光电科技有限公司 | 掩模板以及掩模板的制备方法 |
-
2014
- 2014-12-30 CN CN201410844113.XA patent/CN105807558A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101424837A (zh) * | 2007-11-02 | 2009-05-06 | 上海广电Nec液晶显示器有限公司 | 液晶显示装置阵列基板的制造方法 |
| CN102608860A (zh) * | 2012-03-26 | 2012-07-25 | 深圳市华星光电技术有限公司 | 光刻蚀方法、光罩组合及曝光系统 |
| CN103293847A (zh) * | 2013-05-29 | 2013-09-11 | 北京京东方光电科技有限公司 | 掩模板以及掩模板的制备方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107290879A (zh) * | 2017-08-11 | 2017-10-24 | 深圳市华星光电技术有限公司 | 用于液晶显示面板的光罩 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8900885B1 (en) | Wafer bonding misalignment reduction | |
| CN107301990B (zh) | 接触垫结构及其制造方法 | |
| WO2012066178A3 (es) | Métodos y sistemas para la fabricación de dispositivos de cmos de mems en diseños de nodo inferior | |
| CN110690197A (zh) | 一种半导体对位结构及半导体基板 | |
| TW201913865A (zh) | 對準標記及其測量方法 | |
| CN109917616B (zh) | 用于双重图案化的掩模版的制作方法及双重图案化方法 | |
| JP2013120852A (ja) | スタンダードセル、および、半導体集積回路 | |
| CN105807558A (zh) | 一种新型的组合掩膜版 | |
| KR102555785B1 (ko) | 반도체 웨이퍼의 정렬 마킹 방법 및 정렬 마킹 부분을 갖는 반도체 패키지 | |
| CN103186031A (zh) | 修正布局图案的方法以及制作光掩膜的方法 | |
| CN102799061A (zh) | 双重曝光制作工艺的光掩模组及其形成方法 | |
| CN103839769A (zh) | 形成图案的方法 | |
| US20140304666A1 (en) | Method of optical proximity correction for modifying line patterns and integrated circuts with line patterns modified by the same | |
| US8852830B2 (en) | Photomask and semiconductor apparatus manufacturing method | |
| US8856696B2 (en) | Integrated circuit layout modification | |
| JP5337119B2 (ja) | 半導体集積回路及びｉ／ｏブロック配置方法 | |
| CN105807559A (zh) | 一种组合掩膜版 | |
| TW201537620A (zh) | 半導體元件的製作方法 | |
| JP2012004307A5 (zh) | ||
| KR101802582B1 (ko) | 집적 회로 설계를 위한 레이아웃 최적화 | |
| CN105807553A (zh) | 减少制造成本的组合掩膜版 | |
| CN104465338A (zh) | 深沟槽多层光刻覆盖结构及其光刻覆盖方法 | |
| KR100862870B1 (ko) | 반도체 소자 및 그 제조방법 | |
| CN104716140A (zh) | 在存储器mux1布局中具有多层引脚的器件 | |
| JP3196074U (ja) | タッチ電極基板の構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20160727 |