CN105788507A - 一种像素选择电路及其选择方法、阵列基板及显示装置 - Google Patents

Abstract

本发明公开了一种像素选择电路及其选择方法、阵列基板及显示装置，其中，像素选择电路包括：n个晶体管、m个像素单元、n条扫描线和一条数据线；其中，所述晶体管与所述扫描线一一对应电连接，并且根据对应的所述扫描线的输出信号进行相应开闭；m大于n；每个所述晶体管对应电连接一个所述像素单元，与所述晶体管对应的像素单元均通过对应的所述晶体管与所述数据线电连接，剩余的所述像素单元直接与所述数据线电连接。本发明能够减少晶体管的数量，进而能够减小边框尺寸、增大开口率。

Description

一种像素选择电路及其选择方法、阵列基板及显示装置

技术领域

本发明涉及显示技术领域，尤其涉及一种像素选择电路及其选择方法、阵列基板及显示装置。

背景技术

随着科技的发展，显示装置(例如：手机或平板电脑等)已经遍及人们的生活。显示装置的显示区域包括多个像素单元组，其中每个像素单元组包括多个像素单元；显示装置的非显示区域设置有多个像素选择电路和一个芯片。每个像素选择电路的两端分别连接像素单元组和芯片，实现通过像素选择电路将像素单元组(即：多个像素单元)和芯片之间实现电连接，最终实现利用芯片通过像素选择电路为多个像素单元提供数据信号，以实现显示。

像素选择电路中包括有至少一条数据线，该数据线与芯片电连接，通过数据线为像素选择电路提供数据信号，进而为多个像素单元提供数据信号。为了减少数据线的数量(由于数据线是位于非显示区域,即、边框，因此，数据线数量越少，数据线所占区域的尺寸越小，显示装置的边框尺寸越小)，像素选择电路中一般仅设置一条数据线。由于每个像素单元所需的数据信号是不同的，因此，像素选择电路还包括多个晶体管，晶体管与像素单元一一对应(即：晶体管的数量和像素单元的数量相同)，通过晶体管为相应的像素单元提供数据信号(每个晶体管的栅极与对应的扫描线电连接，根据扫描线的输出信号进行相应开闭，进而实现选择是否为相应的像素单元提供数据信号)。

上述方案中，由于晶体管的数量和像素单元的数量相同，因此，晶体管的数量较多，晶体管所占区域的尺寸较大，又由于晶体管位于显示装置的非显示区域，因此，显示装置的边框尺寸较大，从而显示装置的开口率(显示区域面积与非显示区域面积之比)较小。

发明内容

本发明实施例提供一种像素选择电路及其选择方法、阵列基板及显示装置，能够解决现有技术中的显示装置的边框尺寸较大，进而开口率较小的问题。

为达此目的，本发明采用以下技术方案：

第一方面，本发明实施例提供了一种像素选择电路，包括：n个晶体管、m个像素单元、n条扫描线和一条数据线；其中，

所述晶体管与所述扫描线一一对应电连接，并且根据对应的所述扫描线的输出信号进行相应开闭；

m大于n，并且，m和n都为正整数；

每个所述晶体管对应电连接一个所述像素单元，与所述晶体管对应的像素单元均通过对应的所述晶体管与所述数据线电连接，剩余的所述像素单元直接与所述数据线电连接。

第二方面，本发明实施例还提供了一种像素选择电路的选择方法，包括：

第一阶段，所述第一扫描线输入第一电平信号，控制所述第一晶体管开启，所述第二扫描线输入第三电平信号，控制所述第二晶体管关闭，将所述数据线上的数据信号传输至所述第二像素单元；

第二阶段，所述第一扫描线输入第二电平信号，控制所述第一晶体管关闭，所述第二扫描线输入第四电平信号，控制所述第二晶体管开启，将所述数据线上的数据信号传输至所述第三像素单元；

第三阶段，所述第一扫描线输入第二电平信号，控制所述第一晶体管关闭，所述第二扫描线输入第三电平信号，控制所述第二晶体管关闭，将所述数据线上的数据信号传输至所述第一像素单元。

第三方面，本发明实施例还提供了一种阵列基板，包括第一方面提供的像素选择电路。

第四方面，本发明实施例还提供了一种显示装置，包括第三方面提供的阵列基板。

本发明实施例提供的像素选择电路及其选择方法、阵列基板及显示装置，实现了数据线通过仅使用n个晶体管来为m个像素单元提供相应的数据信号，由于m大于n，晶体管的数量小于像素单元的数量，因此能够减少晶体管的数量，进而能够减小显示装置的边框尺寸、增大开口率。

附图说明

通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：

图1是本发明实施例提供的像素选择电路的一种实现方式的结构示意图。

图2是本发明实施例提供的像素选择电路的另一种实现方式的结构示意图。

图3是本发明实施例提供的像素选择电路的另一种实现方式的结构示意图。

图4是本发明实施例提供的像素选择电路的另一种实现方式的结构示意图。

图5是本发明实施例提供的像素选择电路的选择方法的一种实现方式的流程示意图。

图6是图1提供的像素选择电路中的扫描线输入的电压信号的一种实现方式的波形示意图。

图7是图2提供的像素选择电路中的扫描线输入的电压信号的一种实现方式的波形示意图。

图8是本发明实施例提供的像素选择电路的选择方法的另一种实现方式的流程示意图。

图9是图3提供的像素选择电路中的扫描线输入的电压信号的一种实现方式的波形示意图。

图10是图4提供的像素选择电路中的扫描线输入的电压信号的一种实现方式的波形示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部内容。

本发明实施例提供了一种像素选择电路。该像素选择电路包括：n(其中，n为正整数)个晶体管、m(其中，m为正整数)个像素单元、n条扫描线和一条数据线。其中，晶体管与扫描线一一对应电连接，并且根据对应的扫描线的输出信号进行相应开闭；m大于n；每个晶体管对应电连接一个像素单元，与晶体管对应的像素单元均通过对应的晶体管与数据线电连接，剩余的像素单元直接与数据线电连接。

通过每个晶体管对应电连接一个像素单元，与晶体管对应的像素单元(由于晶体管的数量为n，且每个晶体管与像素单元对应，因此，与晶体管对应的像素单元的数量为n)通过对应的晶体管与数据线电连接，实现了m个像素单元中与晶体管对应的n个像素单元中的每个像素单元通过对应的晶体管与数据线电连接，实现了数据线通过n个晶体管向对应的n个像素单元输入数据信号。数据线通过n个晶体管向对应的n个像素单元输入数据信号具体为：晶体管根据对应的扫描线的输出信号依次处于打开状态，数据线通过处于打开状态的晶体管向对应的像素单元输入所需的数据信号。通过剩余的像素单元(由于像素单元的数量为m，且与晶体管对应的像素单元的数量为n，因此，剩余的像素单元的数量为(m-n))直接与数据线电连接，实现了数据线直接向(m-n)个像素单元输入所需的数据信号。数据线直接向(m-n)个像素单元输入所需的数据信号具体为：晶体管根据对应的扫描线的输出信号均处于关闭状态，数据线直接向(m-n)个像素单元输入所需的数据信号。通过上述分析可知：本发明实施例提供的像素选择电路实现了通过n个晶体管向m个像素单元充入数据信号，来实现图像显示。

由于数据线直接与剩余的像素单元电连接，因此，数据线在通过n个晶体管依次向对应的n个像素单元充入数据信号的同时，也会向剩余的像素单元充入n个像素单元对应的数据信号(n个像素单元对应的数据信号并不是剩余的像素单元所需的数据信号)。数据线依次向每个像素单元充入对应的数据信号之后，像素单元再进行显示。由于相对于显示的时间，数据线向每个像素单元充入数据信号的时间是极短的，因此，数据线通过n个晶体管向n个像素单元充入数据信号的时间是极短的，是人眼无法分辨出来的。故，虽然数据线在向n个像素单元充入数据信号的同时，也会向剩余的像素单元充入n个像素单元对应的数据信号，但是，由于此时间极短，人眼无法辨别，因此，不会影响剩余的像素单元的显示效果。

本发明实施例提供的像素选择电路中的数据线通过n个晶体管向m个像素单元输入相应的数据信号，由于m大于n，因此，晶体管的数量小于像素单元的数量，即：晶体管与像素单元不再是一一对应的关系，因此，能够减少晶体管的数量，进而能够减小边框尺寸、增大开口率。

需要说明的是：m和n的取值可以根据实际需要进行设计，只要满足m大于n的条件即可。由于数据线直接与剩余的(m-n)个像素单元电连接，因此，数据线为剩余的(m-n)个像素单元充入数据信号后，(m-n)个像素单元被充入的数据信号是相同的。当剩余的(m-n)个像素单元的数量为1(即：m-n＝1)时，显示效果是最好的。

下面对m-n＝1时的像素选择电路的实现方式进行举例说明。

在常见的设计中，像素单元的个数(即：m的值)一般设计为3或者4。

首先对像素单元的个数为3时的像素选择电路的实现方式进行举例说明。

图1是本发明实施例提供的像素选择电路的一种实现方式的结构示意图。如图1所示，晶体管的数量为2；像素单元的数量为3；扫描线的数量为2，即：n＝2；m＝3。

其中，两个晶体管包括：第一晶体管M1和第二晶体管M2，其中，第一晶体管M1和第二晶体管M2均为N型；两条扫描线包括：第一扫描线101和第二扫描线102，其中，第一扫描线101输入的扫描信号为S1，第二扫描线102输入的扫描信号为S2；三个像素单元包括：第一像素单元103、第二像素单元104和第三像素单元105；数据线106输入的数据信号为VDATE。

图1示出的像素选择电路的连接方式如下：第一晶体管M1的栅极与第一扫描线101电连接；第一晶体管M1的第一极、第二晶体管M2的第一极以及第一像素单元103均与数据线106电连接；第一晶体管M1的第二极与第二像素单元104电连接；第二晶体管M2的栅极与第二扫描线102电连接；第二晶体管M2的第二极与第三像素单元105电连接。

图1示出的像素选择电路中，第一晶体管M1和第二晶体管M2均为N型。在其它实施方式中，第一晶体管M1和第二晶体管M2还可以均为P型；第一晶体管M1和第二晶体管M2还可以分别为N型和P型；或者分别为P型和N型。

图1示出的像素选择电路中，第一晶体管M1的第一极为源极、第一晶体管M1的第二极为漏极、第二晶体管M2的第一极为源极、第二晶体管M2的第二极为漏极。在其它实施方式中，第一晶体管M1的第一极、第一晶体管M1的第二极、第二晶体管M2的第一极和第二晶体管M2的第二极可以分别为漏极、源极、源极和漏极；或者分别为源极、漏极、漏极和源极；或者分别为漏极、源极、漏极和源极。

第一像素单元103、第二像素单元104和第三像素单元105可以为红色子像素、绿色子像素和蓝色子像素的排列组合中的任意一种。即：第一像素单元103、第二像素单元104和第三像素单元105可以分别为红色子像素、绿色子像素和蓝色子像素；或者分别为红色子像素、蓝色子像素和绿色子像素；或者分别为绿色子像素、红色子像素和蓝色子像素；或者分别为绿色子像素、蓝色子像素和红色子像素；或者分别为蓝色子像素、红色子像素和绿色子像素；或者分别为蓝色子像素、绿色子像素和红色子像素。

图1提供的像素选择电路：当第一晶体管M1根据第一扫描线101输入的扫描信号S1处于打开状态时，数据线106通过第一晶体管M1向第二像素单元104输入第二像素单元104所需的数据信号；当第二晶体管M2根据第二扫描线102输入的扫描信号S2处于打开状态时，数据线106通过第二晶体管M2向第三像素单元105输入第三像素单元105所需的数据信号；当第一晶体管M1根据第一扫描线101输入的扫描信号S1处于关闭状态，且第二晶体管M2根据第二扫描线102输入的扫描信号S2处于关闭状态时，数据线106直接向第一像素单元103输入第一像素单元103所需的数据信号。此具体的选择过程可参见图5。

可以理解的是：第一像素单元103所需的数据信号的值、第二像素单元104所需的数据信号的值以及第三像素单元105所需的数据信号的值可以根据所要显示的画面进行设计，可以均不相同，也可以部分相同，还可以均相同。

由于本发明实施例提供的像素选择电路是数字驱动型的，因此，第一扫描线101输入的扫描信号S1、第二扫描线102输入的扫描信号S2和数据线106输入的数据信号VDATE均为电压信号。又由于第一扫描线101输入的扫描信号S1和第二扫描线102输入的扫描信号S2分别连接第一晶体管M1的栅极和第二晶体管M2的栅极，故，第一扫描线101输入的扫描信号S1和第二扫描线102输入的扫描信号S2属于驱动信号，因此，第一扫描线101输入的扫描信号S1和第二扫描线102输入的扫描信号S2均为只具有高电平和低电平两种电压状态的电压信号，具体可参见图6。

图2是本发明实施例提供的像素选择电路的另一种实现方式的结构示意图。如图2和图1所示，与图1示出的像素选择电路不同的是：图2示出的像素选择电路中的第一晶体管M1和第二晶体管M2均为P型。

图2示出的像素选择电路的具体的选择过程可参见图5。图2示出的像素选择电路中的第一扫描线101输入的扫描信号S1和第二扫描线102输入的扫描信号S2具体可参见图7。在图2中未详细描述的内容，可参见上述对图1的描述部分。

需要说明的是：本领域技术人员可以根据图1和图2得到第一晶体管M1和第二晶体管M2分别为N型和P型，以及分别为P型和N型时的像素选择电路的具体结构。

图1和图2示出的像素选择电路实现了仅通过两个晶体管就可以为三个像素单元提供相应的数据信号，因此，能够减少晶体管的数量，进而能够减小边框尺寸、增大开口率。

再次对像素单元的个数为4时的像素选择电路的实现方式进行举例说明。

图3是本发明实施例提供的像素选择电路的另一种实现方式的结构示意图。如图3和图1所示，与图1示出的像素选择电路不同的是：图3示出的像素选择电路中：晶体管的数量为3；像素单元的数量为4；扫描线的数量为3，即：n＝3；m＝4。

图3示出的像素选择电路还包括：第三晶体管M3，其中，第三晶体管M3为N型；第四像素单元107；第三扫描线108，其中，第三扫描线108输入的扫描信号为S3。

其中，第三晶体管M3的栅极与第三扫描线108电连接；第三晶体管M3的第一极与数据线106电连接；第三晶体管M3的第二极与第四像素单元107电连接。

图3示出的像素选择电路中，第三晶体管M3为N型。在其它实施方式中，第三晶体管M3还可以均为P型。结合图1的描述部分中对第一晶体管M1和第二晶体管M2类型的描述可知：第一晶体管M1、第二晶体管M2和第三晶体管M3可以分别为N型、N型和N型；或者分别为N型、N型和P型；或者分别为N型、P型和N型；或者分别为N型、P型和P型；或者分别为P型、N型和N型；或者分别为P型、N型和P型；或者分别为P型、P型和N型；或者分别为P型、P型和P型。

图3示出的像素选择电路中，第三晶体管M3的第一极为源极、第三晶体管M3的第二极为漏极。在其它实施方式中，第三晶体管M3的第一极和第三晶体管M3的第二极分别为漏极和源极。结合图1的描述部分中对第一晶体管M1的第一极、第一晶体管M1的第二极、第二晶体管M2的第一极和第二晶体管M2的第二极的描述可知：第一晶体管M1的第一极、第一晶体管M1的第二极、第二晶体管M2的第一极、第二晶体管M2的第二极、第三晶体管M3的第一极和第三晶体管M3的第二极可以分别为源极、漏极、源极、漏极、源极和漏极；或者分别为漏极、源极、源极、漏极、源极和漏极；或者分别为源极、漏极、漏极、源极、源极和漏极；或者分别为漏极、源极、漏极、源极、源极和漏极；或者分别为源极、漏极、漏极、源极、漏极和源极；或者分别为漏极、源极、漏极、源极、漏极和源极。

第四像素单元107可以为补偿子像素。在实际设计过程中，补偿子像素常设置为白色子像素。第一像素单元103、第二像素单元104、第三像素单元105和第四像素单元107可以为红色子像素、绿色子像素、蓝色子像素和白色子像素的排列组合中的任意一种。红色子像素、绿色子像素、蓝色子像素和白色子像素的排列组合有24种情况，即：第一像素单元103、第二像素单元104、第三像素单元105和第四像素单元107有24种实施方式。本领域技术人员结合图1的描述部分中对第一像素单元103、第二像素单元104和第三像素单元105的描述可以得到上述24种实施方式，在此不再赘述。

图3提供的像素选择电路：当第一晶体管M1根据第一扫描线101输入的扫描信号S1处于打开状态时，数据线106通过第一晶体管M1向第二像素单元104输入第二像素单元104所需的数据信号；当第二晶体管M2根据第二扫描线102输入的扫描信号S2处于打开状态时，数据线106通过第二晶体管M2向第三像素单元105输入第三像素单元105所需的数据信号；当第三晶体管M3根据第三扫描线108输入的扫描信号S3处于打开状态时，数据线106通过第三晶体管M3向第四像素单元107输入第四像素单元107所需的数据信号；当第一晶体管M1根据第一扫描线101输入的扫描信号S1处于关闭状态，且第二晶体管M2根据第二扫描线102输入的扫描信号S2处于关闭状态，且第三晶体管M3根据第三扫描线108输入的扫描信号S3处于关闭状态时，数据线106直接向第一像素单元103输入第一像素单元103所需的数据信号。此具体的选择过程可参见图8。

可以理解的是：第一像素单元103所需的数据信号的值、第二像素单元104所需的数据信号的值、第三像素单元105所需的数据信号的值以及第四像素单元107所需的数据信号的值可以根据所要显示的画面进行设计，可以均不相同，也可以部分相同，还可以均相同。

第三扫描线108输入的扫描信号S3为电压信号，且为只具有高电平和低电平两种电压状态的电压信号。第一扫描线101输入的扫描信号S1、第二扫描线102输入的扫描信号S2和第三扫描线108输入的扫描信号S3具体可参见图9。

图4是本发明实施例提供的像素选择电路的另一种实现方式的结构示意图。如图4和图3所示，与图3示出的像素选择电路不同的是：图4示出的像素选择电路中的第一晶体管M1、第二晶体管M2和第三晶体管M3均为P型。

图4示出的像素选择电路的具体的选择过程可参见图8。图4示出的像素选择电路中的第一扫描线101输入的扫描信号S1、第二扫描线102输入的扫描信号S2和第三扫描线108输入的扫描信号S3具体可参见图10。在图4中未详细描述的内容，可参见上述对图3的描述部分。

需要说明的是：本领域技术人员可以根据图3和图4得到第一晶体管M1、第二晶体管M2和第三晶体管M3分别为N型、N型和P型；分别为N型、P型和N型；分别为N型、P型和P型；分别为P型、N型和N型；分别为P型、N型和P型；以及分别为P型、P型和N型时的像素选择电路的具体结构。

图4和图5示出的像素选择电路实现了仅通过三个晶体管就可以为四个像素单元提供相应的数据信号，因此，能够减少晶体管的数量，进而能够减小边框尺寸、增大开口率。

本发明实施例还提供了一种针对上述实施例提供的像素选择电路的选择方法。该选择方法具体如下：n个晶体管根据对应的扫描线的输出信号依次打开，数据线输出的数据信号通过依次打开的n个晶体管向与晶体管对应的n个像素单元依次充入所需的数据信号；n个晶体管根据对应的扫描线的输出信号均关闭，数据线输出的数据信号直接向剩余的m-n个像素单元充入所需的数据信号。

本发明实施例提供的像素选择方法实现了通过n个晶体管向m个像素单元输入相应的数据信号，由于m大于n，因此，晶体管的数量小于像素单元的数量，即：晶体管与像素单元不再是一一对应的关系，因此，能够减少晶体管的数量，进而能够减小边框尺寸、增大开口率。

下面结合图1-图4示出的像素选择电路对上述选择方法进行描述。

图5是本发明实施例提供的像素选择电路的选择方法的一种实现方式的流程示意图。图5提供的选择方法是针对图1和图2提供的像素选择电路的选择方法。如图5所示，该选择方法包括：

S501、第一扫描线输入第一电平信号，控制第一晶体管开启，第二扫描线输入第三电平信号，控制第二晶体管关闭，将数据线上的数据信号传输至第二像素单元。

结合图1和图2，第一扫描线101输入的扫描信号S1为第一电平信号，控制第一晶体管M1开启，此时，数据线106输入的数据信号VDATE经第一晶体管M1向第二像素单元104输入第二像素单元104所需的数据信号；同时，数据线106输入的数据信号VDATE直接向第一像素单元103输入第二像素单元104所需的数据信号；第二扫描线102输入的扫描信号S2为第三电平信号，控制第二晶体管M2关闭，数据线106输入的数据信号VDATE不向第三像素单元105输入数据信号。

经过上述过程，实现了数据线106向第二像素单元104和第一像素单元103充入第二像素单元104所需的数据信号，能够实现第二像素单元104的正常显示。虽然此过程中，数据线106也向第一像素单元103充入第二像素单元104所需的数据信号(此数据信号并不是第一像素单元103所需的数据信号，第一像素单元103显示异常)，但是由于该充入的过程极短，人眼无法分辨出来，因此，不会影响显示的效果。

S502、第一扫描线输入第二电平信号，控制第一晶体管关闭，第二扫描线输入第四电平信号，控制第二晶体管开启，将数据线上的数据信号传输至第三像素单元。

结合图1和图2，第一扫描线101输入的扫描信号S1为第二电平信号，控制第一晶体管M1关闭，数据线106输入的数据信号VDATE不向第二像素单元104输入数据信号；第二扫描线102输入的扫描信号S2为第四电平信号，控制第二晶体管M2开启，此时，数据线106输入的数据信号VDATE经第二晶体管M2向第三像素单元105输入第三像素单元105所需的数据信号；同时，数据线106输入的数据信号VDATE直接向第一像素单元103输入第三像素单元105所需的数据信号。

经过上述过程，实现了数据线106向第三像素单元105和第一像素单元103充入第三像素单元105所需的数据信号，实现了第三像素单元105的正常显示。虽然此过程中，数据线106也向第一像素单元103充入第三像素单元105所需的数据信号(此数据信号并不是第一像素单元103所需的数据信号，第一像素单元103显示异常)，但是由于该充入的过程极短，人眼无法分辨出来，因此，不会影响显示的效果。

S503、第一扫描线输入第二电平信号，控制第一晶体管关闭，第二扫描线输入第三电平信号，控制第二晶体管关闭，将数据线上的数据信号传输至第一像素单元。

结合图1和图2，第一扫描线101输入的扫描信号S1为第二电平信号，控制第一晶体管M1关闭，数据线106输入的数据信号VDATE不向第二像素单元104输入数据信号；第二扫描线102输入的扫描信号S2为第三电平信号，控制第二晶体管M2关闭，数据线106输入的数据信号VDATE不向第三像素单元105输入数据信号；数据线106输入的数据信号VDATE直接向第一像素单元103输入第一像素单元103所需的数据信号。

经过上述过程，实现了数据线106向第一像素单元103充入第一像素单元103所需的数据信号，能够实现第一像素单元103的正常显示。

图5提供的针对图1和图2提供的像素选择电路的选择方法，实现了依次向第二像素单元104充入第二像素单元104所需的数据信号、向第三像素单元105充入第三像素单元105所需的数据信号和向第一像素单元103充入第一像素单元103所需的数据信号。虽然在向第二像素单元104充入第二像素单元104所需的数据信号和向第三像素单元105充入第三像素单元105所需的数据信号过程的同时也会向第一像素单元103分别充入第二像素单元104所需的数据信号和第三像素单元105所需的数据信号，会引起第一像素单元103的显示异常，但是，由于上述过程极短，人眼无法分辨出来，因此，不会影响显示的效果。

下面分别结合图6和图7提供的扫描线输入的电压信号对图1和图2提供的像素选择电路的选择方法中的扫描线输入的电压信号进行描述。

图6是图1提供的像素选择电路中的扫描线输入的电压信号的一种实现方式的波形示意图。由于图1提供的像素选择电路中的第一晶体管M1和第二晶体管M2均为N型，又因为N型晶体管的栅极电压为高电平时晶体管导通，因此，结合图5和图6可知：

第一阶段T1(即：S501)：第一扫描线输入的扫描信号S1为高电平信号(即：第一电平信号为高电平信号)；第二扫描线输入的扫描信号S2为低电平信号(即：第三电平信号为低电平信号)。

第二阶段T2(即：S502)：第一扫描线输入的扫描信号S1为低电平信号(即：第二电平信号为低电平信号)；第二扫描线输入的扫描信号S2为高电平信号(即：第四电平信号为高电平信号)。

第三阶段T3(即：S503)：第一扫描线输入的扫描信号S1为低电平信号(即：第二电平信号为低电平信号)；第二扫描线输入的扫描信号S2为低电平信号(即：第三电平信号为低电平信号)。

需要说明的是：本发明实施例描述中用到的高电平信号和低电平信号只是为了说明第一电平信号和第二电平信号之间的大小关系，以及第三电平信号和第四电平信号之间的大小关系，并不对其大小进行限定。

经过上述分析可知：第一电平信号高于第二电平信号；第三电平信号低于第四电平信号。

图7是图2提供的像素选择电路中的扫描线输入的电压信号的一种实现方式的波形示意图。由于图2提供的像素选择电路中的第一晶体管M1和第二晶体管M2均为P型，又因为P型晶体管的栅极电压为低电平时晶体管导通，因此，结合图5和图7可知：

第一阶段T1(即：S501)：第一扫描线输入的扫描信号S1为低电平信号(即：第一电平信号为低电平信号)；第二扫描线输入的扫描信号S2为高电平信号(即：第三电平信号为高电平信号)。

第二阶段T2(即：S502)：第一扫描线输入的扫描信号S1为高电平信号(即：第二电平信号为高电平信号)；第二扫描线输入的扫描信号S2为低电平信号(即：第四电平信号为低电平信号)。

第三阶段T3(即：S503)：第一扫描线输入的扫描信号S1为高电平信号(即：第二电平信号为高电平信号)；第二扫描线输入的扫描信号S2为高电平信号(即：第三电平信号为高电平信号)。

经过上述分析可知：第一电平信号低于第二电平信号；第三电平信号高于第四电平信号。

需要说明的是：本领域技术人员可以根据图6和图7得到相对于图1和图2中的改进之处为第一晶体管M1和第二晶体管M2分别为N型和P型，以及分别为P型和N型时的像素选择电路的选择方法中的扫描线输入的电压信号的实现方式的波形示意图。

图8是本发明实施例提供的像素选择电路的选择方法的另一种实现方式的流程示意图。图8提供的选择方法是针对图3和图4提供的像素选择电路的选择方法。如图8所示，该选择方法包括：

S801、第一扫描线输入第一电平信号，控制第一晶体管开启，第二扫描线输入第三电平信号，控制第二晶体管关闭，第三扫描线输入第五电平信号，控制第三晶体管关闭，将数据线上的数据信号传输至第二像素单元。

结合图3和图4，第一扫描线101输入的扫描信号S1为第一电平信号，控制第一晶体管M1开启，此时，数据线106输入的数据信号VDATE经第一晶体管M1向第二像素单元104输入第二像素单元104所需的数据信号；同时，数据线106输入的数据信号VDATE直接向第一像素单元103输入第二像素单元104所需的数据信号；第二扫描线102输入的扫描信号S2为第三电平信号，控制第二晶体管M2关闭，数据线106输入的数据信号VDATE不向第三像素单元105输入数据信号；第三扫描线108输入的扫描信号S3为第五电平信号，控制第三晶体管M3关闭，数据线106输入的数据信号VDATE不向第四像素单元107输入数据信号。

经过上述过程，实现了数据线106向第二像素单元104和第一像素单元103充入第二像素单元104所需的数据信号，能够实现第二像素单元104的正常显示。虽然此过程中，数据线106也向第一像素单元103充入第二像素单元104所需的数据信号(此数据信号并不是第一像素单元103所需的数据信号，第一像素单元103显示异常)，但是由于该充入的过程极短，人眼无法分辨出来，因此，不会影响显示的效果。

S802、第一扫描线输入第二电平信号，控制第一晶体管关闭，第二扫描线输入第四电平信号，控制第二晶体管开启，第三扫描线输入第五电平信号，控制第三晶体管关闭，将数据线上的数据信号传输至第三像素单元。

结合图3和图4，第一扫描线101输入的扫描信号S1为第二电平信号，控制第一晶体管M1关闭，数据线106输入的数据信号VDATE不向第二像素单元104输入数据信号；第二扫描线102输入的扫描信号S2为第四电平信号，控制第二晶体管M2开启，此时，数据线106输入的数据信号VDATE经第二晶体管M2向第三像素单元105输入第三像素单元105所需的数据信号；同时，数据线106输入的数据信号VDATE直接向第一像素单元103输入第三像素单元105所需的数据信号；第三扫描线108输入的扫描信号S3为第五电平信号，控制第三晶体管M3关闭，数据线106输入的数据信号VDATE不向第四像素单元107输入数据信号。

经过上述过程，实现了数据线106向第三像素单元105和第一像素单元103充入第三像素单元105所需的数据信号，实现了第三像素单元105的正常显示。虽然此过程中，数据线106也向第一像素单元103充入第三像素单元105所需的数据信号(此数据信号并不是第一像素单元103所需的数据信号，第一像素单元103显示异常)，但是由于该充入的过程极短，人眼无法分辨出来，因此，不会影响显示的效果。

S803、第一扫描线输入第二电平信号，控制第一晶体管关闭，第二扫描线输入第三电平信号，控制第二晶体管关闭，第三扫描线输入第六电平信号，控制第三晶体管开启，将数据线上的数据信号传输至第四像素单元。

结合图3和图4，第一扫描线101输入的扫描信号S1为第二电平信号，控制第一晶体管M1关闭，数据线106输入的数据信号VDATE不向第二像素单元104输入数据信号；第二扫描线102输入的扫描信号S2为第三电平信号，控制第二晶体管M2关闭，数据线106输入的数据信号VDATE不向第三像素单元105输入数据信号；第三扫描线108输入的扫描信号S3为第六电平信号，控制第三晶体管M3开启，此时，数据线106输入的数据信号VDATE经第三晶体管M3向第四像素单元107输入第四像素单元107所需的数据信号，同时，数据线106输入的数据信号VDATE直接向第一像素单元103输入第四像素单元107所需的数据信号。

经过上述过程，实现了数据线106向第四像素单元107和第一像素单元103充入第四像素单元107所需的数据信号，实现了第四像素单元107的正常显示。虽然此过程中，数据线106也向第一像素单元103充入第四像素单元107所需的数据信号(此数据信号并不是第一像素单元103所需的数据信号，第一像素单元103显示异常)，但是由于该充入的过程极短，人眼无法分辨出来，因此，不会影响显示的效果。

S804、第一扫描线输入第二电平信号，控制第一晶体管关闭，第二扫描线输入第三电平信号，控制第二晶体管关闭，第三扫描线输入第五电平信号，控制第三晶体管关闭，将数据线上的数据信号传输至第一像素单元。

结合图3和图4，第一扫描线101输入的扫描信号S1为第二电平信号，控制第一晶体管M1关闭，数据线106输入的数据信号VDATE不向第二像素单元104输入数据信号；第二扫描线102输入的扫描信号S2为第三电平信号，控制第二晶体管M2关闭，数据线106输入的数据信号VDATE不向第三像素单元105输入数据信号；第三扫描线103输入的扫描信号S3为第五电平信号，控制第三晶体管M3关闭，数据线106输入的数据信号VDATE不向第四像素单元107输入数据信号；数据线106输入的数据信号VDATE直接向第一像素单元103输入第一像素单元103所需的数据信号。

经过上述过程，实现了数据线106向第一像素单元103充入第一像素单元103所需的数据信号，能够实现第一像素单元103的正常显示。

图8提供的针对图3和图4提供的像素选择电路的选择方法，实现了依次向第二像素单元104充入第二像素单元104所需的数据信号、向第三像素单元105充入第三像素单元105所需的数据信号、向第四像素单元107充入第四像素单元107所需的数据信号和向第一像素单元103充入第一像素单元103所需的数据信号。虽然在向第二像素单元104充入第二像素单元104所需的数据信号、向第三像素单元105充入第三像素单元105所需的数据信号和向第四像素单元107充入第四像素单元107所需的数据信号过程的同时也会向第一像素单元103分别充入第二像素单元104所需的数据信号、第三像素单元105所需的数据信号和向第四像素单元107充入第四像素单元107所需的数据信号，会引起第一像素单元103的显示异常，但是，由于上述过程极短，人眼无法分辨出来，因此，不会影响显示的效果。

下面分别结合图9和图10提供的扫描线输入的电压信号对图3和图4提供的像素选择电路的选择方法中的扫描线输入的电压信号进行描述。

图9是图3提供的像素选择电路中的扫描线输入的电压信号的一种实现方式的波形示意图。由于图3提供的像素选择电路中的第一晶体管M1、第二晶体管M2和第三晶体管M3均为N型，又因为N型晶体管的栅极电压为高电平时晶体管导通，因此，结合图8和图9可知：

第一阶段T1(即：S801)：第一扫描线输入的扫描信号S1为高电平信号(即：第一电平信号为高电平信号)；第二扫描线输入的扫描信号S2为低电平信号(即：第三电平信号为低电平信号)；第三扫描线108输入的扫描信号S3为低电平信号(即：第五电平信号为低电平信号)。

第二阶段T2(即：S802)：第一扫描线输入的扫描信号S1为低电平信号(即：第二电平信号为低电平信号)；第二扫描线输入的扫描信号S2为高电平信号(即：第四电平信号为高电平信号)；第三扫描线108输入的扫描信号S3为低电平信号(即：第五电平信号为低电平信号)。

第三阶段T3(即：S803)：第一扫描线输入的扫描信号S1为低电平信号(即：第二电平信号为低电平信号)；第二扫描线输入的扫描信号S2为低电平信号(即：第三电平信号为低电平信号)；第三扫描线108输入的扫描信号S3为高电平信号(即：第六电平信号为高电平信号)。

第四阶段T4(即：S804)：第一扫描线输入的扫描信号S1为低电平信号(即：第二电平信号为低电平信号)；第二扫描线输入的扫描信号S2为低电平信号(即：第三电平信号为低电平信号)；第三扫描线108输入的扫描信号S3为低电平信号(即：第五电平信号为低电平信号)。

经过上述分析可知：第一电平信号高于第二电平信号；第三电平信号低于第四电平信号；第五电平信号低于第六电平信号。

图10是图4提供的像素选择电路中的扫描线输入的电压信号的一种实现方式的波形示意图。由于图4提供的像素选择电路中的第一晶体管M1、第二晶体管M2和第三晶体管M3均为P型，又因为P型晶体管的栅极电压为低电平时晶体管导通，因此，结合图8和图10可知：

第一阶段T1(即：S801)：第一扫描线输入的扫描信号S1为低电平信号(即：第一电平信号为低电平信号)；第二扫描线输入的扫描信号S2为高电平信号(即：第三电平信号为高电平信号)；第三扫描线108输入的扫描信号S3为高电平信号(即：第五电平信号为高电平信号)。

第二阶段T2(即：S802)：第一扫描线输入的扫描信号S1为高电平信号(即：第二电平信号为高电平信号)；第二扫描线输入的扫描信号S2为低电平信号(即：第四电平信号为低电平信号)；第三扫描线108输入的扫描信号S3为高电平信号(即：第五电平信号为高电平信号)。

第三阶段T3(即：S803)：第一扫描线输入的扫描信号S1为高电平信号(即：第二电平信号为高电平信号)；第二扫描线输入的扫描信号S2为高电平信号(即：第三电平信号为高电平信号)；第三扫描线108输入的扫描信号S3为低电平信号(即：第六电平信号为低电平信号)。

第四阶段T4(即：S804)：第一扫描线输入的扫描信号S1为高电平信号(即：第二电平信号为高电平信号)；第二扫描线输入的扫描信号S2为高电平信号(即：第三电平信号为高电平信号)；第三扫描线108输入的扫描信号S3为高电平信号(即：第五电平信号为高电平信号)。

经过上述分析可知：第一电平信号低于第二电平信号；第三电平信号高于第四电平信号；第五电平信号高于第六电平信号。

需要说明的是：本领域技术人员可以根据图9和图10得到相对于图3和图4中的改进之处为第一晶体管M1、第二晶体管M2和第三晶体管M3分别为N型、N型和P型；分别为N型、P型和N型；分别为N型、P型和P型；分别为P型、N型和N型；分别为P型、N型和P型；以及分别为P型、P型和N型时的像素选择电路中的扫描线输入的电压信号的实现方式的波形示意图。

本发明实施例还提供了一种阵列基板，包括：本发明实施例提供的像素选择电路。该阵列基板除了包括上述像素选择电路之外，还可以包括：栅极驱动器和数据驱动器。其中，栅极驱动器用于向第一扫描线、第二扫描线和第三扫描线提供相应的扫描信号；数据驱动器用于向数据线提供数据信号。本发明实施例提供的阵列基板具有上述像素选择电路能够达到的有益效果，即：本发明实施例提供的阵列基板具有较小的边框。

本发明实施例还提供了一种显示装置，包括：本发明实施例提供的阵列基板。本发明实施例提供的显示装置具有上述阵列基板能够达到的有益效果，即：本发明实施例提供的显示装置具有较小的边框，从而具有较大的开口率。该显示装置可以是任意具有显示功能的显示装置，例如：手机或平板电脑等。

此外，该显示装置特别适应于小尺寸穿戴设备等PPI(PixelsPerInch，每英寸所拥有的像素单元的数目)高但分辨率不高、驱动负载小或者中等的产品。该穿戴设备可以是异型穿戴设备。下面以1.5英寸的圆形智能手表为例对其采用现有技术的设计方案和采用本发明提供的设计方案所需的晶体管的数量及单个像素单元充电的时间进行说明：当解析度是320*320(即：像素单元的行数和列数均为320)时，PPI高达300；采用现有技术中的设计方案时，所需的晶体管的数量为960个，单个像素单元的充电时间是52us；采用本发明提供的设计方案时，所需的晶体管的数量仅为640个，单个像素单元的充电时间是17us左右(此充电时间对于现有的显示装置的驱动来说完全足够，因此不会影响其显示效果)。由上述描述可知：通过采用本发明提供的设计方案，能够减少晶体管的数量，进而能够减小边框的尺寸，增大开口率。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (16)

1.一种像素选择电路，其特征在于，包括：n个晶体管、m个像素单元、n条扫描线和一条数据线；其中，

所述晶体管与所述扫描线一一对应电连接，并且根据对应的所述扫描线的输出信号进行相应开闭；

m大于n,并且，m和n为正整数；

每个所述晶体管对应电连接一个所述像素单元，与所述晶体管对应的像素单元均通过对应的所述晶体管与所述数据线电连接，剩余的所述像素单元直接与所述数据线电连接。

2.根据权利要求1所述的像素选择电路，其特征在于：所述n个晶体管包括：第一晶体管和第二晶体管；

所述n条扫描线包括：第一扫描线和第二扫描线；

所述m个像素单元包括：第一像素单元、第二像素单元和第三像素单元；

所述第一晶体管的栅极与所述第一扫描线电连接；

所述第一晶体管的第一极、所述第二晶体管的第一极以及所述第一像素单元均与所述数据线电连接；

所述第一晶体管的第二极与所述第二像素单元电连接；

所述第二晶体管的栅极与所述第二扫描线电连接；

所述第二晶体管的第二极与所述第三像素单元电连接。

3.根据权利要求2所述的像素选择电路，其特征在于，所述第一晶体管为P型或者N型；所述第二晶体管为P型或者N型。

4.根据权利要求2所述的像素选择电路，其特征在于，所述第一极为源极或者漏极；所述第二极为漏极或者源极。

5.根据权利要求2所述的像素选择电路，其特征在于，所述第一像素单元、所述第二像素单元和所述第三像素单元为红色子像素、绿色子像素和蓝色子像素的排列组合中的任意一种。

6.根据权利要求2所述的像素选择电路，其特征在于，所述m个像素单元还包括：第四像素单元。

7.根据权利要求6所述的像素选择电路，其特征在于，所述第一像素单元、所述第二像素单元、所述第三像素单元和所述第四像素单元为红色子像素、绿色子像素、蓝色子像素和白色子像素的排列组合中的任意一种。

8.一种针对权利要求2-5任一所述的像素选择电路的选择方法，其特征在于，包括：

第一阶段，所述第一扫描线输入第一电平信号，控制所述第一晶体管开启，所述第二扫描线输入第三电平信号，控制所述第二晶体管关闭，将所述数据线上的数据信号传输至所述第二像素单元；

第二阶段，所述第一扫描线输入第二电平信号，控制所述第一晶体管关闭，所述第二扫描线输入第四电平信号，控制所述第二晶体管开启，将所述数据线上的数据信号传输至所述第三像素单元；

第三阶段，所述第一扫描线输入第二电平信号，控制所述第一晶体管关闭，所述第二扫描线输入第三电平信号，控制所述第二晶体管关闭，将所述数据线上的数据信号传输至所述第一像素单元。

9.根据权利要求8所述的方法，其特征在于，所述第一晶体管和所述第二晶体管均为P型。

10.根据权利要求9所述的方法，其特征在于，所述第一电平信号低于所述第二电平信号；所述第三电平信号高于所述第四电平信号。

11.根据权利要求8所述的方法，其特征在于，所述第一晶体管和所述第二晶体管均为N型。

12.根据权利要求11所述的方法，其特征在于，所述第一电平信号高于所述第二电平信号；所述第三电平信号低于所述第四电平信号。

13.一种阵列基板，其特征在于，包括如权利要求1-7任一所述的像素选择电路。

14.根据权利要求13所述的阵列基板，其特征在于，还包括：栅极驱动器和数据驱动器；

所述栅极驱动器用于向所述第一扫描线和所述第二扫描线提供相应的扫描信号；

所述数据驱动器用于向所述数据线提供数据信号。

15.一种显示装置，其特征在于，包括权利要求13或14所述的阵列基板。

16.根据权利要求15所述的显示装置，其特征在于，所述显示装置为穿戴设备。