Nothing Special   »   [go: up one dir, main page]

CN105719703B - 存储系统及其操作方法 - Google Patents

存储系统及其操作方法 Download PDF

Info

Publication number
CN105719703B
CN105719703B CN201510490213.1A CN201510490213A CN105719703B CN 105719703 B CN105719703 B CN 105719703B CN 201510490213 A CN201510490213 A CN 201510490213A CN 105719703 B CN105719703 B CN 105719703B
Authority
CN
China
Prior art keywords
bad
memory
page
pages
word line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510490213.1A
Other languages
English (en)
Other versions
CN105719703A (zh
Inventor
崔海起
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN105719703A publication Critical patent/CN105719703A/zh
Application granted granted Critical
Publication of CN105719703B publication Critical patent/CN105719703B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/88—Masking faults in memories by using spares or by reconfiguring with partially good memories
    • G11C29/886—Masking faults in memories by using spares or by reconfiguring with partially good memories combining plural defective memory devices to provide a contiguous address range, e.g. one device supplies working blocks to replace defective blocks in another device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/003—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation in serial memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G11C29/4401—Indication or identification of errors, e.g. for repair for self repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5641—Multilevel memory having cells with different number of storage levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56008—Error analysis, representation of errors

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

一种存储系统，包括：存储器件，包括多个存储块，每个存储块包括多个页，其中多个页中的每个包括电耦接至多个字线的多个存储单元，储存写入数据，并且提供从主机请求的读取数据；以及控制器，适用于在存储块的第一存储块中查验多个页之中的坏页，将虚设数据编程在所述坏页中，以及将所述第一存储块作为正常块处理。

Description

存储系统及其操作方法
相关申请的交叉引用
本申请要求2014年12月17日提交给韩国知识产权局的申请号为10-2014-0182734的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
本发明的示范性实施例涉及一种存储系统，具体而言涉及一种管理存储器件的坏块的存储系统及其操作方法。
背景技术
近来，计算环境的范例已经变为普适计算，使得可以随时随地使用计算机系统。正因为如此，便携式电子设备诸如移动电话、数字照相机和笔记本电脑的使用已经迅速增加。这样的便携式电子设备通常使用带有存储器件的存储系统，即数据储存器件。数据储存器件用作便携式设备中的主存储器或辅助存储器件。
带有存储器件的数据储存器件具有优势的原因在于，由于不存在移动部件，因此稳定性和耐久性卓越、信息访问速度高并且功耗低。具有这些优势的带有存储系统的数据储存器件的例子包括通用串行总线(USB)存储器件、具有各种接口的存储卡和固态驱动器(SSD)。
发明内容
各种实施例是针对这样的存储系统及其操作方法，即可以有效管理存储器件的坏块，改善存储器件的块利用效率。
在一个实施例中，一种存储系统可以包括：存储器件，包括多个存储块，每个存储块包括多个页，其中多个页中的每个包括电耦接至多个字线的多个存储单元，储存写入数据，并且提供从主机请求的读取数据；以及控制器，适用于在存储块的第一存储块中的多个页之中查验坏页，将虚设数据编程在坏页中，以及将第一存储块作为正常块处理。
控制器可以将多个字线之中的与坏页相对应的字线确定为坏字线。
控制器可以将所述第一存储块中的所述多个页之中的电耦接至坏字线的第一页以及电耦接至邻近于坏字线的字线的第二页确定为坏页。
控制器可以在第一存储块的多个页之中查验能供用数据进行编程的正常页，以及将曾要被编程在所述第一存储块的坏页中的第一数据编程在第一存储块的正常页中。
将所述第一数据编程在正常页中之后，控制器可以将所述虚设数据编程在坏页中。
控制器可以在包括在邻近于所述第一存储块的第二存储块中的多个页之中查验能供用数据进行编程的正常页，以及将曾要被编程在所述第一存储块的坏页中的第一数据编程在第二存储块的正常页中。
在将所述第一数据编程在正常页中之后，控制器可以将所述虚设数据编程在坏页中。
当坏页的数量或与坏页相对应的字线的数量超过预设阈值时，控制器可以将第一存储块作为坏块处理。
在一个实施例中，一种操作存储系统的方法可以包括：在存储器件的多个存储块的每个存储块中的多个页之中查验坏页，其中，多个页中的每个包括电耦接至多个字线的多个存储单元；在所述存储块之中的第一存储块中所包括的多个页之中查验能供用数据进行编程的正常页；将要被编程在第一存储块的坏页中的第一数据编程在第一存储块的正常页中；以及将虚设数据编程在第一存储块的坏页中，以及将第一存储块作为正常块处理。
查验坏页可以包括：在多个字线之中查验与坏页相对应的字线，作为坏字线。
查验坏页可以包括：在每个存储块中的多个页之中查验电耦接至坏字线的第一页以及电耦接至邻近于坏字线的字线的第二页，作为坏页。
所述方法还可以包括：当坏页的数量或与坏页相对应的字线的数量超过预设阈值时，将第一存储块作为坏块处理。
所述方法还可以包括：将要被编程在第二存储块的坏页中的第二数据编程在所述第一存储块的正常页中，所述第二存储块邻近于所述第一存储块；以及将虚设数据编程在第二存储块的坏页中，以及将第二存储块作为正常块处理。
在一个实施例中，一种存储系统可以包括：存储器件，包括多个存储块，每个存储块包括多个页，其中，多个页中的每个包括电耦接至多个字线的多个存储单元；以及控制器，适用于在存储块的第一存储块中的多个页之中查验坏页，以及基于查验坏页的结果来确定第一存储块是否是坏块。
控制器可以将多个字线之中的与坏页相对应的字线确定为坏字线，以及将第一存储块中的多个页之中的电耦接至坏字线以及坏字线的邻近字线的一个或更多个页确定为坏页。
当坏页的数量或与坏页相对应的字线的数量小于预设阈值时，控制器可以将要被编程在坏页中的数据编程在第一存储块中的多个页之中的不同于所述坏页的正常页中，将虚设数据编程在坏页中，以及将第一存储块作为正常块处理。
当坏页的数量或与坏页相对应的字线的数量超过预设阈值时，控制器可以将第一存储块作为坏块处理。
当正常页的数量小于预设数量时，控制器可以将数据编程在第二存储块的正常页中，所述第二存储块邻近于第一存储块。
附图说明
图1是说明包括根据一个实施例的存储系统的数据处理系统的图。
图2是说明图1的存储系统中的存储器件的图。
图3是说明根据一个实施例的存储器件中的存储块的电路图。
图4至图11是图示地说明根据一个实施例的存储系统中的存储器件的图。
图12和图13是帮助解释根据一个实施例的图1的存储系统中的坏块管理操作的示意图。
图14是帮助解释根据一个实施例的图1的存储系统中用于执行坏块管理的过程的示意流程图。
具体实施方式
以下将参考附图详细描述各种实施例。然而本发明可以实现为不同的形式且不应当解释为局限于本文中所述的实施例。更确切地说，提供这些实施例使得本公开将是彻底和完全的，并且对本领域技术人员来说将完全覆盖本发明的范围。贯穿本公开，贯穿各种附图和本发明的实施例，相同的附图标记指代相同的部分。
附图不一定成比例，在某些情况下，已经对比例进行放大以便清楚地说明实施例的特征。当元件被称为连接或耦接至另一元件时，应当理解前者可以直接连接或耦接至后者，或者通过其间的中间元件电连接或耦接至后者。此外，当描述了一个“包括”或“具有”一些元件，如果不存在特别限制，那么应当理解其可以仅包括或具有所述元件，或者其可以包括或具有其他的元件以及所述元件。除非相反地被提及，否则单数形式的术语可以包括复数形式。
图1是说明包括根据本发明的实施例的存储系统的数据处理系统的图。
参考图1，数据处理系统100可以包括主机102和存储系统110。
例如，主机102包括诸如移动电话、MP3播放器和膝上电脑的便携式电子设备或诸如台式电脑、游戏机、TV和投影仪的电子设备。
存储系统110响应于来自主机的请求而操作，特别是储存将要被主机102访问的数据。换句话说，存储系统110可以用作主机102的主存储器件或辅助存储器件。存储系统110可以根据将与主机102电耦接的主机接口的协议而实现为各种类型储存器件中的任意一种。例如，存储系统110可以实现为诸如固态驱动器(SSD)、多媒体卡(MMC)、嵌入式MMC(eMMC)、尺寸减小的MMC(RS-MMC)、micro-MMC、安全数字(SD)卡、mini-SD、micro-SD、通用串行总线(USB)储存器件、通用闪存储存(UFS)器件、微型快闪(CF)卡、智能媒介(SM)卡、记忆棒等等的各种类型的储存器件中的任意一种。
实现存储系统110的储存器件可以实现为诸如动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)的易失性存储器件或非易失性存储器件，诸如只读存储器(ROM)、掩模型ROM(MROM)、可编程ROM(PROOM)、可擦除可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、铁电随机存取存储器(FRAM)、相变RAM(PRAM)、磁性RAM(MRAM)、电阻型RAM(RRAM)。
存储系统110包括储存要被主机102访问的数据的存储器件150和控制数据在存储器件150中储存的控制器130。
控制器130和存储器件150可以被集成至一个半导体器件。例如，控制器130和存储器件150可以被集成至一个半导体器件并且配置固态驱动器(SSD)。当存储系统110用作SSD时，可以显著增加与存储系统110电耦接的主机102的操作速度。
控制器130和存储器件150可以被集成至一个半导体器件并且配置存储卡。例如，控制器130和存储卡150可以被集成至一个半导体器件并且配置存储卡，诸如个人计算机存储卡国际协会(PCMCIA)卡、微型快闪(CF)卡、智能媒介(SM)卡、记忆棒、多媒体卡(MMC)、RS-MMC和micro-MMC、安全数字(SD)卡、mini-SD、micro-SD和SDHC以及通用闪存储存(UFS)器件。
再例如，存储系统110可以配置计算机、超移动PC(UMPC)、工作站、上网本、个人数字助理(PDA)、便携式计算机、网络书写板、平板电脑、无线电话、移动电话、智能电话、电子书、便携式多媒体播放器(PMP)、便携式游戏机、导航仪、黑匣子、数字照相机、数字多媒体播放(DMB)器、三维(3D)电视、智能电视、数字录音机、数字音频播放器、数字图像记录仪、数字图像播放器、数字录像机、数字视频播放器、配置数据中心的储存设备、在无线环境中能够收发信息的设备、配置家庭网络的各种电子设备中的一种、配置计算机网络的各种电子设备中的一种、配置远程信息处理网络的各种电子设备中的一种、RFID设备或配置计算系统的各种组成元件中的一种。
当电源被切断时，存储系统110的存储器件150可以保留储存的数据，特别是在写入操作期间储存从主机102提供的数据，在读取操作期间将储存的数据提供给主机102。存储器件150包括多个存储块152、154、156。每个存储块152、154、156包括电耦接至多个字线(WL)的多个存储单元。存储器件150可以是非易失性存储器件，例如闪存存储器。闪存存储器可以具有三维(3D)层叠结构。由于稍后将参考图2至图11对存储器件150的结构以及存储器件150的三维(3D)层叠结构进行详细描述，因此现在将省略其详细描述。
存储系统110的控制器130响应于来自主机102的请求来控制存储器件150。例如，控制器130将从存储器件150读取的数据提供给主机102，将从主机102提供的数据储存在存储器件150中。为此，控制器130控制存储器件150的整体操作，诸如读取操作、写入操作、编程操作和擦除操作。
详细地，控制器130包括主机接口单元132、处理器134、错误校正码(ECC)单元138、电源管理单元140、NAND闪存控制器(NFC)142和存储器144。
主机接口单元132处理从主机102提供的命令和数据，并且可以配置为通过诸如通用串行总线(USB)、多媒体卡(MMC)、外设组件互连-快速(PCI-E)、串行SCSI(SAS)、串行高级技术附件(SATA)、并行高级技术附件(PATA)、小型计算机系统接口(SCSI)、增强小型磁盘接口(ESDI)和集成驱动电路(IDE)的各种接口协议中的至少一种与主机102通信。
ECC单元138检测和校正在读取操作期间从存储器件150读取的数据中包括的错误。即，对从存储器件150读取的数据执行错误校正解码操作之后，ECC单元138可以确定所述错误校正解码操作是否已经成功，响应于确定结果来输出指示信号，基于由ECC解码过程产生的奇偶位来校正读取数据的错误位。如果错误位的数量等于或大于可校正错误位的阈值数，那么ECC单元138不可以校正错误位，而可以输出表明其不能校正错误位的错误校正失败信号。
ECC单元138可以基于编码调制来执行错误校正操作，所述编码调制诸如为低密度奇偶校验(LDPC)码、博丝-乔杜里-霍昆格姆(Bose-Chaudhuri-Hocquenghem，BCH)码、Turbo码、罗门(Reed-Solomon，RS)码、卷积码、递归系统码(RSC)、格形编码调制(TCM)、块编码调制(BCM)等等。ECC单元138可以包括用于错误校正操作的所有电路、系统或器件。
NFC 142用作控制器130与存储器件150之间的存储器接口以允许控制器130响应于来自主机102的请求来控制存储器件150。当存储器件150是闪存存储器时，特别是当存储器件150是NAND闪存存储器时，NFC 142产生用于存储器件150的控制信号，并且在处理器134的控制下处理数据。
存储器144用作存储系统110和控制器130的工作存储器，储存用于驱动存储系统110和控制器130的数据。详细地，当控制器130响应于来自主机102的请求来控制存储器件150时，例如，当控制器130将从存储器件150读取的数据提供给主机102以及将从主机102提供的数据储存在存储器件150中时，为此，当控制器130控制存储器件150的操作(诸如读取、写入、编程和擦除操作)时，存储器144储存所需数据以允许由存储系统110执行这样的操作，即在控制器130与存储器件150之间执行所述操作。
存储器144可以实现为易失性存储器。例如，存储器144可以实现为静态随机存取存储器(SRAM)或动态随机存取存储器(DRAM)。如上所述，存储器144储存所需数据以在主机102与存储器件150之间执行读取和写入操作。为了储存数据，存储器144包括程序存储器、数据存储器、写入缓冲器、读取缓冲器、映射缓冲器等等。
处理器134控制存储系统110的一般操作，并且响应于来自主机102的写入请求或读取请求来控制存储器件150的写入操作或读取操作。处理器134驱动被称为闪存转换层(FTL)的固件来控制存储系统110的一般操作。处理器134可以实现为微处理器或中央处理单元(CPU)。
用于执行存储器件150的“坏管理”(例如坏块管理)的管理单元(未显示)被包括在处理器134中。管理单元查验包括在存储器件150中的多个存储块，找到那些坏块(不满足进一步使用条件)，以及执行坏块管理。当存储器件150是闪存存储器例如NAND闪存存储器时，可能在写入操作期间(例如在编程操作期间)由于NAND逻辑功能的特性而发生编程失败。“坏管理”即坏块管理意指将其中已经发生编程失败的存储块处理为坏的，并且将未能编程的数据编程在新存储块中。在下文中，将参考图2至图11对根据一个实施例的存储系统中的存储器件进行详细描述。
图2是说明图1所示的存储系统110中的存储器件150的图。
参考图2，存储器件150包括多个存储块，例如第零块(BLOCK0)210、第一块(BLOCK1)220、第二块(BLOCK2)230和第N-1块(BLOCKN-1)240。每个块210、220、230、240包括多个页，例如2M数量的页(2M页)。虽然为了解释的方便起见描述了多个存储块中的每个包括2M数量的页，但是应当注意的是，多个存储块中的每个可以包括M数量的页。每个页包括耦接至多个字线(WL)的多个存储单元。
而且，存储器件150可以包括根据在每个存储单元中可以存储或表达的位数量作为单电平单元(SLC)存储块和多电平单元(MLC)存储块的多个存储块。SLC存储块包括由每个能够储存1位数据的存储单元实现的多个页，并且可以具有高的数据计算性能和优秀的耐久性。MLC存储块包括由每个能够储存多位数据(例如两个或更多个位)的存储单元实现的多个页，并且可以具有大于SLC存储块的数据储存空间，即可以被高度地集成。包括由每个能够储存3位数据的存储单元实现的多个页的MLC存储块可以被定义为三电平单元(TLC)存储块。
每个存储块210、220、230、240在写入操作期间储存从图1的主机设备102提供的数据，在读取操作期间将储存的数据提供给主机102。
图3是说明根据本发明的实施例的存储器件中的存储块的电路图。
参考图3，存储器件300的存储块330可以包括分别电耦接至位线BL0至BLm-1的多个单元串340。每列的单元串340可以包括至少一个漏极选择晶体管DST和至少一个源极选择晶体管SST。多个存储单元或多个存储单元晶体管MC0至MCn-1可以串联电耦接在选择晶体管DST和SST之间。相应的存储区单元MC0至MCn-1可以由多电平单元(MLC)配置，每个多电平单元(MLC)储存多个位的数据信息。串340可以分别电耦接至对应的位线BL0至BLm-1。例如，在图3中，“DSL”表示漏极选择线，“SSL”表示源极选择线，“CSL”表示公共源极线。
虽然作为一个例子图3显示了由NAND闪存存储单元配置的存储块330，但是应当注意的是，根据实施例的存储器件300的存储块330不局限于NAND闪存存储器，可以由NOR闪存存储器、组合了至少两种类型存储单元的混合闪存存储器、或控制器内置在存储芯片中的one-NAND闪存存储器实现。半导体器件的运行特性不仅可以应用至其中电荷储存层由导电浮栅配置的闪存存储器件，还可以应用至其中电荷储存层由电介质层配置的电荷撷取闪存(CTF)。
存储器件300的供电模块310可以提供根据操作模式要被供应给相应的字线的字线电压(例如编程电压、读取电压和过电压)和要被供应给块体(例如，形成存储单元的阱区)的电压。供电模块310可以在控制电路(未显示)的控制下执行电压发生操作。供电模块310可以产生多个可变的读取电压以产生多个读取数据，在控制电路的控制下选择存储单元阵列的一个存储块或一个扇区，选择选中存储块的一个字线，将字线电压提供给所述选中字线和未选中字线。
存储器件300的读/写电路320由控制电路控制，根据操作模式可以用作感测放大器或写入驱动器。例如，在验证/正常读取操作期间，读/写电路320可以用作用于从存储单元阵列读取数据的感测放大器。而且，在编程操作期间，读/写电路320可以用作根据储存在存储单元阵列中的数据来驱动位线的写入驱动器。读/写电路320可以在编程操作期间从缓冲器(未显示)接收要被写入到存储单元阵列中的数据，可以根据输入的数据来驱动字线。为此，读/写电路320可以分别包括分别与列(或位线)或列对(或位线对)相对应的多个页缓冲器322、324、326，多个锁存器(未显示)可以包括在每个页缓冲器322、324、326中。
在下文，将参考图4至图11对根据一个实施例的存储系统中的存储器件150进行详细描述，此时存储器件实现为三维(3D)非易失性存储器件。
图4是说明图2所示的存储器件150的存储块的框图。
参考图4，存储器件150可以包括多个存储块BLK0至BLKN-1，每个存储块BLK0至BLKN-1可以实现为三维(3D)结构或垂直结构。例如，相应的存储块BLK0至BLKN-1可以包括沿第一至第三方向(例如，X-轴方向、Y-轴方向和Z-轴方向)延伸的结构。
相应的存储块BLK0至BLKN-1可以包括沿第二方向延伸的多个NAND串NS。多个NAND串NS可以被提供在第一方向和第三方向上。每个NAND串NS可以电耦接至位线BL、至少一个源极选择线SSL、至少一个接地选择线GSL、多个字线WL、至少一个虚设字线DWL和公共源极线CSL。即是，相应的存储块BLK0至BLKN-1可以电耦接至多个位线BL、多个源极选择线SSL、多个接地选择线GSL、多个字线WL、多个虚设字线DWL和多个公共源极线CSL。
图5是图4所示的多个存储块BLK0至BLKN-1的特定存储块的透视图。图6是从图5所示的存储块BLKi的线I-I’截取的剖面图。
参考图5和图6，存储器件150的多个存储块之中的特定存储块BLKi可以包括沿第一方向至第三方向延伸的结构。
提供衬底5111。衬底5111可以包括掺杂第一类型杂质的硅材料。例如，衬底5111可以包括掺杂p型杂质的硅材料或者可以是p型阱，例如口袋型(pocket)p阱，以及包括围绕p型阱的n型阱。虽然为了解释的方便起见在实施例中假设衬底5111是p型硅，但是应当注意的是，衬底5111不局限于p型硅。
可以在衬底5111之上提供沿第一方向延伸的多个掺杂区5311至5314。例如，多个掺杂区5311至5314可以包含不同于衬底5111的第二类型的杂质。例如，多个掺杂区5311至5314可以掺杂n型杂质。虽然为了解释的方便起见在实施例中假设第一至第四掺杂区5311至5314是n型，但是应当注意的是，第一至第四掺杂区5311至5314不局限于n型。
在衬底5111之上的位于第一掺杂区5311与第二掺杂区5312之间的区域中，在第二方向上顺序地提供沿第一方向延伸的多个电介质材料5112。例如，多个电介质材料5112和衬底5111可以在第二方向上彼此分隔开预定距离。例如，多个电介质材料5112可以在第二方向上彼此分隔开预定距离。例如，电介质材料5112可以包括诸如氧化硅的电介质材料。
在第一掺杂区5311与第二掺杂区5312之间的衬底5111之上的区域中，可以提供顺序布置在第一方向上且在第二方向上穿过电介质材料5112的多个柱体5113。例如，多个柱体5113可以分别穿过电介质材料5112并且可以与衬底5111电耦接。例如，每个柱体5113可以由多种材料配置。例如，每个柱体5113的表层5114可以包括掺杂第一类型杂质的硅材料。例如，每个柱体5113的表层5114可以包括掺杂与衬底5111相同类型的杂质的硅材料。虽然为了解释的方便起见在实施例中假设每个柱体5113的表层5114包括p型硅，但是应当注意的是，每个柱体5113的表层5114不局限于p型硅。
每个柱体5113的内层5115可以由电介质材料形成。例如，每个柱体5113的内层5115可以由诸如氧化硅的电介质材料填充。
在第一掺杂区5311与第二掺杂区5312之间的区域，沿电介质材料5112、柱体5113和衬底5111的暴露表面提供电介质层5116。例如，电介质层5116的厚度可以小于电介质材料5112之间的距离的一半。换句话说，布置不同于电介质材料5112和电介质层5116的材料的区域可以被提供在(i)电介质材料5112的第一电介质材料的底面之上提供的电介质层5116与(ii)电介质材料5112的第二电介质材料的顶面之上提供的电介质层5116之间。电介质材料5112位于第一电介质材料之下。
在第一掺杂区5311与第二掺杂区5312之间区域中，可以在电介质层5116的暴露表面之上提供导电材料5211至5291。例如，沿第一方向延伸的导电材料5211可以被提供在邻近于衬底5111的电介质材料5112与衬底5111之间提供沿第一方向延伸的导电材料5211。特别地，可以在(i)布置在衬底5111之上的电介质层5116与(ii)布置在邻近于衬底5111的电介质材料5112的底面之上的电介质层5116之间。
沿第一方向延伸的导电材料可以被提供在(i)布置在电介质材料5112的特定电介质材料的顶面之上的电介质层5116与(ii)布置在电介质材料5112的另一电介质材料(所述另一电介质材料布置在特定电介质材料5112之上)的底面之上的电介质层5116之间。例如，可以在电介质材料5112之间提供沿第一方向延伸的多个导电材料5221至5281。可以在最上层的电介质材料5112之上提供沿第一方向延伸的导电材料5291。例如，沿第一方向延伸的导电材料5211至5291可以是金属材料。例如，沿第一方向延伸的导电材料5211至5291可以是诸如多晶硅的导电材料。
在第二掺杂区5312与第三掺杂区5313之间的区域中，可以提供与第一掺杂区5311与第二掺杂区5312之间的结构相同的结构。例如，在第二掺杂区5312与第三掺杂区5313之间的区域中，可以提供沿第一方向延伸的多个电介质材料5112、在第一方向上顺序排列且在第二方向上穿过多个电介质材料5112的多个柱体5113、提供在多个电介质材料5112和多个柱体5113的暴露表面之上的电介质层5116以及沿第一方向延伸的多个导电材料5212至5292。
在第三掺杂区5313与第四掺杂区5314之间的区域中，可以提供与第一掺杂区5311与第二掺杂区5312之间的结构相同的结构。例如，在第三掺杂区5313与第四掺杂区5314之间的区域中，可以提供沿第一方向延伸的多个电介质材料5112、在第一方向上顺序排列且在第二方向上穿过多个电介质材料5112的多个柱体5113、提供在多个电介质材料5112和多个柱体5113的暴露表面之上的电介质层5116以及沿第一方向延伸的多个导电材料5213至5293。
可以在多个柱体5113之上分别提供漏极5320。例如，漏极5320可以是掺杂第二类型杂质的硅材料。例如，漏极5320可以是掺杂n型杂质的硅材料。虽然为了方便起见假设漏极5320包括n型硅，但是应当注意的是，漏极5320不局限于n型硅。例如，每个漏极5320的宽度可以大于每个对应柱体5113的宽度。例如，每个漏极5320可以以垫形被提供在每个相应柱体5113的顶面之上。
可以在漏极5320之上提供沿第三方向延伸的导电材料5331至5333。导电材料5331至5333可以顺序地布置在第一方向上。相应的导电材料5331至5333可以与对应区域的漏极5320电耦接。例如，漏极5320和沿第三方向延伸的导电材料5331至5333可以通过接触插塞彼此电耦接。例如，沿第三方向延伸的导电材料5331至5333可以是金属材料。例如，沿第三方向延伸的导电材料5331至5333可以是诸如多晶硅的导电材料。
在图5和图6中，相应的柱体5113可以与电介质层5116以及沿第一方向延伸的导电材料5211至5291、5212至5292、5213至5293一起形成串。例如，相应的柱体5113可以与电介质层5116以及沿第一方向延伸的导电材料5211至5291、5212至5292、5213至5293一起形成NAND串NS。每个NAND串可以包括多个晶体管结构TS。
图7是图6所示的晶体管结构TS的剖面图。
参考图7，在图6所示的晶体管结构ST中，电介质层5116可以包括第一至第三子电介质层5117、5118、5119。
每个柱体5113中的p型硅的表层5114可以用作本体。邻近于柱体5113的第一子电介质层5117可以用作隧穿电介质层，并且可以包括热氧化层。
第二子电介质层5118可以用作电荷储存层。例如，第二子电介质层5118可以用作电荷捕获层，并且可以包括氮化物层或诸如氧化铝层、二氧化铪层等等的金属氧化物层。
邻近于导电材料5233的第三子电介质层5119可以用作阻挡电介质层。例如，邻近于沿第一方向延伸的导电材料5233的第三子电介质层5119可以形成单一层或多个层。第三子电介质层5119可以是具有大于第一和第二子电介质层5117和5118的电介质常数的高电介质常数层，诸如氧化铝层、或二氧化铪层等等。
导电材料5233可以用作栅极或控制栅极。即，栅极或控制栅极5233、阻挡电介质层5119、电荷储存层5118、隧穿电介质层5117和本体5114可以形成晶体管或存储单元晶体管结构。例如，第一至第三子电介质层5117至5119可以形成氧-氮-氧(ONO)结构，在该实施例中，为了解释的方便起见，在每个柱体5113中的p型硅的表层5114将被称为在第二方向上的本体。
存储块BLKi可以包括多个柱体5113。即是，存储块BLKi可以包括多个NAND串NS。详细地，存储块BLKi可以包括沿第二方向或垂直于衬底5111的方向延伸的多个NAND串NS。
每个NAND串NS可以包括在第二方向上布置的多个晶体管结构TS。每个NAND串NS的多个晶体管结构TS的至少一个可以用作源极选择晶体管SST。每个NAND串NS的多个晶体管结构TS的至少一个可以用作接地选择晶体管GST。
栅极或控制栅极可以对应于沿第一方向延伸的导电材料5211至5291、5212至5292、5213至5293。换句话说，栅极或控制栅极可以沿第一方向延伸并且形成字线和至少两个选择线，例如，至少一个源极选择线SSL和至少一个接地选择线GSL。
沿第三方向延伸的导电材料5331至5333可以电耦接至NAND串NS的一端。例如，沿第三方向延伸的导电材料5331至5333可以用作位线BL。即，在一个存储块BLKi中，多个NAND串NS可以电耦接至一个位线BL。
可以将沿第一方向延伸的第二类型的掺杂区5311至5314提供给NAND串NS的另一端。沿第一方向延伸的第二类型的掺杂区5311至5314可以用作公共源极线CSL。
即是，存储块BLKi包括沿垂直于衬底5111的方向(例如第二方向)延伸的多个NAND串NS，并且可以用作例如电荷捕获型存储器的NAND闪存存储块，例如其中多个NAND串NS电耦接至一个位线BL的NAND闪存存储块。
虽然在图5至图7中图示了提供9层沿第一方向延伸的导电材料5211至5291、5212至5292、5213至5293，但是应当注意的是，沿第一方向延伸的导电材料5211至5291、5212至5292、5213至5293不局限于所提供的9层。例如，可以提供8层、16层或任意多个层沿第一方向延伸的导电材料。换句话说，在NAND串NS中，晶体管的数量可以是8、16或更多。
虽然在图5至图7中图示了3个NAND串NS电耦接至一个位线BL，但是应当注意的是，实施例不局限于3个NAND串NS电耦接至一个位线BL的事实。例如，在存储块BLKi中，m数量的NAND串NS可以电耦接至一个位线BL，m可以是正整数。根据电耦接至一个位线BL的NAND串NS的数量，也可以控制沿第一方向延伸的导电材料5211至5291、5212至5292、5213至5293的数量以及公共源极线5311至5314的数量。
进一步，虽然在图5至图7中图示了3个NAND串NS电耦接至沿第一方向延伸的一个导电材料，但是应当注意的是，实施例不局限于3个NAND串NS电耦接至沿第一方向延伸的一个导电材料的事实。例如，n数量的NAND串NS可以电耦接至沿第一方向延伸的一个导电材料，n是正整数。根据电耦接至沿第一方向延伸的一个导电材料的NAND串NS的数量，也可以控制位线5331至5333的数量。
图8是说明具有参考图5至图7所述的第一结构的存储块BLKi的等效电路图。
参考图8，在具有第一结构的特定块BLKi中，可以在第一位线BL1与公共源极线CSL之间提供NAND串NS11至NS31。第一位线BL1可以对应于图5和图6的沿第三方向延伸的导电材料5331。可以在第二位线BL2与公共源极线CSL之间提供NAND串NS12至NS32。第二位线BL2可以对应于图5和图6的沿第三方向延伸的导电材料5332。可以在第三位线BL3与公共源极线CSL之间提供NAND串NS13至NS33。第三位线BL3可以对应于图5和图6的沿第三方向延伸的导电材料5333。
每个NAND串NS的源极选择晶体管SST可以电耦接至对应的位线BL。每个NAND串NS的接地选择晶体管GST可以电耦接至公共源极线CSL。存储单元MC可以提供在每个NAND串NS的源极选择晶体管SST与接地选择晶体管GST之间。
在该实施例中，为了解释的方便起见，作为例子描述了NAND串NS可以由单位行和列限定，且共同电耦接至一个位线的NAND串NS可以形成一列。例如，电耦接至第一位线BL1的NAND串NS11至NS31可以对应于第一列，电耦接至第二位线BL2的NAND串NS12至NS32可以对应于第二列，电耦接至第三位线BL3的NAND串NS13至NS33可以对应于第三列。电耦接至一个源极选择线SSL的NAND串NS可以形成一行。例如，电耦接至第一源极选择线SSL1的NAND串NS11至NS13可以形成第一行，电耦接至第二源极选择线SSL2的NAND串NS21至NS23可以形成第二行，电耦接至第三源极选择线SSL3的NAND串NS31至NS33可以形成第三行。
在每个NAND串NS中，可以定义高度。例如，在每个NAND串NS中，邻近于接地选择晶体管GST的存储单元MC1的高度是值“1”。在每个NAND串NS中，当从衬底5111起测量时，随着存储单元靠近源极选择晶体管SST，存储单元的高度可以增加。在每个NAND串NS中，邻近于源极选择晶体管SST的存储单元MC6的高度是7。
在同一行中的NAND串NS的源极选择晶体管SST可以共享源极选择线SSL。在不同的行中的NAND串NS的源极选择晶体管SST可以分别电耦接至不同的源极选择线SSL1、SSL2、SSL3。
在同一行的NAND串中在同一高度的存储单元可以共享字线WL。即，在同一高度，电耦接至不同行的NAND串NS的存储单元MC的字线WL可以彼此共同电耦接。在同一行的NAND串NS中在同一高度的虚设存储单元DMC可以共享虚设字线SWL。即是，在同一高度或水平高度，电耦接至不同的行的NAND串NS的虚设存储单元DMC的虚设字线DWL可以彼此电耦接。
例如，位于同一水平高度或高度或层的字线WL或虚设字线DWL可以在提供有沿第一方向延伸的导电材料5211至5291、5212至5292、5213至5293所述导电材料的层彼此共同电耦接。例如，沿第一方向延伸的导电材料5211至5291、5212至5292、5213至5293可以通过接触来共同电耦接至上层。在上层，沿第一方向延伸的导电材料5211至5291、5212至5292、5213至5293可以彼此共同电耦接。换句话说，在同一行中的NAND串NS的接地选择晶体管GST可以共享接地选择线GSL。而且，在不同行中的NAND串NS的接地选择晶体管GST可以共享接地选择线GSL。即，NAND串NS 11至NS13、NS21至NS23、NS31至NS33可以共同地电耦接至接地选择线GSL。
公共源极线CSL可以共同地电耦接至NAND串NS。例如，在衬底5111之上的有源区之上，第一至第四掺杂区5311至5314可以彼此电耦接。例如，第一至第四掺杂区5311至5314可以通过接触来电耦接至上层，并且在上层，第一至第四掺杂区5311至5314可以彼此共同电耦接。
即是，如图8所示，同一高度或水平高度的字线WL可以彼此共同电耦接。相应地，当在特定高度的特定字线WL被选中时，电耦接至特定字线WL的所有NAND串NS可以被选中。在不同行的NAND串NS可以电耦接至不同的源极选择线SSL。相应地，在电耦接至同一字线WL的NAND串NS之中，通过选择源极选择线SSL1至SSL3中之一，在未选中行的NAND串NS可以与位线BL1至BL3电隔离。换句话说，通过选择源极选择线SSL1至SSL3中之一，可以选择一行NAND串NS。而且，通过选择位线BL1至BL3中的一个，位于选中行中的NAND串NS可以以列为单位被选中。
在每个NAND串NS中，可以提供虚设存储单元DMC。在图8中，虚设存储单元DMC可以被提供在每个NAND串NS的第三存储单元MC3与第四存储单元MC4之间。即，可以在虚设存储单元DMC与接地选择晶体管GST之间提供第一至第三存储单元MC1至MC3。可以在虚设存储单元DMC与源极选择晶体管SST之间提供第四至第六存储单元MC4至MC6。每个NAND串NS的存储单元MC可以通过虚设存储单元DMC被划分为存储单元组。在划分的存储单元组中，邻近于接地选择晶体管GST的存储单元(例如MC1至MC3)可以被称为下存储单元组，邻近于源极选择晶体管SST的存储单元(例如MC4至MC6)可以被称为上存储单元组。
在下文中，参考图9至图11将对以下情况做出详细描述，即根据实施例的存储系统中的存储器件实现为结构不同于第一结构的三维(3D)非易失性存储器件。
图9是透视图，图示地说明了根据实施例的存储器件实现为第二结构(第二结构不同于参考图5至图8所述的第一结构)的三维(3D)非易失性存储器件，并且示出了图4的多个存储块中的具有第二结构的特定存储块BLKj，图10是说明沿图9的线VII-VII’截取的特定存储块BLKj的剖面图。
参考图9和图10，图1的存储器件150的多个存储块之中的特定存储块BLKj可以包括沿第一至第三方向延伸的结构。
可以提供衬底6311。例如，衬底6311可以包括掺杂第一类型杂质的硅材料。例如，衬底6311可以包括掺杂p型杂质的硅材料或者可以是p型阱，例如口袋型p阱，以及包括围绕p型阱的n型阱。虽然为了解释的方便起见在实施例中假设衬底6311是p型硅，但是应当注意的是，衬底6311不局限于p型硅。
在衬底6311之上提供沿x轴方向和y轴方向延伸的第一至第四导电材料6321至6324。第一至第四导电材料6321至6324在z轴方向上分隔开预定距离。
在衬底6311之上提供沿x轴方向和y轴方向延伸的第五至第八导电材料6325至6328。第五至第八导电材料6325至6328被提供为在z轴方向上分隔开预定距离。第五至第八导电材料6325至6328被提供为在y轴方向上与第一至第四导电材料6321至6324分隔开。
提供穿过第一至第四导电材料6321至6324的多个下柱体DP。每个下柱体DP沿z轴方向延伸。而且，提供穿过第五至第八导电材料6325至6328的多个上柱体UP。每个上柱体UP沿z轴方向延伸。
下柱体DP和下柱体UP中的每个包括内部材料6361、中间层6362和表层6363。中间层6362用作单元晶体管的沟道。表层6363包括阻挡电介质层、电荷储存层和隧穿电介质层。
下柱体DP和上柱体UP通过管栅PG电耦接。管栅PG可以布置在衬底6311中。例如，管栅PG可以包括与下柱体DP和上柱体UP相同的材料。
可以在下柱体DP之上提供沿x轴方向和y轴方向延伸的第二类型的掺杂材料6312。例如，第二类型的掺杂材料6312可以包括n型硅材料。第二类型的掺杂材料6312用作公共源极线CSL。
在上柱体UP之上提供漏极6340。例如，漏极6340可以包括n型硅材料。在漏极6340之上提供沿y轴方向延伸的第一和第二上导电材料6351和6352。
第一和第二上导电材料6351和6352在x轴方向上分隔开。例如，第一和第二上导电材料6351和6352可以由金属形成。例如，第一和第二上导电材料6351、6352和漏极可以通过接触插塞彼此电耦接。第一和第二上导电材料6351和6352分别用作第一和第二位线BL1和BL2。
第一导电材料6321用作源极选择线SSL，第二导电材料6322用作第一虚设字线DWL1，以及第三和第四导电材料6323、6324分别用作第一和第二主字线MWL1、MWL2。第五传导材料6325和第六传导材料6326分别用作第三主字线MWL3和第四主字线MWL，第七导电材料6327用作第二虚设字线DWL2，以及第八导电材料6328用作漏极选择线DSL。
下柱体DP和邻近于下柱体DP的第一至第四导电材料6321至6324形成下串。上柱体UP和邻近于上柱体UP的第五至第八导电材料6325至6328形成上串。下串和上串通过管栅PG电耦接。下串的一端电耦接至用作公共源极线CSL的第二类型的掺杂材料6312。上串的一端通过漏极6340电耦接至对应的位线。一个下串和一个上串形成一个单元串，所述单元串电耦接在用作公共源极线CSL的第二类型的掺杂材料6312与用作位线BL的对应的上导电材料层6351和6352之一之间。
即，下串包括源极选择晶体管SST、第一虚设存储单元DMC1以及第一和第二主存储单元MMC1、MMC2。上串包括第三和第四主存储单元MMC3、MMC4、第二虚设存储单元DMC2以及漏极选择晶体管DST。
在图9和图10中，上串和下串可以形成NAND串NS，NAND串NS可以包括多个晶体管结构TS。由于以上参考图7详细描述了在图9和图10中的NAND串NS所包括的晶体管结构，因此将在本文中省略其详细描述。
图11是说明具有如以上参考图9和图10所述的第二结构的存储块BLKj的等效电路的电路图。为了解释的简单起见，仅显示在第二结构中实现的特定存储块BLKj中形成一对的第一串和第二串。
参考图11，在如以上参考图9和图10所述的存储器件150的多个块之中的具有第二结构的特定存储块BLKj中，可以以这种限定多个对的方式来提供单元串，每个单元串实现为一个上串和一个下串通过管栅PG电耦接。
即是，在具有第二结构的特定存储块BLKj中，沿第一通道CH1(未显示)层叠的存储单元CG0至CG31，例如至少一个源极选择栅极SSG1和至少一个漏极选择栅极DSG1可以形成第一串ST1，以及沿第二通道CH1(未显示)层叠的存储单元CG0至CG31，例如至少一个源极选择栅极SSG2和至少一个漏极选择栅极DSG2可以形成第二串ST2。
第一串ST1和第二串ST2电耦接至相同的漏极选择线DSL和相同的源极选择线SSL。第一串ST1电耦接至第一位线BL1，第二串ST2电耦接至第二位线BL2。
虽然在图11中为了解释的方便起见描述了第一串ST1和第二串ST2电耦接至相同的漏极选择线DSL和相同的源极选择线SSL，但是可以设想第一串ST1和第二串ST2电耦接至相同的源极选择线SSL和相同的位线BL，第一串ST1电耦接至第一漏极选择线DSL1，而第二串ST2电耦接至第二漏极选择线DSL2，或者可以设想第一串ST1和第二串ST2电耦接至相同的漏极选择线DSL和相同的位线BL，第一串ST1电耦接至第一源极选择线SSL1，而第二串ST2电耦接至第二源极选择线SSL2。在下文中，将参考图12至图14对根据实施例的存储系统中的坏块管理操作做出详细描述。
图12和图13是帮助解释在根据实施例的存储系统110中的坏块管理操作的示意图。在下文中，为了简单解释，作为一个例子将描述用于图2所示存储器件150的多个存储块之中的一个随机存储块的坏块管理。而且，虽然在下文中作为一个例子描述了控制器130在存储系统110中执行坏块管理操作，但是应当注意的是，如上所述控制器130所包括的处理器134或处理器134所包括的管理单元可以执行坏块管理操作。
首先，参考图12，例如在坏块管理中，控制器130查验在存储器件150所包括的多个存储块的每个对应的存储块中的坏页。如以上参考图2所述，第零存储块(BLK0)210作为多个存储块之中的随机存储块包括多个页，多个页中的每个包括电耦接至多个字线(例如多个字线WL1至WLi+2)的多个存储单元。也就是说，第零存储块210包括与多个字线WL1至WLi+2电耦接的多个页。多个页可以被划分为LSB(最低有效位)页1210和MSB(最高有效位)页1250。当将数据编程(即，写入)在多个页中时，将LSB数据编程在LSB页1210中，然后将与被编程在LSB页1210中的LSB数据相对应的MSB数据编程在MSB页1250中。
为了执行坏管理，即坏块管理，控制器130查验多个块所包括的页之中的坏页，例如查验第零存储块210的LSB页1210和MSB页1250(LSB数据和MSB数据被编程在所述LSB页和所述MSB页中)之中的坏页。
例如，当字线WL2的LSB页1222(第3逻辑页的数据被编程在所述LSB页1222中)被查验作为第零存储块210的LSB页1210和MSB页1250之中的坏页时，控制器130将字线WL2的LSB页1222和字线WL2的MSB页1262确定为坏页。而且，将电耦接至坏页的字线WL2确定为坏字线，电耦接至邻近于字线WL2的字线的页(即，字线WL1的LSB页1220和MSB页1260以及字线WL3的LSB页1224和MSB页1264)被确定为坏页。话句话说，控制器130将电耦接至坏字线WL2的页1222和1262以及电耦接至邻近于所述坏字线WL2的字线WL1和WL3的页1220、1260、1224、1264确定为坏页。
由于坏字线WL2的影响，邻近于坏字线WL2的字线WL1和WL3可能是不稳定的，因此，当在邻近字线WL1和WL3中对数据进行编程时可能发生编程失败，当读取编程数据时可能发生读取失败。因此，为了改善存储器件150中所包括的块的稳定性，控制器130不仅将电耦接至所述坏字线WL2的页1222和1262确定为坏页，还将电耦接至邻近于所述坏字线WL2的字线WL1和WL3的页1220、1260、1224、1264确定为坏页。
为了坏块管理，控制器130基于存储系统和存储系统的操作环境而预先设置用于确定对应的块是否是坏块的阈值。当在对应的块中查验出的坏页的数量或坏字线的数量超过所述阈值时，将对应的块确定为坏块，且被作为坏块处理，即擦除对应的块的编程数据。当在对应的块中查验出的坏页的数量或坏字线的数量未超过所述阈值时，控制器130用虚设数据对对应的块的坏页进行编程，并将对应的块作为正常块处理。
详细地，例如，字线的阈值数可以设置成3且页的阈值数可以设置成6。由于在以上描述中在第零存储块210中查验出的坏页的数量是3且在第零存储块210中查验出的坏字线的数量是1，因此控制器130将要被编程在第零存储块210中的查验出的坏页(即，字线WL2的页1222和1262以及邻近于字线WL2的字线WL1和WL3的页1220、1260、1224、1264)中的数据编程在其他未用数据进行编程的正常页中。为了这个目的，控制器130在第零存储块210中查验未用数据进行编程的正常页，即能供用数据进行编程的页。
虽然出于简单解释而在一个实施例中描述了要被编程在第零存储块210中的字线WL2的页1222和1262以及邻近于字线WL2的字线WL1和WL3的页1220、1260、1224、1264中的数据被编程在第零存储块210的其他正常页中，但是应当注意的是，可以数据可以被编程在不同于第零存储块210的另一块(例如，邻近于第零存储块210的块)中的未用数据进行编程的正常页中。特别地，当在与坏页相对应的块(即第零存储块210)中未用数据进行编程的正常页不存在或正常页的数量不足时，控制器130可以在邻近于对应的块的块中查验正常页，以及将要被编程在对应的块中的坏页中的数据编程在所述正常页中。
在下文中，为了简单解释，作为例子将描述控制器130查验字线WLi的LSB页1226和MSB页1266、字线WLi+1的LSB页1228和MSB页1268、字线WLi+2的LSB页1230和MSB页1270作为在第零存储块210中未用数据进行编程的正常页。
用这种方式，控制器查验字线WLi、WLi+1、WLi+2的LSB页和MSB页1226、1266、1228、1268、1230、1270作为正常页，所述正常页用于编程将被编程在坏页(即，以上参考图12所述的字线WL1、WL2、WL3的页1222、1262、1220、1260、1224和1264)中的数据。控制器130将要被编程在字线WL1、WL2、WL3的页1222、1262、1220、1260、1224和1264中的数据编程在字线WLi、WLi+1、WLi+2的LSB页和MSB页1226、1266、1228、1268、1230、1270中。
参考图13，多个页可以被划分为LSB页1310和MSB页1350。要被编程在字线WL1的LSB页1320中的第一逻辑页的数据被编程在字线WLi的LSB页1326中，要被编程在字线WL1的MSB页1360中的第四逻辑页的数据被编程在字线WLi的MSB页1366中。而且，要被编程在字线WL2的LSB页1322中的第三逻辑页的数据被编程在字线WLi+1的LSB页1328中，要被编程在字线WL2的MSB页1362中的第六逻辑页的数据被编程在字线WLi+1的MSB页1368中。进一步，要被编程在字线WL3的LSB页1324中的第五逻辑页的数据被编程在字线WLi+2的LSB页1330中，要被编程在字线WL3的MSB页1364中的第八逻辑页的数据被编程在字线WLi+2的MSB页1370中。
在第零存储块210中将要被编程在坏页1320、1360、1322、1362、1324和1364中的数据编程在正常页1326、1366、1328、1368、1330、1370中之后，控制器130将虚设数据编程在坏页1320、1360、1322、1362、1324和1364中。控制器130将空数据(诸如“0”)作为虚设数据编程在坏页1320、1360、1322、1362、1324和1364中。
控制器130将第零存储块210作为正常块处理，即，在第零存储块210中正常地从字线WL4的页1340和1380(特别地，字线WL4的LSB页1340)中编程数据。在下文中，将参考图14对根据实施例的存储系统110中的坏块管理操作进行详细描述。
图14是帮助解释根据实施例的存储系统110中的用于执行坏块管理过程的示意流程图。
参考图14，在步骤1410，存储系统110在存储器件150中所包括的多个块之中的每个块所包括的多个页之中查验坏页。坏页作为当读取编程的数据时其中发生对应的数据的编程失败或发生读取失败的页而包括与对应于坏页的坏字线电耦接的页和与邻近于所述坏字线的字线电耦接的页。即是，在每个块中，将与所述坏字线以及邻近于所述坏字线的字线电耦接的页被确定为坏页。
在步骤1420中，查验坏页的数量和阈值(例如阈值页数量)，或者查验坏字线的数量和阈值(例如，阈值字线数量)，然后确定对应的块是否是坏块。
当在步骤1420中确定对应的块不是坏块时，在步骤1430中，将要被编程在在对应的块中被查验出的坏页中的数据编程在正常页(例如，对应的块或邻近于对应的块的块的正常页)中。为了对要被编程在坏页(所述坏页在相对应的块中被查验)中的数据进行编程，在对应的块或邻近于对应的块的块中查验未用数据编程的正常页(即，能供编程的页)。然后，将要被编程在坏页(所述坏页在相对应的块中被查验)中的数据编程在正常页中。
在步骤1440中，将虚设数据编程在在对应的块中查验出的坏块中，在步骤1450中，对应的块被作为正常块处理。
当在步骤1420中确定对应的块是坏块时，在步骤1460，对应的块被作为坏块处理，即，擦除包括在对应的块中的页，并且在其中对新数据进行编程。由于以上参考图12和图13详细描述了根据实施例的存储系统110的坏块管理操作，因此将在本文中省略其进一步的描述。
从以上描述可以明显的看出，根据实施例的存储系统及其操作方法可以有效的管理存储器件的坏块，以及改善块利用效率。
虽然出于说明的目的已经描述了各种实施例，但是对于本领域技术人员而言显而易见的是在不脱离由所附权利要求限定的本发明的精神和范围的情况下可以做出各种改变和修改。
通过以上实施例可以看出，本申请提供了以下的技术方案。
技术方案1.一种存储系统，包括：
存储器件，包括多个存储块，每个存储块包括多个页，其中，所述多个页中的每个包括电耦接至多个字线的多个存储单元，储存写入数据，并且提供从主机请求的读取数据；以及
控制器，适用于在所述存储块的第一存储块中的多个页之中查验坏页，将虚设数据编程在所述坏页中，将所述第一存储块作为正常块处理。
技术方案2.根据技术方案1所述的存储系统，其中，所述控制器将所述多个字线之中的与所述坏页相对应的字线确定为坏字线。
技术方案3.根据技术方案2所述的存储系统，其中，所述控制器将所述第一存储块中的所述多个页之中的电耦接至所述坏字线的第一页以及电耦接至邻近于所述坏字线的字线的第二页确定为坏页。
技术方案4.根据技术方案1所述的存储系统，其中，所述控制器在所述第一存储块的所述多个页之中查验能供用数据进行编程的正常页，以及将曾要被编程在所述第一存储块的坏页中的第一数据编程在所述第一存储块的所述正常页中。
技术方案5.根据技术方案4所述的存储系统，其中，将所述第一数据编程在正常页中之后，所述控制器将所述虚设数据编程在坏页中。
技术方案6.根据技术方案1所述的存储系统，其中，所述控制器在包括在邻近于所述第一存储块的第二存储块中的多个页之中查验能供用数据进行编程的正常页，以及将曾要被编程在所述第一存储块的坏页中的第一数据编程在所述第二存储块的正常页中。
技术方案7.根据技术方案6所述的存储系统，其中，在将所述第一数据编程在正常页中之后，所述控制器将所述虚设数据编程在坏页中。
技术方案8.根据技术方案1所述的存储系统，其中，当坏页的数量或与所述坏页相对应的字线的数量超过预设阈值时，所述控制器将所述第一存储块作为坏块处理。
技术方案9.一种操作存储系统的方法，包括：
在存储器件的多个存储块的每个中的多个页之中查验坏页，其中，所述多个页中的每个包括电耦接至多个字线的多个存储单元；
在所述存储块之中的第一存储块中所包括的多个页之中查验能供用数据进行编程的正常页；
将要被编程在所述第一存储块的坏页中的第一数据编程在所述第一存储块的正常页中；以及
将虚设数据编程在所述第一存储块的坏页中，以及将所述第一存储块作为正常块处理。
技术方案10.根据技术方案9所述的方法，其中，查验坏页包括：
在所述多个字线之中查验与所述坏页相对应的字线，作为坏字线。
技术方案11.根据技术方案10所述的方法，其中，查验坏页包括：
在每个存储块中的所述多个页之中查验电耦接至所述坏字线的第一页以及电耦接至邻近于所述坏字线的字线的第二页，作为坏页。
技术方案12.根据技术方案9所述的方法，还包括：
当坏页的数量或与所述坏页相对应的字线的数量超过预设阈值时，将所述第一存储块作为坏块处理。
技术方案13.根据技术方案9所述的方法，还包括：
将要被编程在第二存储块的坏页中的第二数据编程在所述第一存储块的正常页中，所述第二存储块邻近于所述第一存储块；以及
将所述虚设数据编程在所述第二存储块的坏页中，以及将所述第二存储块作为正常块处理。
技术方案14.一种存储系统，包括：
存储器件，包括多个存储块，每个存储块包括多个页，其中，所述多个页中的每个包括电耦接至多个字线的多个存储单元；以及
控制器，适用于在存储块的第一存储块中的多个页之中查验坏页，以及基于查验所述坏页的结果来确定所述第一存储块是否是坏块。
技术方案15.根据技术方案14所述的存储系统，其中，所述控制器将所述多个字线之中的与所述坏页相对应的字线确定为坏字线，以及将所述第一存储块中的多个页之中的电耦接至所述坏字线以及所述坏字线的邻近字线的一个或更多个页确定为坏页。
技术方案16.根据技术方案15所述的存储系统，其中，当坏页的数量或与所述坏页相对应的字线的数量小于预设阈值时，所述控制器将要被编程在所述坏页中的数据编程在所述第一存储块中的多个页之中的不同于所述坏页的正常页中，将虚设数据编程在所述坏页中，以及将所述第一存储块作为正常块处理。
技术方案17.根据技术方案15所述的存储系统，其中，当坏页的数量或与所述坏页相对应的字线的数量超过预设阈值时，所述控制器将所述第一存储块作为坏块处理。
技术方案18.根据技术方案16所述的存储系统，其中，当正常页的数量小于预设数量时，所述控制器将所述数据编程在第二存储块的正常页中，所述第二存储块邻近于所述第一存储块。

Claims (15)

1.一种存储系统，包括：
存储器件，包括多个存储块，每个存储块包括多个页，其中，所述多个页分别电耦接至多个字线，每个页包括电耦接至所述多个字线中的相应字线的多个存储单元，储存写入数据，并且提供从主机请求的读取数据；以及
控制器，在所述存储块的第一存储块中的多个页之中查验坏页，将虚设数据编程在所述坏页中，以及将所述第一存储块作为正常块处理，
其中，所述控制器将所述第一存储块中的所述多个页之中的电耦接至坏字线的第一页以及电耦接至邻近于所述坏字线的字线的第二页确定为坏页，
其中，所述多个字线包括第一字线至第L字线，其中，所述坏字线对应于第K字线，邻近于所述坏字线的字线对应于第K-1字线和第K+1字线，以及第K-2字线和第K+2字线是好字线，其中K大于或等于1且小于或等于L。
2.根据权利要求1所述的存储系统，其中，所述控制器将所述多个字线之中的与所述坏页相对应的字线确定为坏字线。
3.根据权利要求1所述的存储系统，其中，所述控制器在所述第一存储块的所述多个页之中查验能供用数据进行编程的正常页，以及将曾要被编程在所述第一存储块的坏页中的第一数据编程在所述第一存储块的所述正常页中。
4.根据权利要求3所述的存储系统，其中，将所述第一数据编程在正常页中之后，所述控制器将所述虚设数据编程在坏页中。
5.根据权利要求1所述的存储系统，其中，所述控制器在包括在邻近于所述第一存储块的第二存储块中的多个页之中查验能供用数据进行编程的正常页，以及将曾要被编程在所述第一存储块的坏页中的第一数据编程在所述第二存储块的正常页中。
6.根据权利要求5所述的存储系统，其中，在将所述第一数据编程在正常页中之后，所述控制器将所述虚设数据编程在坏页中。
7.根据权利要求1所述的存储系统，其中，当坏页的数量或与所述坏页相对应的字线的数量超过预设阈值时，所述控制器将所述第一存储块作为坏块处理。
8.一种操作存储系统的方法，包括：
在存储器件的多个存储块的每个中的多个页之中查验坏页，其中，所述多个页分别电耦接至多个字线，每个页包括电耦接至所述多个字线中的相应字线的多个存储单元；
在所述存储块之中的第一存储块中所包括的多个页之中查验能供用数据进行编程的正常页；
将要被编程在所述第一存储块的坏页中的第一数据编程在所述第一存储块的正常页中；以及
将虚设数据编程在所述第一存储块的坏页中，以及将所述第一存储块作为正常块处理，
其中，查验坏页包括：在每个存储块中的所述多个页之中查验电耦接至坏字线的第一页以及电耦接至邻近于所述坏字线的字线的第二页，作为坏页，
其中，所述多个字线包括第一字线至第L字线，其中，所述坏字线对应于第K字线，邻近于所述坏字线的字线对应于第K-1字线和第K+1字线，以及第K-2字线和第K+2字线是好字线，其中K大于或等于1且小于或等于L。
9.根据权利要求8所述的方法，其中，查验坏页包括：
在所述多个字线之中查验与所述坏页相对应的字线，作为坏字线。
10.根据权利要求8所述的方法，还包括：
当坏页的数量或与所述坏页相对应的字线的数量超过预设阈值时，将所述第一存储块作为坏块处理。
11.根据权利要求8所述的方法，还包括：
将要被编程在第二存储块的坏页中的第二数据编程在所述第一存储块的正常页中，所述第二存储块邻近于所述第一存储块；以及
将所述虚设数据编程在所述第二存储块的坏页中，以及将所述第二存储块作为正常块处理。
12.一种存储系统，包括：
存储器件，包括多个存储块，每个存储块包括多个页，其中，所述多个页分别电耦接至多个字线，每个页包括电耦接至所述多个字线中的相应字线的多个存储单元；以及
控制器，在存储块的第一存储块中的多个页之中查验坏页，以及基于查验所述坏页的结果来确定所述第一存储块是否是坏块，
其中，所述控制器将所述多个字线之中的与所述坏页相对应的字线确定为坏字线，以及将所述第一存储块中的多个页之中的电耦接至所述坏字线和所述坏字线的邻近字线的一个或更多个页确定为坏页，
其中，所述多个字线包括第一字线至第L字线，其中，所述坏字线对应于第K字线，邻近于所述坏字线的字线对应于第K-1字线和第K+1字线，以及第K-2字线和第K+2字线是好字线，其中K大于或等于1且小于或等于L。
13.根据权利要求12所述的存储系统，其中，当坏页的数量或与所述坏页相对应的字线的数量小于预设阈值时，所述控制器将要被编程在所述坏页中的数据编程在所述第一存储块中的多个页之中的不同于所述坏页的正常页中，将虚设数据编程在所述坏页中，以及将所述第一存储块作为正常块处理。
14.根据权利要求12所述的存储系统，其中，当坏页的数量或与所述坏页相对应的字线的数量超过预设阈值时，所述控制器将所述第一存储块作为坏块处理。
15.根据权利要求13所述的存储系统，其中，当正常页的数量小于预设数量时，所述控制器将所述数据编程在第二存储块的正常页中，所述第二存储块邻近于所述第一存储块。
CN201510490213.1A 2014-12-17 2015-08-11 存储系统及其操作方法 Active CN105719703B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020140182734A KR102231441B1 (ko) 2014-12-17 2014-12-17 메모리 시스템 및 메모리 시스템의 동작 방법
KR10-2014-0182734 2014-12-17

Publications (2)

Publication Number Publication Date
CN105719703A CN105719703A (zh) 2016-06-29
CN105719703B true CN105719703B (zh) 2020-10-20

Family

ID=56130214

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510490213.1A Active CN105719703B (zh) 2014-12-17 2015-08-11 存储系统及其操作方法

Country Status (3)

Country Link
US (1) US9570177B2 (zh)
KR (1) KR102231441B1 (zh)
CN (1) CN105719703B (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10002042B2 (en) * 2015-10-22 2018-06-19 Sandisk Technologies Llc Systems and methods of detecting errors during read operations and skipping word line portions
US10048863B1 (en) * 2016-06-01 2018-08-14 Seagate Technology Llc Open block refresh management
KR20180087494A (ko) * 2017-01-23 2018-08-02 에스케이하이닉스 주식회사 메모리 장치, 메모리 시스템 및 메모리 시스템의 동작 방법
TWI687933B (zh) * 2017-03-03 2020-03-11 慧榮科技股份有限公司 資料儲存裝置及其區塊釋放方法
KR102420025B1 (ko) * 2017-06-19 2022-07-13 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
KR102579824B1 (ko) * 2018-02-27 2023-09-19 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
KR102532547B1 (ko) * 2018-04-20 2023-05-17 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
KR102530369B1 (ko) * 2018-04-23 2023-05-10 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
KR102533072B1 (ko) * 2018-08-13 2023-05-17 에스케이하이닉스 주식회사 블록의 상태에 따라 사용 여부를 결정하는 메모리 시스템 및 메모리 시스템의 동작 방법
KR102542299B1 (ko) * 2018-08-22 2023-06-13 에스케이하이닉스 주식회사 메모리 컨트롤러, 이를 포함하는 메모리 시스템 및 이의 동작 방법
CN109273043A (zh) * 2018-09-18 2019-01-25 长江存储科技有限责任公司 Nand存储器及其坏块标记方法
KR102586786B1 (ko) 2018-09-28 2023-10-11 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작방법
KR102654308B1 (ko) * 2018-11-26 2024-04-04 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작방법
KR20200066907A (ko) 2018-12-03 2020-06-11 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
US10783970B2 (en) * 2018-12-12 2020-09-22 Samsung Electronics Co., Ltd. Consolidation of copy-back and write in PRAM blocks
KR20210039174A (ko) * 2019-10-01 2021-04-09 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
CN112947842A (zh) * 2019-12-10 2021-06-11 北京兆易创新科技股份有限公司 一种存储器及存储设备
US11610641B2 (en) * 2020-07-09 2023-03-21 SK Hynix Inc. Wafer-yields and write-QoS in flash-based solid state drives
CN113050888B (zh) * 2021-03-23 2022-11-01 深圳三地一芯电子有限责任公司 一种快速剔除Flash不稳定块的方法、系统、装置及存储介质
US12068052B2 (en) * 2021-12-21 2024-08-20 Micron Technology, Inc. Preserving blocks experiencing program failure in memory devices
US20230223082A1 (en) * 2022-01-13 2023-07-13 Samsung Electronics Co., Ltd. Memory device and operating method thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101622676A (zh) * 2007-10-26 2010-01-06 株式会社东芝 存储器系统
CN102812519A (zh) * 2010-03-22 2012-12-05 莫塞德技术公司 具有错误校正的复合半导体存储设备
CN103680637A (zh) * 2012-09-04 2014-03-26 三星电子株式会社 具有异常字线检测器的闪存系统及其异常字线检测方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100463199B1 (ko) * 2002-03-04 2004-12-23 삼성전자주식회사 플렉서블 리던던시 스킴을 갖는 반도체 메모리 장치
KR100572328B1 (ko) * 2004-07-16 2006-04-18 삼성전자주식회사 배드 블록 관리부를 포함하는 플래시 메모리 시스템
KR20080018071A (ko) 2006-08-23 2008-02-27 슬림디스크 주식회사 컨텐츠 기록 장치 및 그 방법
KR101015655B1 (ko) 2009-05-29 2011-02-22 주식회사 하이닉스반도체 불휘발성 메모리 장치의 구동 방법
JP5377526B2 (ja) * 2011-01-13 2013-12-25 株式会社東芝 不揮発性半導体記憶装置
KR20130078973A (ko) 2012-01-02 2013-07-10 삼성전자주식회사 메모리 장치의 불량 저장 영역 관리 방법 및 이를 이용한 저장 장치
KR102015053B1 (ko) * 2013-02-20 2019-08-27 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 데이터 처리 방법
US9455048B2 (en) * 2013-06-28 2016-09-27 Sandisk Technologies Llc NAND flash word line management using multiple fragment pools
KR20150111692A (ko) * 2014-03-26 2015-10-06 삼성전자주식회사 메모리 컨트롤러 구동방법 및 메모리 컨트롤러를 포함하는 메모리 시스템

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101622676A (zh) * 2007-10-26 2010-01-06 株式会社东芝 存储器系统
CN102812519A (zh) * 2010-03-22 2012-12-05 莫塞德技术公司 具有错误校正的复合半导体存储设备
CN103680637A (zh) * 2012-09-04 2014-03-26 三星电子株式会社 具有异常字线检测器的闪存系统及其异常字线检测方法

Also Published As

Publication number Publication date
KR102231441B1 (ko) 2021-03-25
KR20160073873A (ko) 2016-06-27
US9570177B2 (en) 2017-02-14
US20160180936A1 (en) 2016-06-23
CN105719703A (zh) 2016-06-29

Similar Documents

Publication Publication Date Title
CN105719703B (zh) 存储系统及其操作方法
CN105989885B (zh) 存储系统及其操作方法
US9948323B2 (en) Operating method of memory system
US9653157B1 (en) Memory system and operating method thereof
KR102547642B1 (ko) 메모리 시스템 및 메모리 시스템의 동작방법
CN105739914B (zh) 数据处理系统及其操作方法
CN105988938B (zh) 存储系统及其操作方法
CN105608015B (zh) 存储系统及其操作方法
KR20170056765A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20160073868A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
CN105718378B (zh) 存储系统及其操作方法
CN106933506B (zh) 存储器系统及存储器系统的操作方法
CN106935264B (zh) 存储器系统及其操作方法
CN105845177B (zh) 存储系统及其操作方法
KR20170076883A (ko) 메모리 시스템 및 그의 동작방법
KR20170076878A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
CN106407133B (zh) 存储系统及其操作方法
CN106469571B (zh) 存储系统及其操作方法
US20170115914A1 (en) Memory system and operating method thereof
US20170060470A1 (en) Memory system and operating method thereof
CN106406749B (zh) 存储系统及其操作方法
US9792058B2 (en) System and method of selecting source and destination blocks for wear-leveling
KR20170056766A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20160148940A (ko) 메모리 시스템 및 그의 동작방법
KR102535700B1 (ko) 메모리 시스템 및 메모리 시스템의 동작방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant