CN105629772B - 一种延时控制装置 - Google Patents

Abstract

本发明公开一种延时控制装置，包括信号产生单元，选择单元，第一延时单元、延时组和延时控制单元；所述延时组包括一个或多个第二延时单元。所述信号产生单元接收时钟信号，产生一个同步时钟信号和多个参考时钟信号，经选择单元输出到延时控制单元，再比较两个时钟信号的延时，控制第一延时单元和延时组相应延时其输入端的信号。本发明通过第一延时单元与延时控制单元构成的闭环负反馈系统，使不同通道的延时时间自动跟随用户设置的延时值；同时，能够自动补偿因温度、电源电压、制造工艺、参数等因素造成的延时误差，保证了各通道的延时时间始终精确跟踪用户设置的延时值。

Description

一种延时控制装置

技术领域

本发明涉及半导体集成电路技术领域，尤其涉及一种多通道同步延时的延时控制装置。

背景技术

在半导体集成电路领域中，延时控制电路是一种产生脉冲信号延时的电路，使输出信号相对输入信号延时一定的时间。在一些应用上要求两个或两个以上的不同通道的延时相同，如图1所示，为理想的两个不同通道的延时电路的时序图。通道1的时钟信号CKA延时一段时间TD0后形成延时时钟信号CKA_DLY，通道2的时钟信号CKB延时一段时间TD1后形成延时时钟信号CKB_DLY，这两个通道的延时相等，即TD0＝TD1。

再如图2所示，是现有的一种通用两级CMOS反相器实现的延时电路。作为一级近似，且忽略体效应，可以计算第一级反相器上升沿延时时间为：

Tdhl＝(Ln/(Kn*Wn*(Vgs-Vthn)))*Cload1

其中Vthn是N沟晶体管的开启电压，与温度相关。Vgs与电源电压相关。Kn为NMOS的跨导系数，与工艺相关；Cload1为等效的寄生负载电容。

计算第二级反相器上升沿延时时间为：

Tdlh＝(Lp/(Kp*Wp*(|Vgs-Vthp|)))*Cload2

其中Vthp是P沟晶体管的开启电压，与温度相关。Vgs与电源电压相关。Kp为NMOS的跨导系数，与工艺相关；Cload2为等效的寄生负载电容。

因此，总的延时时间为:

Ttol＝Tdhl+Tdlh

＝(Ln/(Kn*Wn*(Vgs-Vthn)))*Cload1+(Lp/(Kp*Wp*(|Vgs-Vthp|)))*Cload2

从上面分析可以看到，单级延时电路的边沿延时都随电源电压，温度及工艺的变化而变化，不能使两个不同通道的延时(例如：图1中的TD0及TD1)始终保持相同。

再如图3所示，为现有技术中传统的利用缓冲器的负载电阻或负载电容的变化作为延时步长的延时电路，由CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体管)门电路和反相驱动电路BUF组成。类似于以上图2所示两级CMOS反相器的延时电路分析，图3所示的延时电路也同样受电源电压和温度及工艺的影响较大，同样不能使多个不同通道的延时始终保持相同。

由此可见，在现有的延时电路设计中，延时时间容易受到电源电压，温度及工艺参数的影响，在不同通道要求相同延时时间的电路中，会存在比较大的延时误差漂移。然而，在半导体集成电路的时钟系统中要求不同延时通道输出时钟相对输入时钟的相位延时必须非常精确，不能有较大的误差。但是目前的现有技术方案还不能达到这一目的。

发明内容

本发明所要解决的技术问题是提供一种延时控制装置，其可实现多通道时钟或脉冲信号的精确延时。

为解决本发明的技术问题，本发明公开一种延时控制装置，包括信号产生单元，选择单元，第一延时单元、延时组和延时控制单元；所述延时组包括一个或多个第二延时单元；

所述信号产生单元接收时钟信号，生成与时钟信号同相位的同步时钟信号和多个偏移所述时钟信号不同相位的参考时钟信号，输出所述参考时钟信号和同步时钟信号至所述选择单元；

所述选择单元根据选择控制信号，从所述多个偏移所述时钟信号不同相位的参考时钟信号中选择一个输出至所述延时控制单元；以及输出所述同步时钟信号至所述第一延时单元；

所述延时控制单元接收所述参考时钟信号和第一延时单元输出的同步时钟信号或偏移时钟信号，比较参考时钟信号与偏移时钟信号之间的延时时间，相应生成延时控制信号，输出至所述第一延时单元和延时组内的第二延时单元；

所述第一延时单元接收所述同步时钟信号和所述延时控制信号，根据所述延时控制信号，相应调整所述同步时钟信号的延时时间，输出延时同步时钟信号所述延时时间的偏移时钟信号至所述延时控制单元；

所述第二延时单元接收脉冲信号，根据所述延时控制信号，相应调整所述脉冲信号的延时时间，输出与所述偏移时钟信号具有同样偏移量的偏移脉冲信号。

与现有技术相比，本发明具有如下有益效果：本发明通过第一延时单元与延时控制单元构成的闭环负反馈系统，使不同通道的延时时间自动跟随用户设置的延时值；同时，能够自动补偿因温度、电源电压、制造工艺、参数等因素造成的延时误差，保证了各通道的延时时间始终精确跟踪用户设置的延时值。

附图说明

图1是理想延时电路特性示意图；

图2是现有技术1的延时电路结构图；

图3是现有技术2的延时电路结构图；

图4是本发明一实施例的延时控制装置结构图；

图5是本发明另一实施例的延时控制装置结构图；

图6是本发明另一实施例的二个选择器的延时时序图；

图7是本发明另一实施例的第一延时单元电路结构图；

图8是本发明另一实施例的第一延时单元电路结构图；

图9是图8所示的第一延时单元中的差分延时单元的电路结构图；

图10是本发明另一实施例的锁相环的延时时序图；

图11是本发明另一实施例的多个信号延时时序图。

具体实施方式

下面结合附图和实施例，对本发明作进一步详细说明。

如图4所示，本发明一实施例的延时控制装置包括信号产生单元，选择单元，第一延时单元、延时组和延时控制单元；所述延时组包括一个或多个第二延时单元；在本发明实施例中，延时组包括n个第二延时单元，即第二延时单元1至第二延时单元n，其中n为大于等于1的正整数。

所述信号产生单元接收时钟信号CK，生成多个偏移所述时钟信号不同相位的参考时钟信号CK_1至CK_i和与时钟信号同相位的同步时钟信号CK_0，输出所述参考时钟信号CK_1至CK_i和同步时钟信号CK_0至所述选择单元。其中i为大于等于2的正整数。

所述选择单元根据选择控制信号，从所述多个参考时钟信号CK_1至CK_i中选择一个输出至所述延时控制单元；以及输出所述同步时钟信号CK_0至所述第一延时单元；即所述选择单元从参考时钟信号CK_1至CK_i中选择任何一个输出为参考时钟信号CK2，而同步时钟信号CK_0直接输出为同步时钟信号CK0。

所述延时控制单元接收所述参考时钟信号CK2和第一延时单元输出的同步时钟信号CK0或偏移时钟信号CK1，比较参考时钟信号CK2与偏移时钟信号CK1之间的延时时间，相应生成延时控制信号，输出至所述第一延时单元和延时组内的第二延时单元1至第二延时单元n。

所述第一延时单元接收所述同步时钟信号CK0和所述延时控制信号，根据所述延时控制信号，相应调整所述同步时钟信号CK0的延时时间t，输出延时同步时钟信号CK0所述延时时间t的偏移时钟信号CK1至所述延时控制单元所述第二延时单元1至第二延时单元n分别接收脉冲信号CKB1至CKBn，并根据所述延时控制信号，相应调整所述脉冲信号CKB1至CKBn的延时时间，输出与所述偏移时钟信号CK1具有同样偏移量的偏移脉冲信号CKB1_DLY至CKBn_DLY，即偏移脉冲信号CKB1_DLY至CKBn_DLY相对于脉冲信号CKB1至CKBn的延时时间，等于偏移时钟信号CK1相对于同步时钟信号CK0的延时时间。

具体地，假设时钟信号CK的时钟周期为T，信号产生单元生成5个参考时钟信号CK_1至CK_5和1个同步时钟信号CK_0，则CK_0、CK_1至CK_5这6个信号之间的延时时间为时钟周期T的六分之一，即CK_1延时所述时钟信号CK的延时时间为T/6，CK_2延时所述时钟信号CK的延时时间为2T/6，以此类推，CK_5延时所述时钟信号CK的延时时间为5T/6。

假设选择CK_1作为参考时钟信号CK2输出，则CK2与CK0之间的延时时间为T/6。延时控制单元产生相应的延时控制信号，使第一延时单元将同步时钟信号CK0延时T/6，形成偏移时钟信号CK1，即CK1与CK0之间的延时时间也为T/6，因此CK2与CK1同相；同样，第二延时单元1至第二延时单元n也将脉冲信号CKB1至CKBn延时T/6，形成偏移脉冲信号CKB1_DLY至CKBn_DLY。

假设因为温度、电源电压、制造工艺、参数等因素的影响，使CK0与CK1之间的延时时间变大或变小，则导致延时控制单元接收到的参考时钟信号CK2和偏移时钟信号CK1之间相位不等，使得延时控制单元相应生成不同的延时控制信号，控制第一延时单元和第二延时单元1至第二延时单元n调整延时时间，使CK1与CK0之间的延时时间重新等于CK2与CK1之间的延时时间。

由此可见，由于第一延时单元和延时控制单元组成闭环负反馈系统，可使延时控制单元自动补偿温度、电源电压、制造工艺、参数等因素的影响，使CK1与CK2始终保持锁定状态。因此，本发明实施例可以使不同通道的延时时间保持相同，具有良好的对温度、电源电压、制造工艺、参数等因素的适应能力，使不同通道的延时时间不易因这些因素的影响而产生误差。

如图5所示，为本发明另一实施例的延时控制装置结构图，该延时控制装置包括锁相环单元，第一选择器，第二选择器，第一延时单元，第二延时单元和延时控制单元。虽然，在本实施例中仅包括一个第二延时单元，但是鉴于对上述图4所示实施例的描述，可以得出本实施例也可以包括多个第二延时单元，这并不影响本发明的实施。

其中，延时控制单元包括鉴相器，电荷泵和电压电流转换单元。所述鉴相器接收所述参考时钟信号CK2和第一延时单元输出的同步时钟信号CK0或偏移时钟信号CK1，比较参考时钟信号CK2与偏移时钟信号CK1之间的延时时间，输出相应的电压控制信号up或dn至所述电荷泵；电压控制信号up为充电信号，dn为放电信号，当参考时钟信号CK2超前同步时钟信号CK0或偏移时钟信号CK1时，鉴相器输出充电信号up；当参考时钟信号CK2滞后同步时钟信号CK0或偏移时钟信号CK1时，鉴相器输出放电信号dn。

所述电荷泵根据电压控制信号up/dn，输出相应大小的电压信号VB；所述电压电流转换单元将所述电压信号VB转换成相应大小的电流信号IB，输出至所述第一延时单元和第二延时单元；所述第一延时单元和第二延时单元是电流控制型延时单元，根据所述电流信号IB，调整偏移时钟信号CK1与同步时钟信号CK0之间的延时时间，以及偏移脉冲信号CKB_DLY与脉冲信号CKB之间的延时时间。

在本发明实施例中，所述鉴相器是一种边沿检测电路，检测两个时钟信号的延时，并产生相应的充电信号或放电信号。所述电荷泵是一种开关电容充放电回路，根据充电信号或放电信号输出电压信号。

在本发明实施例中，第一选择器接收锁相环单元输出的同步时钟信号CK0，直接输出至第一延时单元。第二选择器接收锁相环单元输出的多个参考时钟信号CK_1至CK_i，根据选择控制信号DEL_SEL选择其中一个输出至延时控制单元的鉴相器。所述第一选择器和第二选择器的延时相同，即CK0与CK_0之间的延时等于CK2与CK_i之间的延时，使得同步时钟信号CK0与参考时钟信号CK2通过相同的延时后输入鉴相器，进一步保证了各延时单元同步精确延时。其中，i为大于等于2的正整数。

在本发明实施例中，假设需要选择CK_2作为参考时钟信号CK2输出，则CK_2输入第二选择器，再输出为CK2，CK2与CK_2之间的延时为T1；CK_0输入第一选择器，再输出为CK0，CK0与CK_0之间的延时为T0，由于第一选择器和第二选择器的延时相等，所以T0等于T1，时序图如图6所示。

如图7所示，本实施例的一种第一延时单元电路结构图，所述第一延时单元包括多个相连接的CMOS延时电路。同步时钟信号CK0从输入端FIN输入，电流信号IB经镜像后输入每个CMOS延时电路的P MOS管漏极，作为所述CMOS延时电路的电流控制端，控制输出端FOUT的信号延时时间。偏移时钟信号从最后一个CMOS延时电路输出端输出。其中，CMOS延时电路为电流控制的反相器电路结构。

再如图8所示，为本实施例另一种第一延时单元电路结构图，所述第一延时单元包括依次相连的单端差分转换模块，多级差分延时模块，以及差分单端转换模块。同步时钟信号CK0输入单端差分转换模块，经单端差分转换模块处理，将单端的同步时钟信号CK0转换为差分时钟信号CKP和CKN。差分时钟信号CKP和CKN，以及电流信号IB都输入所述多级差分延时模块，多级差分延时模块产生延时时间，输出差分延时信号CKP1和CKN1至差分单端转换模块，所述差分单端转换模块再将差分延时信号CKP1和CKN1转换成单端信号CK1输出，从而产生延时所述同步时钟信号相应延时时间的偏移时钟信号CK1。

其中，多级差分延时模块由多个相连接的差分延时单元组成。如图9所示，差分延时单元包括两对CMOS门电路，第一级差分延时单元1接收差分信号CKP和CKN，输出差分延时信号CK1P和CK1N，第二级差分延时单元2接收差分延时信号CK1P和CK1N，输出差分延时信号CK2P和CK2N，最后一级差分延时单元输出差分延时信号CKP1和CKN1。

电流信号IB输入P MOS管的栅极和漏极，控制各级差分延时单元产生相应的差分延时信号。一般来说，采用三-六个差分延时单元组成三-六级差分延时模块较为合适。

本领域技术人员还可根据实际需要设计其他类型的电流控制型延时电路，也可将延时控制单元设计成其他结构的电流型延时控制电路，此处仅为举例。

另外，在本发明另一实施例中，第一延时单元和第二延时单元采用电压控制型延时电路。所述延时控制单元仅包括鉴相器和电荷泵，电荷泵输出的电压信号直接输出至所述第一延时单元和第二延时单元，以控制第一延时单元和第二延时单元输出端信号的延时时间，电压信号即为延时控制信号。

本领域技术人员还可根据实际需要将延时控制单元设计成其他结构的电压型延时控制电路，此处仅为举例。

总之，不论是采用电流控制型延时电路还是电压控制型延时电路，又或者其他类型的延时电路，第二延时单元都采用与第一延时单元完全相同的电路结构。

在本发明实施例中，所述锁相环单元用于接收时钟信号CK，根据锁相环特性，环路锁定后，可以产生同频率不同相位的参考时钟信号输出，以及与时钟信号CK同相位的同步时钟信号CK_0，同步时钟信号CK_0输出至第一选择器，所述多个与时钟信号CK不同相位的参考时钟信号CK_1至CK_i输出至第二选择器。

如图10所示，为本发明实施例的锁相环时序图。假设所述锁相环单元产生11个参考时钟信号CK_1至CK_11，其中，参考时钟信号CK_1延时时钟信号CK的时间为T/12，CK_2延时时钟信号CK的时间为2T/12，CK_2延时时钟信号CK的时间为3T/12，依此类推，CK_11延时时钟信号CK的时间为11T/12，T为时钟信号的时钟周期。

具体地，当需要设置第一延时单元和第二延时单元的延时值为2T/12时，可选择CK_2为参考时钟信号时，其延时时钟信号CK的延时时间为2T/12，各信号之间的时序关系如图11所示。CK_0与CK_2之间的延时时间等于CK0与CK2之间的延时时间。CK_0与CK0之间的延时时间T0等于CK_2与CK2之间的延时时间T1。由于延时控制单元的作用，使得CK1与CK0之间的延时始终跟踪CK2与CK0之间的延时；又由于延时控制单元镜像控制第一延时单元和第二延时单元，使得CKB_DLY与CKB之间的延时也始终跟综CK2与CK0之间的延时。可见，本发明实施例可以使用户根据需要任意调节延时时间。

当温度、电源电压、制造工艺、参数等因素变化时，由于锁相环是闭环负反馈系统，自动补偿由于电压及温度等因素变化导致的延时变化，使输出的参考时钟信号CK_1至CK_i和同步时钟信号CK_0相位始终保持不变。

当偏移时钟信号CK1与同步时钟信号CK0的延时时间因温度、电源电压、制造工艺、参数等因素变大时，使鉴相器的两个输入参考时钟信号CK2与偏移时钟信号CK1相位不等，CK2滞后CK1，则鉴相器输出电压控制信号dn，使电荷泵输出的电压信号VB降低。电压信号VB再经过电压电流转换单元转换后，使得输出的电流信号IB增大，从而控制第一延时单元和第二延时单元的延时时间相应减小。稳态后，CK2与CK1的相位相同，延时单元CK1与CK0的延时时间减小到等于CK2与CK0的延时时间。

当偏移时钟信号CK1与同步时钟信号CK0的延时时间因温度、电源电压、制造工艺、参数等因素变小时，导致鉴相器的两个输入信号参考时钟信号CK2与偏移时钟信号CK1相位不等，CK2超前CK1，则鉴相器输出电压控制信号up，使电荷泵输出的电压信号VB升高。电压信号VB再经过电压电流转换电路后，使得输出的电流信号IB减小，控制第一延时单元和第二延时单元的延时时间相应增大。稳态后，CK2与CK1的相位相同，延时单元CK1与CK0的延时时间增大到等于CK2与CK0的延时时间。

综上所述，本发明通过第一延时单元与延时控制单元构成的闭环负反馈系统，使不同通道的延时时间自动跟随用户设置的延时值；同时，能够自动补偿因温度、电源电压、制造工艺、参数等因素造成的延时误差，保证了各通道的延时时间始终精确跟踪用户设置的延时值。

以上举较佳实施例，对本发明的目的、技术方案和优点进行了进一步详细说明，所应理解的是，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内，本发明所主张的权利范围应以发明申请范围所述为准，而非仅限于上述实施例。

Claims (11)

1.一种延时控制装置，其特征在于，包括信号产生单元，选择单元，第一延时单元、延时组和延时控制单元；所述延时组包括一个或多个第二延时单元；

所述信号产生单元接收时钟信号，生成与时钟信号同相位的同步时钟信号和多个偏移所述时钟信号不同相位的参考时钟信号，输出所述同步时钟信号和所述多个偏移所述时钟信号不同相位的参考时钟信号至所述选择单元；

所述选择单元根据选择控制信号，从所述多个偏移所述时钟信号不同相位的参考时钟信号中选择一个输出至所述延时控制单元；以及输出所述同步时钟信号至所述第一延时单元；

所述延时控制单元接收所述参考时钟信号和第一延时单元输出的同步时钟信号或偏移时钟信号，比较参考时钟信号与偏移时钟信号之间的延时时间，相应生成延时控制信号，输出至所述第一延时单元和延时组内的第二延时单元；

所述第一延时单元接收所述同步时钟信号和所述延时控制信号，根据所述延时控制信号，相应调整所述同步时钟信号的延时时间，输出延时同步时钟信号所述延时时间的偏移时钟信号至所述延时控制单元；

所述第二延时单元接收脉冲信号，根据所述延时控制信号，相应调整所述脉冲信号的延时时间，输出与所述偏移时钟信号具有同样偏移量的偏移脉冲信号。

2.如权利要求1所述的延时控制装置，其特征在于，所述延时控制信号为电流信号，所述第一延时单元和第二延时单元是电流控制型延时单元。

3.如权利要求2所述的延时控制装置，其特征在于，所述延时控制单元包括鉴相器，电荷泵和电压电流转换单元；所述鉴相器接收所述参考时钟信号和第一延时单元输出的同步时钟信号或偏移时钟信号，比较参考时钟信号与同步时钟信号或与偏移时钟信号之间的延时时间，输出相应的电压控制信号至所述电荷泵；

所述电荷泵根据所述电压控制信号，输出相应大小的电压信号；所述电压电流转换单元将所述电压信号转换成相应大小的电流信号，输出至所述第一延时单元和第二延时单元。

4.如权利要求1所述的延时控制装置，其特征在于，所述第一延时单元和第二延时单元的电路结构完全相同。

5.如权利要求2或3或4所述的延时控制装置，其特征在于，所述第一延时单元包括多个相连接的CMOS延时电路，该CMOS延时电路为电流控制的反相器电路结构；所述同步时钟信号输入第一个CMOS延时电路输入端，所述延时控制信号经镜像后输入所述CMOS延时电路的P MOS管漏极，作为所述CMOS延时电路的电流控制端；所述偏移时钟信号从最后一个CMOS延时电路输出端输出。

6.如权利要求2或3或4所述的延时控制装置，其特征在于，所述第一延时单元包括依次相连的单端差分转换模块，多级差分延时模块，以及差分单端转换模块；所述多级差分延时模块包括多个相连接的差分延时单元；

所述单端差分转换模块将所述同步时钟信号转换成差分时钟信号，输出至多级差分延时模块；

所述多级差分延时模块根据延时控制信号将所述差分时钟信号进行延时，转出差分延时信号；

所述差分单端转换模块将所述差分延时信号转换成单端的偏移时钟信号。

7.如权利要求1或4所述的延时控制装置，其特征在于，所述延时控制信号为电压信号，所述第一延时单元和第二延时单元为电压控制型延时单元。

8.如权利要求1所述的延时控制装置，其特征在于，所述选择单元包括第一选择器和第二选择器，所述第一选择器用于接收所述信号产生单元输出的同步时钟信号，输出至第一延时单元；

所述第二选择器用于接收所述信号产生单元输出的参考时钟信号，根据所述选择控制信号选择其中一个参考时钟信号，输出至所述延时控制单元。

9.如权利要求8所述的延时控制装置，其特征在于，所述第一选择器和第二选择器的延时相等。

10.如权利要求1所述的延时控制装置，其特征在于，所述信号产生单元包括锁相环单元，用于接收时钟信号，产生与时钟信号同相位的同步时钟信号，以及多个偏移所述时钟信号不同相位的参考时钟信号，输出至选择单元。

11.如权利要求1或10所述的延时控制装置，其特征在于，所述多个参考时钟信号依次等间距地偏移所述时钟信号的相位。