Nothing Special   »   [go: up one dir, main page]

CN105579613B - 在硅衬底上形成器件质量的氮化镓层的方法和装置 - Google Patents

在硅衬底上形成器件质量的氮化镓层的方法和装置 Download PDF

Info

Publication number
CN105579613B
CN105579613B CN201480052408.1A CN201480052408A CN105579613B CN 105579613 B CN105579613 B CN 105579613B CN 201480052408 A CN201480052408 A CN 201480052408A CN 105579613 B CN105579613 B CN 105579613B
Authority
CN
China
Prior art keywords
layer
ald
aln
gan
different
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201480052408.1A
Other languages
English (en)
Other versions
CN105579613A (zh
Inventor
G·森达拉姆
A·M·霍雷卢克
D·斯特恩斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micro Instrument Co
Original Assignee
Ultratech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ultratech Inc filed Critical Ultratech Inc
Publication of CN105579613A publication Critical patent/CN105579613A/zh
Application granted granted Critical
Publication of CN105579613B publication Critical patent/CN105579613B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/301—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C23C16/303—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02694—Controlling the interface between substrate and epitaxial layer, e.g. by ion implantation followed by annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3245—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

原子层沉积(ALD)用于在80‑400℃反应温度下的异质外延膜生长。衬底和膜材料优选选择为利用畴匹配外延(DME)。在通过ALD沉积后使用激光退火系统来对沉积层热退火。在优选的实施方案中，硅衬底被覆盖以AlN成核层并激光退火。其后通过ALD工艺在AlN层上面施加GaN器件层并然后激光退火。在又一个实例实施方案中，在GaN器件层与AlN成核层之间施加过渡层。过渡层包含一种或多种各包含AlxGa1‑xN化合物的不同过渡材料层，其中过渡层的组成从AlN向GaN连续地变化。

Description

在硅衬底上形成器件质量的氮化镓层的方法和装置
1.相关美国专利申请的交叉引用
本申请根据35U.S.C.§119(e)要求2013年9月23日提交的临时美国专利申请序列号61/881369(案卷号3521.388)的优先权，该临时专利申请全文出于所有目的以引用方式并入本文。
本申请涉及2013年7月2日提交的标题为“DEPOSITION AND PROCESSING METHODSFOR GROWING GALLIUM NITRIDE AND ALUMINUM NITRIDE ON SILICON(在硅上生长氮化镓和氮化铝的沉积和加工方法)”的美国临时申请序列号61/842,207，该临时申请以其全文并入本文。
2.发明背景
2.1发明领域
本文的示例性、说明性技术涉及用于向硅衬底上生长器件质量的氮化镓(GaN)薄膜层的系统和方法。
本文的技术在固态功率器件如开关、整流器和其它功率器件以及电-光器件如激光器和发光二极管(LED)(无论是制造为独立器件还是整合到固态集成电路器件中)的领域中具有应用。
2.2相关技术
常规的固态功率电子器件以硅(Si)器件占主导，这部分地因为硅器件制造是非常成熟且廉价的技术，具有广泛可用的设计和制造资源。常规的固态器件包含基本上单晶硅衬底层和使用高温外延沉积工艺如化学或气体沉积向衬底上形成的一个或多个硅器件层。电子和电-光器件中使用的一个或多个器件层的一个重要要求是器件层也形成为基本上单晶层以实现所需的电学和光学性质。虽然一些多晶器件层是可用的，但基本上单晶器件层对于改进性能来说是期望的。
若干因素将在很大程度上影响器件层的晶体结构。第一个是衬底层的晶格结构或晶格间距与器件层的晶格结构或晶格间距相比如何。第二个是衬底层的热膨胀系数(CTE)与器件层的CTE相比如何。第三个是用来向衬底层上沉积器件层的沉积工艺的沉积或反应温度。
2.3晶格失配
当例如异种材料之间的晶格结构或晶格间距在很大程度上失配时，器件层的晶格间距将试图匹配在界面附近衬底的晶格间距，但此行动通常将打乱器件层的自然晶格间距的形成至所形成的器件层是基本上非晶或多晶的或者器件层晶格中的位错破坏单晶生长从而导致有缺陷的单晶结构或多晶结构的程度。在实践中，单晶结构中的缺陷潜在地导致器件层的破裂，尤其是当器件层因快速热循环而承受应力时。此问题的常规解决方案是在硅衬底上生长硅器件，这将促进单晶生长并避免界面处潜在的晶格破坏。然而，硅器件在许多应用中不能提供所期望的电学性质，尤其是在功率器件如功率开关和整流器中及此外在得益于较高带隙材料如氮化镓(GaN)的光学器件中。
特别地，硅在功率应用中有着明显的局限性，特别是对于过度的焦耳加热，这将消耗工作功率并在很大程度上是为什么电子系统需要冷却(其进一步消耗工作功率)的原因。在其中由于焦耳加热和用来缓解焦耳加热的系统冷却而显著缩短电池供电工作时间的电池供电系统中，这尤其成为问题。在功率器件中的另一硅基器件局限性在于其相对低的阻断电压，这将许多硅器件的用途限制至低电压应用(例如，<200伏特)。进一步的硅基器件局限性在于其相对低的带宽，其限制高速器件如DC-DC功率转换器的开关式电源的切换速度并且限制其在可见波长发射器中使用的光学性质。
尽管有这些限制性，硅基固态电子器件仍广泛地用于大多数计算机、汽车、通讯、消费类电子产品、机器人、电机驱动装置、电力输送和发电系统的功率控制和分配系统中。虽然这在很大程度上归因于硅基固态功率系统易于得到且廉价的事实，但本领域中需要开发更有效、更高功率且更快切换的功率器件，其在许多情况下超过常规硅功率器件的实际限制。
器件设计者很久以前就已认识到宽带隙(WBG)半导体材料(即具有比硅更宽的带隙的材料)具有对于固态功率器件和电-光器件更有利的性质。特别地，表1比较了硅与更宽带隙半导体(包括碳化硅(SiC)和氮化镓(GaN)及金刚石)的带隙和电性质。如所示，所有WBG半导体均在临界电场值(V/cm)方面提供一个数量级的增大，这将直接增大功率器件的阻断电压。类似地，所有WBG半导体均在最高运行温度(℃)方面提供至少4倍的提高，这将减少焦耳加热并潜在地消除许多应用中对冷却的需要。特别地，本领域中需要开发WBG器件层来解决硅器件不易满足的某些功率和光学器件需要，且尤其是形成GaN器件层。
使用WBG半导体器件的一个解决方案是改变衬底材料为更紧密地匹配器件层的晶格结构的那些。在可商购获得的一个实例解决方案中，向碳化硅(SiC)衬底上生长GaN器件以特别地与向硅衬底上生长的GaN相比减小晶格间距失配。这由图1a说明，图1a绘制了蓝宝石(Al2O3)、硅(Si)、碳化硅(SiC)、氮化铝(AlN)和氮化镓(GaN)的晶格间距失配(单位)与生长顺序。如图1a中所示，GaN的晶格间距与AlN(120a)最紧密匹配，然后是SiC、Si(130a)和最后是Al2O3。
在可商购获得的另一实例解决方案中，向蓝宝石衬底上生长GaN器件以减小因沉积工艺(下文讨论)过程中快速且通常非均匀的加热和冷却而在衬底和器件层中诱导的热应力。特别地，与硅衬底相比，蓝宝石衬底更紧密地匹配GaN器件层的热膨胀系数，且因此，蓝宝石上生长的GaN的组合较不易受热应力影响，热应力会导致晶圆弯曲、破裂和器件层中通常退化的性能。如图1b中所示，GaN的热膨胀系数(CTE)与蓝宝石的CTE的匹配比与Si更紧密。特别地，GaN的CTE与SiC和AlN匹配最紧密，然后是蓝宝石，且再然后是硅。
然而，在这两种解决方案中，对非硅衬底层的需要要求专门的加工设备来生长和加工非硅衬底，这将显著增大终端用户设备成本，并且实际上几乎消除GaN器件到硅基集成电路中的集成，除非作为附加的独立部件。虽然这些常规解决方案满足其中硅器件不适当的场合对GaN器件的小需求，但它们主要因其不能使用常规硅基工艺制造而成本高且构造受限。因此，仍需要向硅衬底上形成器件质量(即，基本上单晶生长)GaN器件层。
已知高温沉积工艺越来越有利于单晶膜的形成。例如，Strike等人在GaN,AlN andInN:a Review(J.Vac.Sci.Technology B 10(4),Jul/Aug.1992)中讨论了当使用900至1000℃之间的反应温度通过金属-有机化学气相沉积(MOCVD)工艺施加GaN膜时，蓝宝石衬底上如何发生III-V氮化物的器件层的异质外延生长。然而，Strike等具体指出在各种CVD技术中由于其在外延生长所需的高温(1000℃)下的稳定性而使用蓝宝石衬底，即便与GaN相比，蓝宝石具有不太理想的晶格间距失配和不太理想的CTE。
虽然广泛接受的是MOCVD工艺的高反应温度有利于异质外延生长(如通过X-射线衍射分析所确定的，其表现出单晶膜性能)，但高的反应温度有着其它缺点，这些缺点与因沉积工艺过程中快速且通常非均匀的加热和冷却而在衬底和器件层中诱导的应力、以及例如因器件层材料向衬底中扩散所导致的不希望的材料掺入到衬底中相关。
在常规的MOCVD反应器中，应力管理是首要关注的问题并限制沉积的质量。特别地，因热循环产生的晶圆弯曲是MOCVD工艺设备中首要关注的问题并优选限于小于100μm以便晶圆在用于大量制造的常规晶圆处理和加工设备上进一步加工。虽然此问题已通过在MOCVD膜中形成“应力补偿层”来解决，但这些应力补偿层将降低器件层性能并增加成本。
近来已尝试通过金属-有机化学气相沉积(MOCVD)向Si衬底上生长器件质量GaN。然而，当在向硅衬底上直接生长GaN时，因GaN与硅之间大的晶格间距失配(16.9％)及GaN(αa 5.59x 10-6K-1)与Si(αa 3.77x 10-6K-1)之间大的热膨胀系数(CTE)失配而存在不期望的破裂。特别地，Pan等人(Growth of GaN film on Si(111)Substrate using a AlNsandwich structure as buffer Joun.Of Crystal Growth 318(2011)464-467)报道，在Si衬底上均匀生长的GaN外延层具有随机分布的裂纹的问题，这主要由CTE失配导致。
Pan等人提供了若干解决方案，包括首先通过MOCVD向硅衬底上生长高温H-T氮化铝(AlN)的缓冲层，这实现两个功能：a)减小晶格间距失配；和b)为GaN层提供成核层。另外，Pan等人建议在Al-Ga-N三元体系中组合上覆有层组合的H-T成核层(例如AlN)的若干其它实例结构。问题在于成核层因AlN与Si之间的晶格间距失配而是多晶的，并且此间距失配在成核层与GaN层之间导致晶界(grain boundry)而在外延GaN层中产生高密度的位错或畴(domain)失配。虽然Pan等人报道GaN层中的裂纹通过施加高温H-T AlN缓冲或成核层而减少(与GaN和硅衬底之间的晶格间距失配相比，其提供与GaN层的较小晶格间距失配)，但此解决方案未能解决与MOCVD工艺的高反应温度相关的问题，此高反应温度仍将导致晶圆弯曲，这将随器件层厚度增大而增大。因此，目前没有提供克服对MOCVD所提供的高温外延生长及其它高温沉积技术的需要而同时避免与高反应温度工艺典型的所致晶圆弯曲和破裂相关的问题的解决方案。
最后，在具有成核层的不同衬底上生长GaN的方法还提出了又一个重要的限制。特别地，成核层在促进外延生长中的关键作用妨碍在GaN膜的底部设置器件层以实现垂直器件架构的选择。不幸的是，此限制对于设计高功率器件来说是灾难性的，在高功率器件中，垂直架构在承载高电流负载和阻断高电压方面常常有着显著的性能优势。特别地，垂直架构利用增大的器件层厚度(例如，3μm或更大)来提高器件的击穿电压(例如，至1000伏特或更高)。然而，为了利用所述增大的层厚度，在器件层的相反面上需要端子，这意味着需要移除衬底和成核层二者以便可达到器件层的两个面。因此，目前没有提供克服当器件层包括施加于衬底和器件层之间的成核层时构建垂直器件的需要的解决方案。
存在三个其中高质量膜的生长很重要的独立领域。第一个是在体相膜(例如衬底顶部上多个微米的膜)的生长中，如对于垂直器件。第二个是在栅极结构(氧化物顶部上)的生长中，和第三个(对于平面器件)是在栅极和漏极之间的区域中以钝化表面。在此第三个区域中，平面高电子迁移率晶体管(HEMT)器件上的表面态(阱)在器件中导致电流崩塌，且此区域中高质量GaN膜的沉积改善了器件性能。所有这三种应用均需要高质量(低缺陷)GaN膜的制造，这在本领域中未得到充分解决。
表1
表1：Si及用于高功率电子应用的各种WBG材料的重要材料性质
2.4定义
以下定义在整个本文中使用，另有明确指出除外：
3.发明内容
本发明通过提供在与常规高温沉积工艺如化学气相沉积(CVD)相比低得多的反应温度下运行的沉积工艺以避免与高温异质外延生长相关的晶圆弯曲和器件层开裂的问题而解决上述现有技术的问题，并还允许应用高温异质外延生长工艺(其具有与器件层厚度成比例地增加的晶圆弯曲和器件层开裂的问题)通常所不允许的较厚器件层。特别地，本发明采用原子层沉积(ALD)来直接向基本上单晶硅衬底表面如Si(111)面上沉积III-V族和II-VI族化合物及III族-N化合物。所述ALD工艺在低于800℃并优选低于400℃的反应温度下进行。采用快速热退火来改变如所施加的沉积膜的晶格结构以改善用于电和光学器件中的沉积膜的晶格结构。热退火优选在没有从ALD室环境取出衬底并且不破坏真空的情况下进行。热退火脉冲的持续或停留时间优选少于200毫秒。使用畴匹配外延(DME)来选择材料层以减小不同材料之间界面处的晶格间距失配。采用ALD工艺施加包含不同材料组成的过渡层来减小不同材料之间界面处的晶格间距失配和热膨胀系数(CTE)失配。
结合附图阅读下面的描述时，这些及其它方面和优点将是显而易见的。
4.附图说明
本发明的特征根据本发明的详细描述及其出于说明的目的选择并示于附图中的实例实施方案将最好地理解，在附图中：
图1a的图说明了根据本发明的一个方面在具有AlN中间层的各种衬底上的纤锌矿-GaN生长的(面内)晶格间距(单位：埃)的变化。
图1b的图说明了根据本发明的一个方面GaN的热膨胀系数与衬底材料和AlN中间层相比的变化。
图2描绘了根据本发明的一个方面的ALD体系的示例性示意图。
图3描绘了根据本发明的用于在硅衬底上提供氮化镓器件层的材料层结构的示例性示意图。
图4描绘了根据本发明的AlN/Si(111)体系中的实例高分辨率横截面及示出AlN(2110)和Si(220)面的排列的相应的插入衍射图案。
图5描绘了根据本发明的激光尖峰退火(LSA)系统的示例性示意图。
图6a示意了示例性热图，其示出了根据本发明随着工艺材料被激光退火束系统照射，工艺材料温度(℃)随时间(毫秒)的变化。
图6b示意了示例性热图，其描绘了根据本发明硅衬底的温度对通过图6a中表示的激光退火束照射的响应。
图7为如根据方程3所预测的在两个不同的沉积温度下晶圆弯曲随GaN膜厚度的变化的示例性图。
图8为示例性示意图，描绘了根据本发明用于在硅衬底上提供氮化镓器件层的材料层结构，其中在硅衬底与氮化镓器件层之间提供有释放层。
图9为示例性示意图，描绘了根据本发明的以垂直器件架构布置的氮化镓器件层。
图10为根据本发明的具有垂直架构的示例性GaN器件。
4.1项目编号列表
以下项目编号在整个本文中使用，另有明确指出除外。
5.具体实施方式
5.1示例性系统架构
根据本发明的一个方面，使用原子层沉积(ALD)来在与固态电子器件的制造有关的工艺中向平面和非平面硅衬底表面上沉积薄膜。根据本发明的一个方面，本文中描述的ALD沉积膜生长或膜沉积优选在80-400℃的反应温度下进行，其中将被涂布有沉积膜的衬底安置在反应室中并在膜沉积工艺过程中保持低于大气压，例如在1-500mTorr(毫托)的压力下。尽管希望限制ALD反应温度于80-400℃的优选范围，但可使用80-800℃的ALD反应温度而不偏离本发明。具体而言，反应温度指被沉积涂布的衬底的温度及沉积环境如反应室壁和衬底支承元件的温度。优选反应温度在给定的原子层沉积周期过程中保持恒定，所述周期包括向衬底上沉积第一材料如AlN的多个单层。然而，对于不同的原子层沉积周期，如在向同一衬底上沉积第二材料如GaN的多个单层时，可使用不同的反应温度。因此，所述沉积温度范围可适用于在单一不间断材料加工事件过程中用来向同一衬底上施加不同材料层的不同沉积温度。
另外，虽然本发明根据异质外延生长描述，但本文中与本发明的其它方面相结合描述的低温ALD工艺可用于同质外延材料层生长而不偏离本发明。因此，与常规异质外延生长相比且特别地与通过金属有机化学气相沉积(MOCVD)在900至1100℃下于单晶蓝宝石上的GaN和AlN膜生长相比，本发明的ALD沉积膜生长和特别地单晶硅上GaN和AlN膜的生长在较低的反应温度如80-800℃、并在优选的沉积工艺中还更低的温度如80-400℃下进行。因此，本发明的低反应温度避免高温膜生长的许多问题，如归因于热循环的器件层和衬底损坏、归因于热循环的晶圆弯曲以及不良的表面性质或形貌和表面膜组分向衬底材料中的扩散，所有这些已在现有技术出版物中报道为是成问题的。
根据本发明的再一个方面，膜层界面被专门选择以利用畴匹配外延(DME)。特别地，在一个实例实施方案中，在Si(111)衬底上生长AlN。该AlN层用作缓冲或成核层并通过低温ALD沉积工艺沉积。在此实例实施方案中，每第四个硅(220)面具有与每第五个氮化铝(21-1-0)面基本上匹配的晶格间距，这将在AlN沉积层中至少在AlN与Si的晶格间距匹配之处诱导具有所需晶格取向的晶体生长。其后，使用下文描述的系统和方法，AlN缓冲层利用表面温度的快速和局部增加至超过约900℃进行激光退火。激光退火步骤局部地且非常短暂地加热沉积层的每一部分至适于晶格结构再定向的温度，这往往使得AlN层大部分的晶体结构再定向来匹配所需的晶格取向。
根据又一个非限制性实例实施方案，通过一种或多种低温ALD沉积工艺，在AlN缓冲或成核层上面或者在一些情况下直接向硅衬底上施加AlxGa1-xN过渡层。特别地，AlxGa1-xN过渡层包含多个材料层，其中每一材料层具有不同的材料组成。过渡层的每一不同的材料层通过不同的低温ALD工艺施加。每一不同的材料层的组成从AlN或近乎AlN向GaN或近乎GaN过渡。如此，过渡层提供了材料组成从AlN到GaN的逐渐转变，其中每一不同的材料层具有不同的CTE和不同的晶格间距。其效果是每一不同材料层减小AlN缓冲或成核层与施加于过渡层上的GaN层之间的CTE和晶格间距失配。
在一个非限制性实例实施方案中，缓冲层包含AlN。过渡层包括四个不同的材料层，其每一个具有不同的材料组成。过渡层第一材料层具有Al0.9Ga0.1N的组成，其几乎全为AlN。过渡层第二材料层具有Al0.7Ga0.3N的组成。过渡层第三层具有Al0.4Ga0.6N的组成，而过渡层第四层具有Al0.1Ga0.9N的组成，其几乎全为GaN。在AlN缓冲层与过渡层的第一材料之间的界面处，两种不同材料之间的晶格间距失配和CTE失配小于AlN与GaN之间的晶格间距失配和CTE失配。对于过渡层的不同的材料界面及过渡层与施加于过渡层上的GaN层的材料界面中的每一者，情况也是这样。净效应是过渡层提供了在不同材料界面处较小的晶格间距失配和较小的CTE失配，这将支持单晶生长并降低因温度梯度所致的表面裂纹的可能性。
在上面描述的非限制性实例过渡层ALD沉积周期中，可在施加AlxGa1-xN过渡层的每一不同材料层后对其激光退火以再定向其晶体结构。或者，可完全施加整个AlxGa1-xN过渡层，然后对其激光退火以在单个激光退火步骤中再定向整个过渡层的晶体结构。
在又一个非限制性实例实施方案中，通过低温ALD沉积工艺在Si(111)衬底上生长AlN缓冲或成核层，其后通过第二低温ALD沉积工艺直接在AlN缓冲层上生长GaN器件层。在各种工艺实施方案中，AlN层可在施加GaN层之前原位激光退火，而GaN器件层可原位或异位激光退火。在任一情况下，原位激光退火步骤可在施加整个层厚度之后或在层厚度施加过程中每隔一定时间进行，例如在施加每一个单层的AlN或GaN之后、在施加每10个材料单层之后等。或者，可采用单个激光退火步骤同时对组合的AlN成核层和GaN器件层退火并且单个激光退火步骤异位进行。
根据本发明的又一个方面，在通过低温ALD沉积工艺沉积之后对沉积膜层激光退火。不受特定理论的束缚，据信激光退火步骤将再定向晶格结构。在本实例实施方案中，激光退火步骤包括从沉积温度如约400℃快速提高沉积层温度至退火温度如约1350℃，持续时间约800微秒。特别地，如通过X-射线衍射分析所确定的，通过激光退火沉积层加工的沉积膜往往更紧密地匹配单晶结构特性。在一个非限制性工艺实施方案中，可在已施加所有沉积层和最终的器件层之后进行一次单个激光退火步骤并且此单个激光退火步骤可原位或异位进行。在另一个非限制性工艺实施方案中，可进行多个激光退火步骤，例如，对相同材料组成的每一完全沉积层进行一次，例如在施加全层厚度之后或在施加相同材料组成的每一单层之后进行一次，或者在相同材料的沉积周期过程中定期进行，如每10个单层之后，在两种情况下这优选原位进行。特别地，激光退火步骤通过在衬底的沉积或涂布表面的整个区域上逐点或逐线扫描聚焦的激光束来局部地且非常短暂地加热沉积层的每一部分至适于晶格结构再定向的温度。在一个实例实施方案中，一个或多个沉积层被加热至高于1300℃约800微秒，而衬底保持在沉积温度如约400℃下。激光束具有140μm的宽度或直径，且激光波长在300-1000nm范围内。
更一般地，本发明涉及使用ALD膜沉积在低的反应温度如低于800℃、优选低于400℃下向基本上单晶硅衬底表面上生长包含III-V族和II-VI族化合物及具体地III族-N化合物的膜，并在其后以引起沉积膜的晶格结构改善的方式对膜层热退火达到改善的沉积膜晶格结构表现出更高单晶晶格结构(其通过X-射线衍射(XRD)分析所确定)特征性的晶格结构的程度。另外，本发明包括在彼此之上施加包含III-V族和II-VI族化合物及具体地III族-N化合物的多个不同的膜组合物，其中不同的膜组合物以减小邻接材料层之间的晶格失配和/或CTE失配的方式布置或以减小邻接材料层之间的晶格失配和/或CTE失配的顺序施加。另外，施加何种邻接材料层的选择采用畴匹配外延。特别地，在优选的实施方案中，邻接的材料以允许周期性的非相邻晶格间距匹配的方式进行匹配以引发单晶生长，其在每一个周期性的非相邻晶格间距匹配处诱导。另外，进行一个或多个激光退火步骤来再定向所施加的沉积层的晶格结构以更紧密地匹配单晶结构，如通过X-射线衍射(XRD)分析所确定。
5.2ALD器件和方法
现在看图2，其示意性地示出了一个非限制性的实例ALD系统(200)。ALD系统(200)包括ALD室(210)以在其中接收一个或多个衬底并在其中以引起薄膜材料层通过气体或气相沉积工艺向暴露的衬底表面上沉积的方式递送工艺气体。ALD室可包括一体化的或可拆卸的衬底支承表面(未示出)用于在气体或气相沉积周期过程中支承一个或多个衬底于其上。ALD室包括一个或多个手动或自动操作的衬底接触端口(未示出)，其可操作以手动地或通过自动化机构插入和取出衬底并且其在关闭以提供真空密封时是可密封的。在一个非限制性实例实施方案中，ALD室(210)配置为支承一个或多个100mm、200mm和/或300mm晶圆衬底，例如单晶硅晶圆，以便同时加工。这样的ALD室的一个实例描述于2012年6月19日授予Monsma等人的标题为“VAPOR DEPOSITION SYSTEMS AND METHODS(气相沉积系统和方法)”的一般指定美国专利号8202575中。在另一个非限制性实例实施方案中，ALD室(210)配置为支承一个或多个尺寸为GEN 1.0至GEN 4.5、例如至多920mm×730mm的矩形衬底如玻璃衬底以便同时加工。这样的ALD室的一个实例描述于2012年3月15日授予Becker等人的标题为“ALD SYSTEMS AND METHOD(ALD系统和方法)”的一般指定美国专利申请公开号20120064245中和2010年9月30日授予Coutu等人的标题为“REACTION CHAMBER WITHREMOVABLE LINER(具有可移除衬里的反应室)”的一般指定美国专利申请公开号20100247763中及此外2012年6月1日授予Becker等人的标题为“SYSTEM AND METHOD FORTHIN FILM DEPOSITION(用于薄膜沉积的系统和方法)”的一般指定美国专利申请公开号2010-166955中；所有这三者均全文以引用方式并入本文。
在气体或气相沉积工艺过程中，优选使ALD室保持在反应温度和压力下。相应地，提供加热器和热传感器模块(270)以在电子控制器(266)的控制和监视下加热并保持ALD室于所需的反应温度，电子控制器(266)电接合加热器和热传感器模块(270)。另外，提供真空系统(280)来抽空ALD室(210)以除去潜在的污染物如湿气并保持期望的反应压力，所述压力优选在1-500mtorr(毫托)范围内。真空系统(280)通过连接到真空泵(280)的排气管线(260)自ALD室(210)除去废气，真空泵(280)优选连续地操作并由电子控制器(266)控制和监视。排气管线包括压力传感器模块(278)、阱或过滤器模块(276)和真空阀(262)，其各由电子控制器(266)控制和/或监视。传感器模块探测排气管线(260)中或ALD室(210)中的气体压力并向电子控制器(266)发送压力信号。阱模块(276)沿排气管线(260)布置以接收通过其中的废气并起到从离开ALD室(210)的废气流除去未反应的前体气体和在一些情况下反应副产物的作用。优选通过局部阱加热器(未示出)将阱模块加热到或接近于反应室内保持的反应温度，并且其温度可由与电子控制器(266)通讯的热传感器(未示出)主动探测。或者，阱模块(276)的充分加热可由从ALD室(210)或流经阱模块的工艺气体传递的热能提供。真空阀(262)由电子控制器(266)可操作地控制以根据需要打开和关闭，并可关闭以延长工艺气体暴露于衬底的时间。
将包含至少两种不同前体的工艺气体贮存在单独的贮气筒(如240a、240b、240c、240d)中。前体气体通过调节单个脉冲阀(222a、222b、222c、222d)单独地进给到ALD室(210)。在一个非限制性实施方案中，在每一贮气筒与ALD室之间设置了脉冲阀。脉冲阀由电子控制器(266)激活从而以确保不同前体气体不在气体输入管线中或ALD室(270)中混合的方式向ALD室中递送特定前体材料的单一脉冲。可提供与电子控制模块(226)通讯的工艺气体加热器和热传感器(未示出)来加热和保持工艺气体于适于与衬底的暴露表面进行ALD反应的所需温度下。电子控制器(266)编程为根据需要操作脉冲阀以在每次脉冲阀开动时向ALD室中喷射测量体积的前体气体(脉冲)。气体脉冲可由惰性载气如惰性气体或氮气携带入ALD室中，惰性载气从载气源(230)供应并由递送导管(234)和(236a-236d)递送到各脉冲阀。在其它非限制性实施方案中，前体可包含液体或固体前体材料并可在液体或固体前体供给容器与脉冲阀之间提供气体鼓泡器等(未示出)以自液体或固体前体材料提取气体或蒸气并提高低蒸气压前体材料的蒸气压。相应地，一些贮气筒(240a、240b、240c、240d)可根据需要交替地包括液体或固体前体容器。
电子控制器(266)包括储存在存储器中的操作软件和程序以及数字数据处理器，其总体配置为自动运行一个或多个由操作人员或由更高水平的工艺控制系统启动的ALD涂布工艺周期。另外，电子控制器根据需要监视并控制各个子模块以根据使用者选择的材料沉积菜单保持反应温度和压力并递送工艺气体脉冲。另外，ALD室(210)可包括一个或多个与监视涂布工艺相关和例如与测量沉积层和/或如可能合适的工艺气体的物理性质相关的传感器(270)。
根据本发明的一个非限制性实施方案，使用ALD系统(200)来向硅衬底和优选地形成有为沉积器件层材料而暴露的Si(111)原子面的硅衬底上沉积一种或多种III-V族化合物(例如，包括硼、铝、镓、铟和铊)和/或一种或多种II-VI族化合物(例如，包括镉和锌)及具体地III族-N化合物(包括GaN、AlN和InN)。更具体而言，使用低于MOCVD中所用的反应温度并且低于通常与异质外延生长相关的反应温度的ALD反应温度向Si(111)原子面施加ALD涂层。特别地，本发明使用低于约800℃的ALD反应温度、优选使用80-400℃的ALD反应温度向基本上单晶硅晶圆上顺序施加III-V族、II-VI族和优选地III族-N化合物的单层。
在本发明的一个更特定的非限制性实施方案中，使用ALD系统(200)通过ALD工序来向硅衬底的暴露表面和优选Si(111)原子面上沉积包含氮化铝(AlN)单层的第一材料层。这样的ALD工序在2013年7月2日提交的标题为“DEPOSITION AND PROCESSING METHODS FORGROWING GALLIUM NITRUDE AND ALUMINUM NITRIDE ON SILICON(在硅上生长氮化镓和氮化铝的沉积和加工方法)”的一般指定相关美国临时申请序列号61/842,207中有公开。ALD工序包括使第一前体与暴露的衬底表面反应，其中第一前体为三甲基铝(TMA)、TDMAA或任何其它金属-有机Al前体或卤化Al前体。然后第一前体从反应室吹扫并使第二前体与暴露的衬底表面反应，且第二前体为氨(NH3)或(N2H2)、N2、N2-H2比率混合物、单原子氮或单原子氢、或单原子氮与单原子氢的任意组合、或任何其它含氮或氢的共反应物。在第二反应完成后，第二前体从反应室吹扫并形成第一氮化铝(AlN)单层。
另外，可使用等离子体增强原子层沉积(PEALD)工艺向硅上生长氮化铝AlN单层。在一个优选的工艺实施方案中，利用上文描述的两个反应顺次施加另外的单个氮化铝AlN单层，每一个需要单一的涂布周期，并重复涂布周期直至获得所期望的综合AlN单层厚度，此厚度可介于约10和之间，其中每单个单层具有约0.5至的厚度。一种合适的实例PEALD装置在2010年7月22日授予Becker等人的标题为“PLASMA ATOMIC LAYERDEPOSITION SYSTEM AND METHOD(等离子体原子层沉积系统和方法)”的一般指定美国专利申请公开号201000183825中有公开，此专利申请以引用方式并入本文。
虽然上文描述的AlN层可通过ALD气体沉积工艺容易地施加到硅衬底上，但反应温度远低于通常与异质外延膜生长相关的反应温度。相应地，本发明的AlN材料层不预期具有基本上单晶取向或单晶结构并因此不预期其适合作为器件质量层，因为虽然该层的X-射线衍射分析可能显示出一些期望的均匀单晶晶格生长，即特征在于显著的相同晶格取向，但由于低的反应温度而预计存在其它非期望的晶格取向和与单层的多晶和非晶区有关的噪音。
更一般地，ALD系统(200)可运行以加工1个或多个小衬底的批次，例如其中每一个衬底具有100-300mm的直径，以及一个或多个大衬底的批次，例如硅化合物，如尺寸达1.2平方米的玻璃衬底。ALD沉积工艺在保持于真空压力下的真空室中用衬底来进行，具有亚秒单层周期时间。通常，ALD工艺为自限制反应，使得一旦每一表面分子与前体分子反应，反应即停止。结果，系统(200)提供精密的层厚度控制而不必实际测量层厚度，并且通过以无人值守的批量周期重复约2-1000个单层施加来运行以同时加工衬底批次。另外，可得到适于在硅上或在非硅衬底上或向先前施加的包含III-V族、II-VI族和III族-N材料与其它III-V族、II-VI族和III族-N材料组合或与硅或非硅衬底上或先前施加的单层上的其它材料如ZnOS(ZnO与ZnS的组合)组合的非硅单层上沉积III-V族、II-VI族和III族-N材料的元素单层的ALD前体材料。
5.3畴匹配外延(DME)和成核层
根据本发明的又一个方面，以倾向于在新施加的沉积层中诱导单晶生长的方式将特定的沉积层材料与衬底和/或与先前施加的沉积层匹配，尽管层沉积的反应温度远低于通常与适于诱导异质外延生长的温度相关的温度。更具体而言，利用畴匹配外延来匹配材料层，这通过选择其中在主晶格面的整数倍处出现匹配的畴或主晶格面的材料组合而允许薄膜在具有大的晶格失配的衬底上外延生长。
在根据本发明的一个具体的非限制性实例实施方案中，向具有暴露的Si(111)晶格面的基本上单晶硅衬底上沉积AlN缓冲或成核层。AlN沉积通过ALD沉积工艺进行，反应温度低于400℃。在此实例实施方案中，畴匹配外延要求每第四个硅(220)面具有与每第五个氮化铝(21-1-0)面基本上匹配的晶格间距并且在其中晶格间距基本上匹配的每个点处诱导单晶生长。换句话说，当材料层组合可甚至在有限数量的晶格点处提供小的晶格间距失配时，在小晶格间距失配的点处单晶成核的可能性增大，并且一旦成核，进一步的单晶生长的可能性增大。
在AlN/Si界面的具体实例中，由于每第四个硅(220)面与每第五个氮化铝(21-1-0)面匹配，故该匹配被称为4/5匹配。在根据本发明的另一个非限制性实例实施方案中，由于TiN/Si界面的3/4匹配，采用ALD来在硅上施加氮化钛成核层。在本发明的进一步非限制性实施方案中，DME可用于匹配具有器件层的成核层，而不具有在衬底与成核层之间DME匹配。在一个具体的非限制性实施方案中，通过低温ALD沉积工艺向Si(111)衬底上沉积氧化钇(Y2O3)成核层并在氧化钇层上施加氧化锌(ZnO2)层。在ZnO2/Y2O3界面的具体实例中，匹配为7/6匹配，因为每第七个氧化锌(112-0)面具有与每第六个氧化钇(44-0)面匹配的晶格间距。
根据本发明的其它方面，采用低的反应温度(80-400℃)来使不同材料之间的CTE失配所诱导的热应力最小化。另外，以特定的顺序施加沉积膜层并且用特定的材料组成来形成层以使不同材料或晶体结构界面处CTE失配的通常有害的效应最小化。
参见图3，在本发明的一个非限制性实例实施方案中，使用多单层ALD沉积工艺在ALD室(210)中向基本上单晶硅晶圆衬底(630)的Si(111)原子面上沉积包含AlN(620)的成核或边界层。在本实例中，各AlN单层通过使第一前体三甲基铝(TMA)与Si衬底的暴露表面反应来施加。或者，第一前体可包含TDMAA或任何其它金属-有机Al前体或卤化Al前体。然后第一前体从反应室吹扫并使第二前体与暴露的衬底表面反应。第二前体为氨(NH3)、(N2H2)、N2、N2-H2比率混合物、单原子氮、或单原子氢、或单原子氮与单原子氢的任意组合、或任何其它含氮或氢的共反应物。在第二反应完成后，第二前体从反应室吹扫，并形成第一氮化铝(AlN)单层。或者，可使用PEALD工艺向硅上生长氮化铝AlN单层。在一个非限制性实施方案中，边界层的厚度介于10和1000nm之间。
如上所述，AlN成核层与硅畴匹配，使得每一材料的晶格面的整数倍在整个材料界面边界上相称。特别地，沉积在Si(111)衬底 上的AlN成核层具有5-4整数匹配。结果，错配位错的规则阵列在AlN中的第一单层内成核。错配位错在每第五个晶格面处发生以适应晶格失配，并且整数畴的配准提供必要的应变释放以在AlN层中引发单晶生长。图4中示出了Si衬底与AlN成核层之间的界面边界的实例显微照片，其包括右下角的衍射图案图像，该图像表明AlN层呈现出单晶取向的特征。
参见图4，Si(111)衬底(其中原子间距为)与AlN成核层(其中原子间距为)之间的边界的实例截面表明AlN(2110)面(520)与Si(220)面(530)匹配，具有在每第五个面处出现错配位错(540)的规则阵列。更重要的是，尽管在AlN(2110)与Si(111)之间有接近19％的晶格失配，但在错配位错(540)处的失配要小得多并且足够小以局部诱导AlN成核层的单晶生长。更重要的是，显微照片显示层界面上基本无缺陷的AlN结晶，并且这得到右下角示出的X-射线衍射图像的证实。
现在参见图9，根据本发明的一个非限制性实例器件结构(900)包含硅衬底(905)，具有使用低于400℃的反应温度在Si衬底的Si(111)面上沉积的AlN成核层(910)。器件(900)还包含使用低于400℃的反应温度向AlN成核层(910)上沉积的GaN器件层(915)。在本实例中，AlN层厚度在10-1000nm范围内而器件层厚度在100-3000nm范围内。
参见图3，根据本发明的另一非限制性实例器件结构(600)包含硅衬底(630)，具有使用低于400℃的反应温度在Si衬底的Si(111)面上沉积的AlN成核层(620)。使用低于400℃的反应温度在成核层(620)与GaN器件层(610)之间向成核层(620)上沉积过渡层(615)，并向过渡层(615)上沉积包含GaN的器件层(610)。
过渡层(615)包含至少一个层，所述层包含通过ALD沉积方法使用低于400℃的反应温度沉积于AlN成核层中的AlxGa1-xN化合物。特别地，所述至少一个过渡层包含具有至少一种比成核层(620)更适于诱导GaN层的异质外延生长的性质的材料。更具体而言，成核层的材料组成选择为减小成核材料(AlN)与器件材料(GaN)之间的CTE失配或晶格间距失配或这二者。在另一个非限制性实例实施方案中，过渡层(615)包含多个不同的材料层，每一个包含不同的AlxGa1-xN组成，其中所述组成从几乎全为AlN向几乎全为GaN连续地变化，使得最上面的过渡层材料为GaN层(610)的异质外延生长提供最适合的模板。
5.4激光退火
现在参见图5，其示出了结合了ALD反应室的非限制性实例激光退火系统(300)的示意图。此激光退火系统包括与热卡盘或衬底支承(364)接合的线性或旋转运动台(362)。衬底支承驻留在上述ALD室(210)内。旋转运动台(362)可驻留在ALD反应室之内或之外，只要该台能够相对于固定的激光退火束移动衬底即可。更一般地，可使用在激光退火束与衬底之间提供相对运动的任何装置而不偏离本发明。衬底支承(364)和涂布的衬底(366)被安置在ALD室内并可响应于运动台(362)的运动而同时移动。或者，将运动台(362)设置在衬底支承(364)与衬底(366)之间，使得仅衬底通过运动台(364)而移动。运动台由电子控制器(302)控制，在激光退火操作过程中，电子控制器(302)控制所述台(362)及其它系统的运动。
在一个非限制性实例实施方案中，随着衬底相对于激光束移动，静止激光束(324)被引导至衬底(366)上。在其它实施方案中，衬底是静止的而激光束在衬底表面上扫描。激光退火束可为聚焦的线或线性束或聚焦的圆形束。线性激光束(324)由包括激光器(310)、远程光学器件(320)、FAB级光学器件(322)、激光辐照传感器(330)和与电子控制器(302)通讯的各种控制元件的系统产生。
在一个实例实施方案中，光学系统沿衬底涂布表面的线性轴精确地聚焦线性激光束(324)。另外，光学系统在线性激光束的长度上提供基本上均匀的照射强度以均匀地加热衬底表面。特别地，线性激光束(324)的线性长度显著超过衬底(366)的一个线性维度，使得衬底与线性激光束之间的相对运动照射衬底(366)的整个区域。
在另一个实例实施方案中，光学系统精确地聚焦线性激光束(324)于被引导到衬底涂布表面上的点源(例如，具有圆形高斯能量分布)。在此实例中，光学系统包括能够一轴或两轴光栅扫描的光栅扫描系统以在衬底的整个区域上扫描激光束。在一个实施方案中，在运动台沿垂直线性轴移动衬底的同时，单轴光栅扫描器在衬底的一个线性轴上扫描点激光束。在任何情况下，衬底与点源激光束之间的相对运动照射衬底(366)的整个区域。
在一个非限制性实例实施方案中，激光器(310)为具有易于被硅吸收的波长如300-1000nm的激光辐照输出的连续波CW激光器，并且在一个实例实施方案中，激光器(310)包括200瓦绿光光纤激光器(green fiber laser)。可使用其它激光器，包括非CW激光器和非光纤激光器，而不偏离本发明。
激光束由各种子系统控制以通过加热表面至退火温度来对衬底涂布表面退火。特别地，使用激光辐照来热激发一个或多个涂布层以激活涂布层中的局部原子弛豫。不受特定理论的束缚，申请人认为由引导到涂布层上的激光辐照产生的热能加热涂布层至足够高的温度以允许涂布层的原子重排为更适合的晶格结构，此晶格结构与通常通过高温异质外延生长获得的如可以在通过常规MOCVD工艺施加异质外延涂布层时产生的晶格结构基本上匹配。然而，与其中整个衬底和涂布层被同时加热并一起冷却的常规MOCVD工艺不同，本发明从激光束提供了仅局部化的加热，其迅速地三维耗散，而不会随不同材料在热循环过程中以不同速率膨胀和收缩而在不同材料之间诱导局部化的热应力。此外，本领域技术人员将理解，本发明的相同原理也可适用于低的反应温度下的同质外延生长。
本发明包括上述激光退火系统来对施加于衬底上和/或施加于其它沉积层上的材料层退火以实现材料层的基本上外延的晶格生长。退火温度介于约1200和1500℃之间。退火温度的持续时间或停留时间(例如，激光脉冲半高宽持续时间)介于约400和2000μs之间。激光能为在沉积表面处具有约140μm的聚焦线宽的聚焦线性束。该线性束具有超过被扫描的最大衬底的最大维度的纵向长度。激光能的波长优选易于被硅吸收，其包括300至1000nm的波长范围。优选的激光波长为具有中心于约515和580nm之间的窄光谱输出的绿光。在一个实例实施方案中，激光器(310)包括铒镱光纤激光器，其具有中心于532nm的窄谱带输出及介于50和500瓦特之间、优选200瓦特的连续波(CW)输出功率。或者，激光器(310)可包括具有中心于532nm的窄谱带输出的钕钇铝石榴石(Nd YAG)激光器。
激光束由各种子系统控制以通过迅速加热衬底涂布表面至退火温度来对衬底涂布表面退火。特别地，激光辐照热激发衬底涂布表面，和特别地施加于涂布表面上的沉积层以激活涂布层的晶体结构中的局部原子弛豫。不受特定理论的束缚，申请人认为由引导到沉积层上的激光辐照产生的热能加热沉积层至足够高的温度以允许沉积材料的原子重排为更适合的晶格结构，此晶格结构与通常通过高温异质外延生长获得的如可以在通过常规MOCVD工艺于高于900℃的温度下施加异质外延涂布层时产生的晶格结构基本上匹配。
参见图6a，其绘制了如通过光学温度传感装置所测定的通过上述激光退火束照射的涂布表面的温度(℃)对时间(毫秒)的图。在所绘制的实例中，激光束辐照与涂布表面接触的停留时间为800微秒，束宽度为140μm，并且初始晶圆或衬底温度大约等于ALD反应温度，其在本实例中为400℃。本图揭示，当停留时间为大约0.8ms且束宽度为大约140um宽线聚焦时，激光照射区的温度达到约1350℃的尖峰(414)并然后在十毫秒内冷却回到低于600℃(416)。
如上文所讨论，可将激光退火步骤集成到生长过程中的任何地方；例如，在形成成核层的过程中或之后，在生长GaN层的过程中或之后，或作为整个膜结构的单一后退火。另外，激光退火步骤可如图5中所示原位进行，或者激光退火步骤可在单独的激光退火系统中异位进行，或者可为原位和异位激光退火步骤的组合。
再次参见图5，原位激光退火系统(300)还包括光学检测器(352)和任选地设置的相关成像光学器件(350)以监视来自涂布表面的热发射并处理光谱发射谱以确定随着涂布表面被激光退火时的涂布表面处的温度。或者，光学检测器(352)可用于校准激光退火系统并然后移除。任选地设置与电子控制器(302)电通讯的照相机系统(340)来监视衬底退火，并且照相机系统(340)可用来在退火步骤过程中测定峰面。另外，电子控制器(302)可编程为具有不同的退火方案，其可根据初始衬底温度和涂布材料来改变停留时间以升高或降低峰值退火温度(414)和/或另外地改变温度曲线的形状。
现在参加图6b，热图(660)显示了受激光束(680)照射的衬底(675)的温度，其中衬底与激光束之间的相对速度为v。较深的阴影与较高的温度相关，此热图证明热能将从光束撞击点迅速耗散到衬底中而不显著加热整个衬底厚度。图(660)清楚地证明，仅最接近涂布表面的小区域达到退火温度而衬底厚度的大部分的温度基本上不受激光退火束的影响。
5.5热应力分析
本发明的关键优点之一在于其控制生长表面处的热力学而不加热整个衬底的独特能力。激光尖峰退火工艺可局部地升高表面温度至非常高的值以激活外延生长模式而不加热整个衬底。然而，由于周围的膜和衬底保持在低温下，故存在较小的残余热应力，因为热能迅速耗散到衬底和涂布层的较冷区域。
特别地，基于方程1-3比较通过上述激光退火和现有技术MOCVD生长的膜的相对应力。如下面列出的结果所示，本发明允许GaN器件层在硅衬底上生长而与本领域中已知的相比具有较低的残余应力和同时较厚的GaN膜。
方程1估算在Si衬底上生长的GaN膜的残余热应力σ。忽略成核层，写作：
这里，Δα＝2.22×10-6K-1为GaN与Si之间热膨胀系数的差，TDEP为沉积温度，TRT＝25℃为室温，EGaN＝200GPa为杨氏模量，和VGaN＝0.24为泊松比。
使用方程1，预测对于250℃的ALD反应温度的热应力值σ＝130MPa相对于1050℃的MOCVD反应温度的热应力值σ＝600MPa，其大致随反应温度缩放，其中使用250℃的反应温度提供小约4.5倍的残余应力。
此应力导致Si晶圆弯曲，曲率半径由方程2给出，
在此式中，MSi＝229为Si晶圆的双轴模量，hSi＝725um为标准的200-mm直径晶圆的厚度，和hGaN为GaN膜的厚度。对于大的曲率半径，直径为D的晶圆的弯曲度B由方程3给出，
图7中，针对两个沉积温度绘制了随GaN厚度变化的200mm晶圆的弯曲。晶圆变形因GaN中的热应力而产生。200mm Si晶圆的最大允许弯曲(710)的工业规范为100um。此规范为在集成到大批量生产中的自动化晶圆处理系统中使用晶圆需要的。参见图7，我们发现，对于250℃的沉积(720)，产生此晶圆弯曲量的GaN膜厚度为3.0um，而对于1050℃的沉积(730)为0.6um。呈现此信息的另一方式为如下：在Si晶圆上通过上述ALD沉积工艺于250℃下沉积的3um膜将弯曲100um，而使用MOCVD向Si晶圆上沉积的相同膜将弯曲500um。如所预期的那样，为生长较厚的GaN衬底，优选的是较低温度的沉积工艺。
这不包括对于MOCVD沉积常规沉积到膜中的应力补偿层的影响。因此，根据本发明的一个优点，不需要应力补偿层。
5.6自用于垂直器件的Si衬底释放GaN
现在转向图8和10，本发明的进一步实施方案的图示包括释放层组件(800)，其包含GaN器件层(810)和设置于相对的AlN成核层(820)与(822)之间的氮化硼(BN)释放层(850)。特别地，提供释放层(850)以从Si(111)衬底释放上层(822)、(815)和(810)以便可制造GaN器件层用于具有垂直架构的高电压器件中。在一个非限制性实例实施方案中，根据本发明的垂直器件架构(1000)包含具有超过约3μm的层厚度T的GaN器件层(1005)以提供超过约1000伏特的击穿电压。在器件层的顶表面处将器件连接到玻璃衬底(1010)等。衬底(1010)不为GaN器件层在其上生长的衬底。源极(1015)和栅极(1020)与活性层(未示出)电接合，例如通过穿过玻璃衬底(1010)的激光通道。在GaN衬底的底表面上设置漏极(1025)以与活性器件(未示出)电接合。
为制造较厚的GaN器件层(1005)用于高电压垂直器件(1000)，期望的是从生长于其上的Si衬底释放GaN膜。常规的技术包括连接GaN器件层(810)到载体层并以化学方式或机械方式蚀刻掉背面Si晶圆。
根据本发明，向包含如上所述沉积的AlN的下部成核层(820)上沉积氮化硼(BN)释放层(850)。特别地，BN释放层(850)具有六方相晶格结构，其中沿c-轴的键合是弱的范德华力类型的(与石墨相似)。这使得易于以机械方式切割h-BN释放层(850)。释放层(850)被整合到结构(800)中而不削弱GaN外延生长的质量。特别地，DME使h-BN释放层在BN/AlN界面(847)处与AlN成核层相容以适应AlN成核层(820)和(822)之间的晶格失配。AlN和BN几乎不混溶，故它们形成原子级明确界面。h-BN的晶格间距为因此，存在三个具有大的晶格失配的界面：Si-AlN界面(845)、AlN-BN界面(847)和BN-AlN界面(849)。然而，BN-AlN失配具有4-5的几乎完美的整数比，就像AlN-Si的情况一样，并且在界面(847)和(849)中的每一者处的DEM匹配支持每一界面处单晶生长的引发。
本发明的沉积方法包括使用与DEM匹配材料层组合的ALD沉积技术和一个或多个激光退火周期来在Si(111)衬底(830)上生长薄的晶体AlN成核层(820)，然后向AlN成核层(820)上生长薄的晶体h-BN释放层(850)。然后向释放层(850)上生长第二薄晶体AlN成核层(822)，随后在AlN成核层(822)上生长AlxGa1-xN过渡层，并然后向过渡层(815)上生长GaN器件层(810)。特别地，使顶部GaN层生长至适于垂直架构应用的厚度，如约2-10μm的厚度。
在适宜地图案化后，将顶部GaN器件层(811)粘结到载体(例如，图10中示出的(1010))并通过切割BN释放层(850)来释放Si衬底(830)。其后，蚀刻掉残余的AlN层(822)并在过渡层(815)上形成电接触(例如，图10中示出的(1025))以制造垂直器件。
本领域技术人员还应认识，虽然上文已从优选实施方案的方面描述本发明，但本发明不限于此。上述的本发明的各种特征和方面可单独地或联合地使用。此外，虽然已就其在特定环境中并且针对特定应用(例如，为在硅衬底上异质外延生长GaN器件层)的实施的情况描述了本发明，但本领域技术人员应认识，其有用性不限于此，并且本发明可有利地用在其中需要使用低温ALD沉积工艺在硅衬底上以异质外延或同质外延生长来生长低温膜层以形成各种器件层而避免高反应温度的有害效应的任何数量的环境和实施中。相应地，下面给出的权利要求应基于如本文公开的本发明的完全广度和精神来理解。

Claims (26)

1.一种用于向硅衬底涂布表面上形成GaN器件层的方法，所述方法包括：
支承所述硅(Si)衬底于原子层沉积(ALD)室内；
使用第一ALD方法向所述硅衬底涂布表面上施加氮化铝(AlN)成核层；
使用第二ALD方法在所述AlN成核层上施加过渡层；
使用第三ALD方法在所述过渡层上施加GaN器件层；
其中对于所述第一、所述第二和所述第三ALD方法中的每一者的ALD反应温度介于80℃和800℃之间；以及
加热所述AlN成核层、所述过渡层和所述GaN器件层中的任何一者的每一部分至高于900℃的退火温度少于20毫秒。
2.根据权利要求1所述的方法，其中对于所述第一、所述第二和所述第三ALD方法中的每一者的所述ALD反应温度介于80℃和400℃之间。
3.根据权利要求2所述的方法，其中对于所述第一、所述第二和所述第三ALD方法中的每一者的所述ALD反应温度处于相同温度。
4.根据权利要求1所述的方法，其中施加所述过渡层的步骤包括施加多个不同的材料层，其中所述多个不同的材料层中的每一者包含AlxGa1-xN化合物并且其中所述多种不同的AlxGa1-xN化合物中的每一者通过不同的ALD方法施加。
5.根据权利要求4所述的方法，其中所述第一、所述第二和所述第三ALD方法中的每一者及使用的所述不同的ALD方法中的每一者在相同的ALD反应温度下进行。
6.一种用于向硅衬底涂布表面上形成GaN器件层的方法，所述方法包括：
支承所述硅(Si)衬底于原子层沉积(ALD)室内；
使用第一ALD方法向所述硅衬底涂布表面上施加氮化铝(AlN)成核层；
使用第二ALD方法在所述AlN成核层上施加过渡层；
使用第三ALD方法在所述过渡层上施加GaN器件层；
其中对于所述第一、所述第二和所述第三ALD方法中的每一者的ALD反应温度介于80℃和400℃之间；
其中在所述过渡层上施加所述GaN器件层的步骤产生材料界面；
其中在所述材料界面处存在热膨胀系数(CTE)失配和晶格间距失配；
其中在所述材料界面处所述热膨胀系数(CTE)失配和所述晶格间距失配中的至少之一小于如果所述GaN器件层直接施加到所述硅衬底涂布表面上的情况。
7.根据权利要求1所述的方法，其中在加热所述AlN成核层、所述过渡层和所述GaN器件层中的任何一者的一部分至高于900℃的退火温度后，所述部分冷却至低于900℃的温度并且所述加热和冷却周期的持续时间介于300μs和2000μs之间。
8.根据权利要求7所述的方法，其中所述施加过渡层的步骤包括施加多个各包含不同的AlxGa1-xN化合物的不同材料层，其中所述多种不同的AlxGa1-xN化合物中的每一者通过不同的ALD方法施加，其中所述加热步骤包括：
进行单个第一加热步骤来对所述AlN成核层的整个厚度热退火；
进行多个第二加热步骤，其各自对所述过渡层的所述多个不同的材料层中的每一者的整个厚度热退火；
进行第三加热步骤来对所述GaN器件层的整个厚度热退火。
9.根据权利要求7所述的方法：
-其中所述施加过渡层的步骤包括施加多个各包含不同的AlxGa1-xN化合物的不同材料层，其中所述多种不同的AlxGa1-xN化合物中的每一者通过不同的ALD方法施加；
-其中所述第一ALD方法、所述多个不同的ALD方法和所述第三ALD方法中的每一者包括进行多个顺序的自限制原子层沉积周期，每个自限制原子层沉积周期向先前施加的单层上的涂布表面上沉积单个材料单层；
-其中加热步骤在每一个自限制原子层沉积周期完成之后进行。
10.根据权利要求7所述的方法：
其中所述施加过渡层的步骤包括施加多个不同的材料层，所述多个不同的材料层中的每一者包含施加的AlxGa1-xN化合物，其中所述多种不同的AlxGa1-xN化合物中的每一者通过不同的ALD方法施加；
其中所述第一ALD方法、所述多个不同的ALD方法和所述第三ALD方法中的每一者包括进行多个顺序的单个自限制原子层沉积周期，每一自限制原子层沉积周期在整个涂布表面上沉积单个材料单层；
其中所述加热步骤在每次完成选定的整数个所述顺序自限制原子层沉积周期后进行。
11.根据权利要求1所述的方法，其中加热所述AlN成核层、所述过渡层和所述GaN器件层中的任何一者的各步骤包括在整个涂布表面上扫描聚焦激光束。
12.根据权利要求11所述的方法，所述方法还包括生成具有光谱输出的所述聚焦激光束，所述光谱输出包括容易被所述硅衬底吸收的一个或多个波长。
13.根据权利要求12所述的方法，所述方法还包括生成具有窄光谱输出的所述聚焦激光束，所述窄光谱输出具有介于515nm和580nm之间的中心波长。
14.根据权利要求11所述的方法，所述方法还包括进行加热所述AlN成核层、所述过渡层和所述GaN器件层中的任何一者的各步骤，同时所述硅衬底被支承在所述原子层沉积(ALD)室内并且同时所述原子层沉积室被保持在1-500毫托范围的内部压力下。
15.根据权利要求11所述的方法，所述方法还包括在所述原子层沉积(ALD)室外进行加热所述AlN成核层、所述过渡层和所述GaN器件层中的任何一者的至少一个步骤。
16.根据权利要求13所述的方法，所述方法还包括加热所述AlN成核层、所述过渡层和所述GaN器件层中的每一者的每一部分至高于900℃的退火温度少于20毫秒，其中所述加热通过单个加热步骤进行，同时满足以下中之一：
所述硅衬底被支承在所述原子层沉积室内并且同时所述原子层沉积室被保持在1-500毫托范围的内部压力下；和
所述硅衬底被布置在所述原子层沉积室的外部。
17.一种固态元件，所述固态元件包含：
硅衬底，所述硅衬底形成为具有适于在其上接收材料沉积层的涂布表面；
施加在所述涂布表面上的第一材料沉积层；
施加在所述第一沉积层上的第二材料沉积层；
其中所述第一材料沉积层包含通过第一ALD方法施加的第一材料组合物以及所述第二材料沉积层包含通过第二ALD方法施加的第二材料组合物并且其中所述第一材料组合物不同于所述第二材料组合物；
其中所述第一和所述第二ALD方法中的每一者在低于800℃的反应温度下进行并且所述沉积层中的每一者形成为具有晶格结构；
其中所述第一和第二沉积层中的至少之一的所述晶格结构通过加热所述晶格的每一部分至高于900℃的退火温度少于20毫秒来改变。
18.根据权利要求17所述的固态元件，其中所述第一材料沉积层的单晶晶格间距与所述硅衬底的单晶晶格间距在至少一个主晶格面的整数倍处匹配。
19.根据权利要求18所述的固态元件，其中所述第二材料沉积层的单晶晶格间距与所述第一材料沉积层的单晶晶格间距在至少一个主晶格面的整数倍处匹配。
20.根据权利要求17所述的固态元件，其中所述第一材料沉积层和所述第二材料沉积层中的至少之一的组成包含III-V族、II-VI族和III族-N材料中的任何之一。
21.根据权利要求20所述的固态元件，其中所述第二材料沉积层包含SiC、GaN和金刚石中的任何一种。
22.根据权利要求19所述的固态元件，其中所述第一材料沉积层包含AlN而所述第二材料沉积层包含GaN。
23.根据权利要求19所述的固态元件，其中所述第一材料沉积层包含Y2O3且所述第二材料沉积层包含ZnO2。
24.根据权利要求17所述的固态元件，所述固态元件还包含：
施加于所述第一材料沉积层与所述第二材料沉积层之间的过渡材料沉积层；
其中所述过渡材料沉积层包含多个不同的材料层，所述多个不同的材料层各具有不同的材料层组成并各通过不同的ALD工艺形成；
其中所述多个不同的材料层中的每一者的材料组成选择为减小由所述第二材料沉积层和所述过渡材料沉积层形成的材料界面处的CTE失配和晶格间距失配中之一。
25.根据权利要求24所述的固态元件，其中所述第一材料沉积层包含AlN，所述第二材料沉积层包含GaN并且所述过渡材料沉积层的所述多个不同的材料层中每一者包含AlxGa1-xN化合物。
26.根据权利要求17所述的固态元件，其中所述第一材料沉积层包含AlN而所述第二材料沉积层包含GaN，所述固态元件还包含：
施加在第一AlN沉积层上的氮化硼(BN)释放层，其中所述BN释放层通过ALD工艺在低于800℃的反应温度下形成；
施加在所述氮化硼(BN)释放层上的第二AlN层，其中所述第二AlN层通过ALD工艺在低于800℃的反应温度下形成；
其中形成在所述第二AlN沉积层上的所述GaN层具有至少2.5μm的层厚度和100伏特的最小击穿电压。
CN201480052408.1A 2013-09-23 2014-09-17 在硅衬底上形成器件质量的氮化镓层的方法和装置 Expired - Fee Related CN105579613B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201361881369P 2013-09-23 2013-09-23
US61/881,369 2013-09-23
PCT/US2014/056172 WO2015042199A1 (en) 2013-09-23 2014-09-17 Method and apparatus for forming device quality gallium nitride layers on silicon substrates

Publications (2)

Publication Number Publication Date
CN105579613A CN105579613A (zh) 2016-05-11
CN105579613B true CN105579613B (zh) 2018-06-05

Family

ID=52689362

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480052408.1A Expired - Fee Related CN105579613B (zh) 2013-09-23 2014-09-17 在硅衬底上形成器件质量的氮化镓层的方法和装置

Country Status (8)

Country Link
US (2) US9960036B2 (zh)
JP (1) JP6419194B2 (zh)
KR (1) KR101767020B1 (zh)
CN (1) CN105579613B (zh)
DE (1) DE112014004343B4 (zh)
SG (1) SG11201601129VA (zh)
TW (1) TWI575602B (zh)
WO (1) WO2015042199A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130026480A1 (en) * 2011-07-25 2013-01-31 Bridgelux, Inc. Nucleation of Aluminum Nitride on a Silicon Substrate Using an Ammonia Preflow
JP6419194B2 (ja) * 2013-09-23 2018-11-07 ウルトラテック インク シリコン基板上にデバイス品質の窒化ガリウム層を形成する方法
US20190229230A1 (en) * 2016-05-02 2019-07-25 Sang Jeong An Template for growing group iii-nitride semiconductor layer, group iii-nitride semiconductor light emitting device, and manufacturing method therefor
US10032750B2 (en) 2016-06-29 2018-07-24 International Business Machines Corporation Integrated DC-DC power converters through face-to-face bonding
US10074567B2 (en) * 2016-10-21 2018-09-11 QROMIS, Inc. Method and system for vertical integration of elemental and compound semiconductors
KR102680861B1 (ko) * 2016-12-15 2024-07-03 삼성전자주식회사 질화 갈륨 기판의 제조 방법
US10720520B2 (en) 2017-06-21 2020-07-21 Infineon Technologies Austria Ag Method of controlling wafer bow in a type III-V semiconductor device
US10629770B2 (en) * 2017-06-30 2020-04-21 Sensor Electronic Technology, Inc. Semiconductor method having annealing of epitaxially grown layers to form semiconductor structure with low dislocation density
US10718726B2 (en) * 2017-10-13 2020-07-21 Infineon Technologies Austria Ag Method for determining the concentration of an element of a heteroepitaxial layer
WO2019123763A1 (ja) * 2017-12-19 2019-06-27 株式会社Sumco Ｉｉｉ族窒化物半導体基板の製造方法
TW202037745A (zh) * 2018-12-14 2020-10-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成裝置結構之方法、其所形成之結構及施行其之系統
US20210249331A1 (en) * 2020-02-07 2021-08-12 The Regents Of The University Of California Low-Temperature Deposition of High-Quality Aluminum Nitride Films for Heat Spreading Applications
KR20220156952A (ko) 2020-05-26 2022-11-28 가부시키가이샤 고준도가가쿠 겐큐쇼 결정성의 질화갈륨 박막의 제조 방법
CN112467514B (zh) * 2020-11-10 2022-04-12 华中科技大学 一种宽工作温度范围的分布反馈半导体激光器
CN112760611B (zh) * 2020-12-22 2022-12-27 温州大学激光与光电智能制造研究院 一种提高mocvd外延薄膜质量的优化生长方法
CN112853319A (zh) * 2021-01-08 2021-05-28 复旦大学 在ZnO纳米线表面低温外延生长高质量GaN薄膜的方法
WO2024117712A1 (ko) * 2022-12-01 2024-06-06 주성엔지니어링(주) 반도체 소자 및 이의 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101615647A (zh) * 2008-06-24 2009-12-30 潘晓和 发光器件及其制造方法
CN102891174A (zh) * 2011-07-19 2013-01-23 夏普株式会社 包括氮化物基半导体层的外延片

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62172715A (ja) 1986-01-27 1987-07-29 Nippon Telegr & Teleph Corp <Ntt> 半導体エピタキシヤル薄膜の製造方法
JPH0582447A (ja) 1991-04-12 1993-04-02 Fujitsu Ltd 化合物半導体結晶の成長方法
US7393561B2 (en) 1997-08-11 2008-07-01 Applied Materials, Inc. Method and apparatus for layer by layer deposition of thin films
US7233024B2 (en) * 2003-03-31 2007-06-19 Sandisk 3D Llc Three-dimensional memory device incorporating segmented bit line memory array
ATE444380T1 (de) 2004-06-28 2009-10-15 Cambridge Nanotech Inc Atomlagenabscheidungssystem und -verfahren
US7899492B2 (en) * 2004-07-16 2011-03-01 Sellerbid, Inc. Methods, systems and apparatus for displaying the multimedia information from wireless communication networks
US20070277735A1 (en) 2006-06-02 2007-12-06 Nima Mokhlesi Systems for Atomic Layer Deposition of Oxides Using Krypton as an Ion Generating Feeding Gas
TW200841393A (en) * 2007-04-02 2008-10-16 Miin-Jang Chen Optoelectronic device and method of fabricating the same
CN100464393C (zh) * 2007-05-14 2009-02-25 武汉大学 一种GaN绝缘或半绝缘外延层的制备方法
US7956370B2 (en) * 2007-06-12 2011-06-07 Siphoton, Inc. Silicon based solid state lighting
US9175388B2 (en) 2008-11-01 2015-11-03 Ultratech, Inc. Reaction chamber with removable liner
US9328417B2 (en) 2008-11-01 2016-05-03 Ultratech, Inc. System and method for thin film deposition
US20100183825A1 (en) 2008-12-31 2010-07-22 Cambridge Nanotech Inc. Plasma atomic layer deposition system and method
KR101829380B1 (ko) * 2009-10-26 2018-02-19 에이에스엠 인터내셔널 엔.브이. ５ａ족 원소 함유 박막의 원자 층 증착용 전구체의 합성 및 용도
US8592309B2 (en) * 2009-11-06 2013-11-26 Ultratech, Inc. Laser spike annealing for GaN LEDs
US8460959B2 (en) 2009-11-06 2013-06-11 Ultratech, Inc. Fast thermal annealing of GaN LEDs
DE102010008332A1 (de) * 2010-02-17 2011-08-18 GM Global Technology Operations LLC, ( n. d. Ges. d. Staates Delaware ), Mich. Fahrzeug mit zumindest einem Strömungsbeeinflussungselement mit einer Abrisskante und Verfahren zur Beeinflussung eines Luftwiderstandes eines Fahrzeugs
JP2011198885A (ja) * 2010-03-18 2011-10-06 Mitsui Eng & Shipbuild Co Ltd 原子層堆積装置及び原子層堆積方法
US20110244663A1 (en) * 2010-04-01 2011-10-06 Applied Materials, Inc. Forming a compound-nitride structure that includes a nucleation layer
FR2968830B1 (fr) * 2010-12-08 2014-03-21 Soitec Silicon On Insulator Couches matricielles ameliorees pour le depot heteroepitaxial de materiaux semiconducteurs de nitrure iii en utilisant des procedes hvpe
EP2755227B1 (en) * 2011-09-05 2017-07-12 Nippon Telegraph And Telephone Corporation Nitride semiconductor structure and method of preparing same
US9012921B2 (en) * 2011-09-29 2015-04-21 Kabushiki Kaisha Toshiba Light emitting devices having light coupling layers
US20130099284A1 (en) * 2011-10-20 2013-04-25 Triquint Semiconductor, Inc. Group iii-nitride metal-insulator-semiconductor heterostructure field-effect transistors
SG10201609869RA (en) * 2013-07-02 2016-12-29 Ultratech Inc Formation of heteroepitaxial layers with rapid thermal processing to remove lattice dislocations
JP6419194B2 (ja) * 2013-09-23 2018-11-07 ウルトラテック インク シリコン基板上にデバイス品質の窒化ガリウム層を形成する方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101615647A (zh) * 2008-06-24 2009-12-30 潘晓和 发光器件及其制造方法
CN102891174A (zh) * 2011-07-19 2013-01-23 夏普株式会社 包括氮化物基半导体层的外延片

Also Published As

Publication number Publication date
TWI575602B (zh) 2017-03-21
DE112014004343B4 (de) 2019-01-31
US20180226241A1 (en) 2018-08-09
US20170213718A1 (en) 2017-07-27
CN105579613A (zh) 2016-05-11
TW201519313A (zh) 2015-05-16
JP6419194B2 (ja) 2018-11-07
KR20160061340A (ko) 2016-05-31
SG11201601129VA (en) 2016-03-30
US10249491B2 (en) 2019-04-02
WO2015042199A1 (en) 2015-03-26
JP2016533645A (ja) 2016-10-27
KR101767020B1 (ko) 2017-08-09
DE112014004343T5 (de) 2016-06-16
US9960036B2 (en) 2018-05-01

Similar Documents

Publication Publication Date Title
CN105579613B (zh) 在硅衬底上形成器件质量的氮化镓层的方法和装置
US9666432B2 (en) Method and apparatus for forming device quality gallium nitride layers on silicon substrates
KR102052287B1 (ko) 질화물 반도체 기판의 제조방법
US11651959B2 (en) Method and system for group IIIA nitride growth
JP2016533645A5 (ja) シリコン基板上にデバイス品質の窒化ガリウム層を形成する方法
US20080242060A1 (en) METHOD FOR FORMING AlGaN CRYSTAL LAYER
CN101378015B (zh) Ⅲ族氮化物半导体和其制造方法
CN107251189A (zh) 基于第iii族元素氮化物的半导体载体的制造
US8853064B2 (en) Method of manufacturing substrate
JPH10242053A (ja) ＧａＮ系半導体装置および、ＧａＮ系半導体装置の製造方法
Miller Gallium nitride epitaxy by a novel hybrid VPE technique
Gerger Growth and characterization of gallium nitride on lattice-matched magnesium calcium oxide
Grandusky Homoepitaxial growth of gallium nitride and aluminum nitride and its effects on device properties
Gagnon MOCVD growth of GaN on Si through novel substrate modification techniques
Devrajan Growth of SiC thin films on SOI substrates by RTCVD

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20200201

Address after: New York State, USA

Patentee after: Micro Instrument Company

Address before: California, USA

Patentee before: Ultratech, Inc.

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180605

Termination date: 20200917

CF01 Termination of patent right due to non-payment of annual fee