Nothing Special   »   [go: up one dir, main page]

CN105489156B - 移位寄存单元及驱动方法、栅极驱动电路和显示装置 - Google Patents

移位寄存单元及驱动方法、栅极驱动电路和显示装置 Download PDF

Info

Publication number
CN105489156B
CN105489156B CN201610065078.0A CN201610065078A CN105489156B CN 105489156 B CN105489156 B CN 105489156B CN 201610065078 A CN201610065078 A CN 201610065078A CN 105489156 B CN105489156 B CN 105489156B
Authority
CN
China
Prior art keywords
module
pull
input terminal
electric leakage
voltage signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201610065078.0A
Other languages
English (en)
Other versions
CN105489156A (zh
Inventor
封宾
王俊伟
田明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Display Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201610065078.0A priority Critical patent/CN105489156B/zh
Publication of CN105489156A publication Critical patent/CN105489156A/zh
Priority to PCT/CN2016/102130 priority patent/WO2017128772A1/zh
Priority to US15/512,639 priority patent/US10262749B2/en
Application granted granted Critical
Publication of CN105489156B publication Critical patent/CN105489156B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2085—Special arrangements for addressing the individual elements of the matrix, other than by driving respective rows and columns in combination
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2085—Special arrangements for addressing the individual elements of the matrix, other than by driving respective rows and columns in combination
    • G09G3/2088—Special arrangements for addressing the individual elements of the matrix, other than by driving respective rows and columns in combination with use of a plurality of processors, each processor controlling a number of individual elements of the matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明提供一种移位寄存单元，包括上拉模块、时钟信号输入端、存储模块、信号输出端、控制电压信号输入端和漏电抑制模块，漏电抑制模块的输出端与上拉模块的控制端相连，漏电抑制模块的第一输入端与控制电压信号输入端相连，漏电抑制模块的第二输入端与存储模块的另一端相连，当漏电抑制模块的控制端接收到有效电压信号时，将漏电抑制模块的第二输入端与上拉模块的控制端导通，当漏电抑制模块的控制端接收到无效电压信号时，将漏电抑制模块的第一输入端与上拉模块的控制端导通。本发明还提供移位寄存单元的驱动方法、一种移位寄存器、一种栅极驱动电路和一种显示装置。在输出拉低阶段，上拉模块中不存在漏电流，从而可以确保显示装置的正常显示。

Description

移位寄存单元及驱动方法、栅极驱动电路和显示装置
技术领域
本发明涉及显示装置领域，具体地，涉及一种移位寄存单元、该移位寄存单元的驱动方法，一种包括该移位寄存单元的移位寄存器、一种包括该移位寄存器的栅极驱动电路和一种包括该栅极驱动电路的显示装置。
背景技术
图1中所示的是移位寄存单元的一部分，如图所示，所述移位寄存单元包括上拉晶体管T1、存储电容C、时钟信号输入端CLK和信号输出端OUT。在移位寄存单元的输出阶段，上拉晶体管T1导通时，将通过时钟信号输入端CLK输入有效的信号输出至信号输出端OUT。在移位寄存单元工作周期的某些阶段(例如，移位寄存单元的复位阶段)，需要控制上拉晶体管T1截止，以避免在此阶段信号输出端存在输出，需要使得上拉晶体管T1的栅源电压差为0。
但是，随着显示装置的使用，存在上拉晶体管T1无法正常截止的情况，从而会导致异常显示。
发明内容
本发明的目的在于提供一种移位寄存单元、该移位寄存单元的驱动方法，一种包括该移位寄存单元的移位寄存器、一种包括该移位寄存器的栅极驱动电路和一种包括该栅极驱动电路的显示装置。所述移位寄存单元不会出现异常显示。
为了实现上述目的，作为本发明的一个方面，提供一种移位寄存单元，所述移位寄存单元包括上拉模块、时钟信号输入端、存储模块和信号输出端，所述上拉模块的输入端与所述时钟信号输入端电连接，所述上拉模块的输出端与所述信号输出端电连接，所述存储模块的一端与所述信号输出端电连接，其中，所述移位寄存单元还包括控制电压信号输入端和漏电抑制模块，所述漏电抑制模块的输出端与所述上拉模块的控制端相连，所述漏电抑制模块的第一输入端与所述控制电压信号输入端相连，所述漏电抑制模块的第二输入端与所述存储模块的另一端相连，当所述漏电抑制模块的控制端接收到有效电压信号时，将所述漏电抑制模块的第二输入端与所述上拉模块的控制端导通，当所述漏电抑制模块的控制端接收到无效电压信号时，将所述漏电抑制模块的第一输入端与所述上拉模块的控制端截止，其中，当所述上拉模块的控制端接收到的电压与所述上拉模块的输入端接收到的电压的压差不大于预设值时，所述上拉模块的输入端和输出端导通。
优选地，所述漏电抑制模块的控制端与所述漏电抑制模块的第二输入端形成为一体且与所述存储模块的另一端相连。
优选地，所述漏电抑制模块包括第一开关元件和第二开关元件，
所述第一开关元件的控制端与所述漏电抑制模块的控制端相连，所述第一开关元件的输入端与所述漏电抑制模块的第一输入端相连，所述第一开关元件的输出端与所述漏电抑制抑制模块的输出端相连，所述第一开关元件能够在所述第一开关元件的控制端接收到无效电压信号时将所述第一开关元件的输入端和输出端导通；
所述第二开关元件的输入端与所述第一开关元件的控制端相连，所述第二开关元件的输出端与所述第一开关元件的输出端相连，所述第二开关元件能够在输入端接收到有效电压信号时将所述第二开关元件的输入端和输出端导通。
优选地，所述第一开关元件包括薄膜晶体管，所述第一开关元件的栅极形成为所述第一开关元件的控制端，所述第一开关元件的第一极形成为所述第一开关元件的输入端，所述第一开关元件的第二极形成为所述第一开关元件的输出端。
优选地，所述第二开关元件包括薄膜晶体管，所述第二开关元件的栅极和该第二开关元件的第一极相连，并形成为所述第二开关元件的输入端，所述第二开关元件的第二极形成为所述第二开关元件的输出端。
优选地，所述上拉模块包括上拉晶体管，所述上拉晶体管的栅极形成为所述上拉模块的控制端，所述上拉晶体管的第一极形成为所述上拉模块的输入端，所述上拉晶体管的第二极形成为所述上拉模块的输出端。
优选地，所述上拉晶体管为N型晶体管。
优选地，所述存储模块包括存储电容。
作为本发明的另一个方面，提供一种移位寄存器，所述移位寄存器包括级联的多级移位寄存单元，其中，所述移位寄存单元为本发明所提供的上述移位寄存单元。
作为本发明的还一个方面，提供一种栅极驱动电路，所述栅极驱动电路包括移位寄存器，其中，所述移位寄存器为本发明所提供的上述移位寄存器。
作为本发明的又一个方面，提供一种显示装置，所述显示装置包括栅极驱动电路，其中，所述栅极驱动电路为本发明所提供的上述栅极驱动电路。
作为本发明的再一个方面，提供一种移位寄存单元的驱动方法，其特征在于，所述移位寄存单元为本发明所提供的上述的移位寄存单元，所述驱动方法的每个工作周期都包括：
在充电阶段，向时钟信号输入端提供无效电压信号，向控制电压信号输入端提供控制电压信号，向所述漏电抑制模块的控制端提供有效电压信号；
在输出阶段，向所述时钟信号输入端提供有效电压信号，向所述控制电压信号输入端提供控制电压信号，向所述漏电抑制模块控制端提供有效电压信号；
在输出下拉阶段，向所述时钟信号输入端提供无效电压信号，向所述控制电压信号输入端提供所述控制电压信号，向所述漏电抑制模块的控制端提供无效电压信号，其中，
所述控制电压信号的极性与无效的时钟信号极性相同，且所述控制电压信号的绝对值大于无效的时钟信号的绝对值。
优选地，当所述上拉模块包括所述上拉晶体管、且所述上拉晶体管为N型晶体管时，通过所述时钟信号输入端输入的时钟信号的低电平为-8V，通过所述控制电压信号输入端输入的控制电压信号为-12～-16V。
在本发明所提供的移位寄存单元工作时，在输出拉低阶段，可以通过控制电压信号输入端输入确保上拉模块断开的控制电压信号，并通过漏电抑制模块将控制电压信号输入端输入的控制电压信号提供至上拉模块的控制端，从而可以确保上拉模块的输入端与信号输出端断开，以防止漏电流的产生。
附图说明
附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。在附图中：
图1是现有的移位寄存单元的一部分的示意图；
图2是本发明所提供的移位寄存单元的一部分的示意图；
图3是本发明所提供的移位寄存单元的一种具体实施方式的一部分的示意图；
图4是本发明所提供的移位寄存单元在工作时，各个信号的时序图。
附图标记说明
100：上拉模块 200：存储模块
300：漏电抑制模块
具体实施方式
以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。
在本方中，所谓的“有效电平信号”是指能够控制上拉模块的输入端和输出端导通的信号，所谓的“无效电平信号”是指能够控制上拉模块的输入端和输出端断开的信号。
作为本发明的一个方面，提供一种移位寄存单元，如图2所示，所述移位寄存单元包括上拉模块100、时钟信号输入端CLK、存储模块200和信号输出端OUT。上拉模块100的输入端与时钟信号输入端CLK电连接，上拉模块100的输出端与信号输出端OUT电连接，存储模块100的一端与信号输出端OUT电连接。其中，所述移位寄存单元还包括控制电压信号输入端VGL和漏电抑制模块300，该漏电抑制模块300的输出端与上拉模块100的控制端相连，漏电抑制模块300的第一输入端与控制电压信号输入端VGL相连，漏电抑制模块300的第二输入端与存储模块200的另一端相连。当漏电抑制模块300的控制端接收到有效电压信号时，将漏电抑制模块300的第二输入端与上拉模块100的控制端导通；当漏电抑制模块300的控制端接收到无效电压信号时，将该漏电抑制模块300的第一输入端与上拉模块100的控制端导通。其中，当上拉模块100的控制端接收到的电压与上拉模块100的输入端接收到的电压的压差不大于预设值时，上拉模块100的输入端和输出端导通。
当本发明所提供的移位寄存单元用于显示装置中时，可以向控制电压信号输入端VGL提供一个控制电压信号。并且，存储模块200的另一端形成为所述移位寄存单元的上拉节点PU。
当漏电抑制模块300的第一输入端与上拉模块100的控制端导通时，控制电压信号输入端VGL与上拉模块100的控制端导通，此时，可以通过控制电压信号输入端VGL输入一个无效电压信号，从而可以使得上拉模块100的输入端和输出端断开。
当漏电抑制模块300的第二输入端与上拉模块100的控制端导通时，上拉节点PU与上拉模块100的控制端导通。如果上拉节点PU的电平足够高，那么上拉模块100的输入端和输出端则可以导通。
通过控制漏电抑制模块300的第一输入端与输出端导通的时间、以及通过设计控制电压信号输入端VGL输入的控制电压信号的大小，则可以实现控制上拉模块100的控制端接收到的电压，进而实现控制上拉模块100的通断。
本发明所提供的移位寄存单元用于显示装置中，下面结合图4中的信号时序图对本发明所提供的移位寄存单元的工作周期进行详细的介绍。
当所述移位寄存单元工作时，向控制电压信号输入端VGL输入控制电压信号，该控制电压信号的极性与无效的时钟信号的极性相同，且控制电压信号的绝对值大于无效的时钟信号的绝对值。
容易理解的是，所述移位寄存单元包括信号输入端，在图4中，IN表示的信号时序图即为通过所述信号输入端输入的信号的时序。如图中所示，可以始终向控制电压信号输入端VGL输入控制电压信号。
在预充电阶段t1，时钟信号输入端CLK输入的时钟信号为无效电压信号，此时，通过信号输入端向储能模块200充入有效电压信号，使得上拉节点PU的电位达到有效电压信号。在此阶段，可以向漏电抑制模块300的控制端提供有效电压信号，从而将漏电抑制模块300的第二输入端与上拉模块100的控制端导通，即，将上拉节点PU与上拉模块100的控制端导通。由于上拉节点PU此时的电压为有效电压，因此，上拉模块100的输入端和输出端导通，使得信号输出端OUT输出无效的时钟信号。
在输出阶段t2，通过时钟信号输入端CLK输入有效的时钟信号，输入端与存储模块200断开，在存储模块200的自举作用下，使得上拉节点PU处的电压仍然为有效电压。在此阶段，向漏电抑制模块300的控制端提供有效信号，使得漏电抑制模块300的第二输入端(即，上拉节点PU)与上拉模块100的控制端导通，因此，上拉模块100的控制端为有效电压，因此，漏电抑制模块300的第二输入端与上拉模块100的控制端导通。因此，上拉模块100的输入端与信号输出端OUT导通，使得信号输出端OUT输出有效的信号。
在输出拉低阶段t3，可以向漏电抑制模块300的控制端提供无效电压信号，从而使得漏电抑制模块300的第一信号输入端与上拉模块100的控制端导通，通过控制电压信号输入端VGL输入的控制电压信号被输送至上拉模块100，从而可以确保上拉模块100的输入端断开，防止上拉模块100的输入端也输出端之间出现影响正常输出信号的漏电流，从而可以防止非正常显示的出现。
由此可知，在本发明所提供的移位寄存单元工作时，在输出拉低阶段，可以通过控制电压信号输入端VGL输入确保上拉模块100断开的控制电压信号，并通过漏电抑制模块300将控制电压信号输入端VGL输入的控制电压信号提供至上拉模块100的控制端，从而可以确保上拉模块100的输入端与信号输出端断开，以防止漏电流的产生。
在本发明中，对漏电抑制模块300的具体结构并没有特殊的限制。为了简化结构，优选地，如图2所示，漏电抑制模块300的控制端与该漏电抑制模块300的第二输入端形成为一体，并且都与存储模块200的另一端(即，上拉节点PU)相连。
在本发明中，对漏电抑制模块300的具体结构也没有特殊的限制，例如，如图3中所示，漏电抑制模块300包括第一开关元件T3和第二开关元件T2。
第一开关元件T3的控制端与存储模块200的控制端相连，第一开关元件T3的输入端与控制电压信号输入端VGL相连，第一开关元件T3的输出端与上拉模块100的控制端相连，第一开关元件T3能够在该第一开关元件T3的控制端接收到无效电压信号时将该第一开关元件T3的输入端和输出端导通。
第二开关元件T2的输入端与该第一开关元件T2的控制端相连，第二开关元件T2的输出端与第一开关元件T3的输出端相连，第二开关元件T2能够在其输入端接收到有效电压信号时将该第二开关元件T2的输入端和输出端导通。
当接收到有效电压信号时，第一开关元件T3是截止的，第二开关元件T2是导通的，当接收到无效电压信号时，第一开关元件T3是导通的，第二开关元件T2是截止的。
作为本发明的一种优选实施方式，如图3中所示，第一开关元件T3包括薄膜晶体管，第一开关元件T3的栅极形成为该第一开关元件的控制端，第一开关元件T3的第一极形成为该第一开关元件T3的输入端，第一开关元件T3的第二极形成为该第一开关元件T3的输出端。
容易理解的是，当第一开关元件T3的控制端接收到有效电压信号时，该第一开关元件T3的输入端和输出端之间是断开的，当第一开关元件T3的控制端接收到无效电压信号时，该第一开关元件T3的输入端和输出端导通。例如，当有效电压信号为高电平信号时，第一开关元件T3可以为P型晶体管。
在本发明中，对第二开关元件T2的具体结构并没有特殊的限制。例如，第二开关元件T2可以为二极管。当有效电压信号为高电平信号时，第二开关元件T2的阳极与上拉节点PU相连，第二开关元件T2的阴极与上拉模块100的控制端相连。
为了便于制作，优选地，第二开关元件T2可以包括薄膜晶体管，第二开关元件T2的栅极和该第二开关元件T2的第一极相连，并形成为该第二开关元件T2的输入端，第二开关元件T2的第二极形成为该第二开关元件T2的输出端。第二开关元件T2的栅极和第一极相连，形成为二极管连接。
容易理解的是，第二开关元件T2的栅极接收到有效电压信号时，第二开关元件T2的输入端与输出端导通，当第二开关元件T2接收到无效电压信号时，第二开关元件T2的输入端与输出端断开。当有效电压信号为高电平信号时，第二开关元件T2则可以为N型晶体管，当有效电压晶体管为低电平信号时，第二开关元件T2则可以为P型晶体管。
由此可知，当第一开关元件T3和第二开关元件T2均为薄膜晶体管时，二者的类型是不相同的。如果第一开关元件T3为P型晶体管，第二开关元件T2则为N型晶体管。如果第一开关元件T3为N型晶体管，第一开关元件T1则为P型晶体管。
在本发明中，对上拉模块100的具体结构并不做特殊的限制，优选地，如图3中所示，上拉模块100可以包括上拉晶体管T1，该上拉晶体管T1的栅极形成为上拉模块100的控制端，上拉晶体管T1的第一极形成为上拉模块100的输入端，上拉晶体管T1的第二极形成为上拉模块100的输出端。
如图3中所示，上拉晶体管T1的栅极与漏电抑制模块300的输出端相连，上拉晶体管T1的第一极与时钟信号输入端CLK相连，上拉晶体管T1的第二极与信号输出端OUT相连。
在这种情况中，所述预设值则为上拉晶体管T1的阈值电压。
当上拉晶体管T1为N型晶体管时，理论上，当上拉晶体管T1的栅源压差(即，上拉晶体管T1的栅极和第一极之间的压差)为0时，上拉晶体管T1是截止的。为了避免漏电流的产生，可以将上拉晶体管T1的控制端电压设置成更低的电压，从而可以使得上拉晶体管T1的栅源压差小于0，从而可以确保上拉晶体管T1关闭，避免漏电流的产生。
例如，通过时钟信号输入端CLK输入的时钟信号的低电平电压为-8V时，可以向控制电压信号输入端VGL提供小于-8V的电压，例如，可以向控制电压信号输入端VGL提供-16V～-12V之间的电压，以确保上拉晶体管T1能够关闭。
作为本发明的一种实施方式，上拉晶体管T1为N型晶体管。相应地，有效电压信号为高电平信号，无效电压信号为低电平信号。相应地，第二开关元件T2可以是N型晶体管，第一开关元件T1可以是P型晶体管。
在本发明中，对存储模块200的具体结构也没有特殊的限制，只要能够在预充电阶段存储电荷、在输出阶段保证上拉节点PU的电平处于有效电压即可。作为本发明的一种优选实施方式，存储模块200包括存储电容C。存储电容C的一端形成为存储模块200的一端，存储电容C的另一端形成为存储模块200的另一端。
作为本发明的另一个方面，提供一种移位寄存器，所述移位寄存器包括级联的多级移位寄存单元，其中，所述移位寄存单元为本发明所提供的上述移位寄存单元。
作为本发明的还一个方面，提供一种栅极驱动电路，所述栅极驱动电路包括移位寄存器，其中，所述移位寄存器为本发明所提供的上述移位寄存器。
作为本发明的还一个方面，提供一种显示装置，所述显示装置包括移位寄存器，其中，所述栅极驱动电路为本发明所提供的上述栅极驱动电路。
作为本发明的还一个方面，提供一种移位寄存单元的驱动方法，其中，一种移位寄存单元的驱动方法，其中，所述移位寄存单元为本发明所提供的上述移位寄存单元，如图4所示，所述移位寄存单元的每个工作周期都包括：
在充电阶段t1，向时钟信号输入端CLK提供无效电压信号，向控制电压信号输入端提供控制电压信号，向所述漏电抑制模块的控制端提供有效电压信号；
在输出阶段t2，向时钟信号输入端CLK提供有效电压信号，向所述控制电压信号输入端提供控制电压信号，向所述漏电抑制模块控制端提供有效电压信号；
在输出下拉阶段t3，向所述时钟信号输入端提供无效电压信号，向所述控制电压信号输入端提供所述控制电压信号，向所述漏电抑制模块的控制端提供无效电压信号，其中，
所述控制电压信号的极性与无效的时钟信号极性相同，且所述控制电压信号的绝对值大于无效的时钟信号的绝对值。
下面结合图3中的具体电路结构描述本发明所提供的驱动方法。如图3中所示，漏电抑制模块300包括P型的第一开关元件T3和N型的第二开关元件T2，漏电抑制模块300的控制端和第二输入端形成为一体，且与上拉节点PU相连。上拉模块100包括N型的上拉晶体管T1，存储模块200包括存储电容C。
在充电阶段t1，向时钟信号输入端CLK提供无效电压信号，通过信号输入端IN向存储电容C充电，使得上拉节点PU达到有效电压，因此，第一开关元件T3截止，第二开关元件T2导通，从而将上拉节点PU与上拉晶体管T1的栅极导通，进而使得上拉晶体管T1的第一极与第二极导通，因此，在充电阶段，信号输出端OUT输出时钟信号(即，无效电压信号)。
在输出阶段t2，通过信号输入端IN向存储电容C提供无效电压信号，通过时钟信号输入端CLK提供有效电压信号，因此，存储电容C发生自举作用，将上拉阶段PU的电位耦合至更高，第一开关元件T3截止，第二开关元件T2导通，从而将上拉节点PU与上拉晶体管T1的栅极导通，进而使得上拉晶体管T1的第一极与第二极导通，因此，在输出阶段，信号输出端OUT输出时钟信号(即，有效电压信号)。
在输出下拉阶段t3，通过信号输入端IN向存储电容提供无效信号，通过时钟信号输入端CLK提供无效信号。由于在输出阶段t2，存储电容C已经放电，因此，上拉节点PU的电位为电平，此时，第一开关元件T3导通，第二开关元件T2截止，从而将控制电压信号输入端VGL输入的控制电压提供至上拉晶体管T1的栅极。由于控制电压信号VGL的极性与低电平的时钟信号相同，并且，控制电压信号VGL的绝对值大于低电平的时钟信号的绝对值，因此，上拉晶体管T1的栅极电压小于上拉晶体管的第一极电压，从而可以确保上拉晶体管T1在此阶段彻底关闭，从而避免了漏电流的产生。
本领域技术人员应当理解的是，在移位寄存单元中，存在与时钟信号输入端CLK输入的时钟信号相位互补的时钟信号输入端CLKB，如何设置该时钟信号输入端CLKB是本领域技术人员所公知的，这里不再赘述。
如上文中所述，当所述上拉模块包括所述上拉晶体管、且所述上拉晶体管为N型晶体管时，优选地，通过所述时钟信号输入端输入的时钟信号的低电平为-8V，通过所述控制电压信号输入端输入的控制电压信号为-12～-16V。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (19)

1.一种移位寄存器，所述移位寄存器包括级联的多级移位寄存单元，其特征在于，所述移位寄存单元包括上拉模块、时钟信号输入端、存储模块和信号输出端，所述上拉模块的输入端与所述时钟信号输入端电连接，所述上拉模块的输出端与所述信号输出端电连接，所述存储模块的一端与所述信号输出端电连接，其特征在于，所述移位寄存单元还包括控制电压信号输入端和漏电抑制模块，所述漏电抑制模块的输出端与所述上拉模块的控制端相连，所述漏电抑制模块的第一输入端与所述控制电压信号输入端相连，所述漏电抑制模块的第二输入端与所述存储模块的另一端相连，当所述漏电抑制模块的控制端接收到有效电压信号时，将所述漏电抑制模块的第二输入端与所述上拉模块的控制端导通，当所述漏电抑制模块的控制端接收到无效电压信号时，将所述漏电抑制模块的第一输入端与所述上拉模块的控制端导通，其中，当所述上拉模块的控制端接收到的电压与所述上拉模块的输入端接收到的电压的压差不大于预设值时，所述上拉模块的输入端和输出端截止。
2.根据权利要求1所述的移位寄存器，其特征在于，所述漏电抑制模块的控制端与所述漏电抑制模块的第二输入端形成为一体且与所述存储模块的另一端相连。
3.根据权利要求2所述的移位寄存器，其特征在于，所述漏电抑制模块包括第一开关元件和第二开关元件，
所述第一开关元件的控制端与所述漏电抑制模块的控制端相连，所述第一开关元件的输入端与所述漏电抑制模块的第一输入端相连，所述第一开关元件的输出端与所述漏电抑制抑制模块的输出端相连，所述第一开关元件能够在所述第一开关元件的控制端接收到无效电压信号时将所述第一开关元件的输入端和输出端导通；
所述第二开关元件的输入端与所述第一开关元件的控制端相连，所述第二开关元件的输出端与所述第一开关元件的输出端相连，所述第二开关元件能够在输入端接收到有效电压信号时将所述第二开关元件的输入端和输出端导通。
4.根据权利要求3所述的移位寄存器，其特征在于，所述第一开关元件包括薄膜晶体管，所述第一开关元件的栅极形成为所述第一开关元件的控制端，所述第一开关元件的第一极形成为所述第一开关元件的输入端，所述第一开关元件的第二极形成为所述第一开关元件的输出端。
5.根据权利要求3或4所述的移位寄存器，其特征在于，所述第二开关元件包括薄膜晶体管，所述第二开关元件的栅极和该第二开关元件的第一极相连，并形成为所述第二开关元件的输入端，所述第二开关元件的第二极形成为所述第二开关元件的输出端。
6.根据权利要求1至4中任意一项所述的移位寄存器，其特征在于，所述上拉模块包括上拉晶体管，所述上拉晶体管的栅极形成为所述上拉模块的控制端，所述上拉晶体管的第一极形成为所述上拉模块的输入端，所述上拉晶体管的第二极形成为所述上拉模块的输出端。
7.根据权利要求6所述的移位寄存器，其特征在于，所述上拉晶体管为N型晶体管。
8.根据权利要求1至4中任意一项所述的移位寄存器，其特征在于，所述存储模块包括存储电容。
9.一种栅极驱动电路，所述栅极驱动电路包括移位寄存器，其特征在于，所述移位寄存器为权利要求1至8中任意一项所述的移位寄存器。
10.一种显示装置，所述显示装置包括栅极驱动电路，其特征在于，所述栅极驱动电路为权利要求9所述的栅极驱动电路。
11.一种移位寄存单元的驱动方法，其特征在于，所述移位寄存单元包括上拉模块、时钟信号输入端、存储模块和信号输出端，所述上拉模块的输入端与所述时钟信号输入端电连接，所述上拉模块的输出端与所述信号输出端电连接，所述存储模块的一端与所述信号输出端电连接，所述移位寄存单元还包括控制电压信号输入端和漏电抑制模块，所述漏电抑制模块的输出端与所述上拉模块的控制端相连，所述漏电抑制模块的第一输入端与所述控制电压信号输入端相连，所述漏电抑制模块的第二输入端与所述存储模块的另一端相连，当所述漏电抑制模块的控制端接收到有效电压信号时，将所述漏电抑制模块的第二输入端与所述上拉模块的控制端导通，当所述漏电抑制模块的控制端接收到无效电压信号时，将所述漏电抑制模块的第一输入端与所述上拉模块的控制端导通，其中，当所述上拉模块的控制端接收到的电压与所述上拉模块的输入端接收到的电压的压差不大于预设值时，所述上拉模块的输入端和输出端截止，所述驱动方法的每个工作周期都包括：
在充电阶段，向时钟信号输入端提供无效电压信号，向控制电压信号输入端提供控制电压信号，向所述漏电抑制模块的控制端提供有效电压信号；
在输出阶段，向所述时钟信号输入端提供有效电压信号，向所述控制电压信号输入端提供控制电压信号，向所述漏电抑制模块控制端提供有效电压信号；
在输出下拉阶段，向所述时钟信号输入端提供无效电压信号，向所述控制电压信号输入端提供所述控制电压信号，向所述漏电抑制模块的控制端提供无效电压信号，其中，
所述控制电压信号的极性与无效的时钟信号极性相同，且所述控制电压信号的绝对值大于无效的时钟信号的绝对值。
12.根据权利要求11所述的驱动方法，其特征在于，所述漏电抑制模块的控制端与所述漏电抑制模块的第二输入端形成为一体且与所述存储模块的另一端相连。
13.根据权利要求12所述的驱动方法，其特征在于，所述漏电抑制模块包括第一开关元件和第二开关元件，
所述第一开关元件的控制端与所述漏电抑制模块的控制端相连，所述第一开关元件的输入端与所述漏电抑制模块的第一输入端相连，所述第一开关元件的输出端与所述漏电抑制抑制模块的输出端相连，所述第一开关元件能够在所述第一开关元件的控制端接收到无效电压信号时将所述第一开关元件的输入端和输出端导通；
所述第二开关元件的输入端与所述第一开关元件的控制端相连，所述第二开关元件的输出端与所述第一开关元件的输出端相连，所述第二开关元件能够在输入端接收到有效电压信号时将所述第二开关元件的输入端和输出端导通。
14.根据权利要求13所述的驱动方法，其特征在于，所述第一开关元件包括薄膜晶体管，所述第一开关元件的栅极形成为所述第一开关元件的控制端，所述第一开关元件的第一极形成为所述第一开关元件的输入端，所述第一开关元件的第二极形成为所述第一开关元件的输出端。
15.根据权利要求13或14所述的驱动方法，其特征在于，所述第二开关元件包括薄膜晶体管，所述第二开关元件的栅极和该第二开关元件的第一极相连，并形成为所述第二开关元件的输入端，所述第二开关元件的第二极形成为所述第二开关元件的输出端。
16.根据权利要求11至14中任意一项所述的驱动方法，其特征在于，所述上拉晶体管的栅极形成为所述上拉模块的控制端，所述上拉晶体管的第一极形成为所述上拉模块的输入端，所述上拉晶体管的第二极形成为所述上拉模块的输出端。
17.根据权利要求16所述的驱动方法，其特征在于，所述上拉晶体管为N型晶体管。
18.根据权利要求17所述的驱动方法，其特征在于，通过所述时钟信号输入端输入的时钟信号的低电平为-8V，通过所述控制电压信号输入端输入的控制电压信号为-12～-16V。
19.根据权利要求11至14中任意一项所述的驱动方法，其特征在于，所述存储模块包括存储电容。
CN201610065078.0A 2016-01-29 2016-01-29 移位寄存单元及驱动方法、栅极驱动电路和显示装置 Expired - Fee Related CN105489156B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201610065078.0A CN105489156B (zh) 2016-01-29 2016-01-29 移位寄存单元及驱动方法、栅极驱动电路和显示装置
PCT/CN2016/102130 WO2017128772A1 (zh) 2016-01-29 2016-10-14 移位寄存单元及驱动方法、移位寄存器、栅极驱动电路和显示装置
US15/512,639 US10262749B2 (en) 2016-01-29 2016-10-14 Shift register unit and driving method, shift register, gate driving circuit and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610065078.0A CN105489156B (zh) 2016-01-29 2016-01-29 移位寄存单元及驱动方法、栅极驱动电路和显示装置

Publications (2)

Publication Number Publication Date
CN105489156A CN105489156A (zh) 2016-04-13
CN105489156B true CN105489156B (zh) 2019-01-25

Family

ID=55676115

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610065078.0A Expired - Fee Related CN105489156B (zh) 2016-01-29 2016-01-29 移位寄存单元及驱动方法、栅极驱动电路和显示装置

Country Status (3)

Country Link
US (1) US10262749B2 (zh)
CN (1) CN105489156B (zh)
WO (1) WO2017128772A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105427793B (zh) * 2016-01-06 2018-03-20 京东方科技集团股份有限公司 电压控制电路、方法、栅极驱动电路和显示装置
CN105489156B (zh) 2016-01-29 2019-01-25 京东方科技集团股份有限公司 移位寄存单元及驱动方法、栅极驱动电路和显示装置
CN106652882B (zh) * 2017-03-17 2019-09-06 京东方科技集团股份有限公司 移位寄存器单元、阵列基板和显示装置
CN107154236B (zh) * 2017-07-24 2020-01-17 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、扫描驱动电路和显示装置
CN108831367B (zh) * 2018-06-29 2021-07-09 厦门天马微电子有限公司 扫描驱动单元、电路和显示面板
CN110322851B (zh) * 2019-05-21 2021-07-20 合肥维信诺科技有限公司 一种扫描驱动电路和显示面板
CN110534051A (zh) * 2019-09-26 2019-12-03 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN111179811A (zh) * 2020-03-12 2020-05-19 武汉华星光电半导体显示技术有限公司 一种移位寄存器单元、栅极驱动电路以及显示面板
CN112927643B (zh) * 2021-01-29 2022-04-12 合肥维信诺科技有限公司 栅极驱动电路、栅极驱动电路的驱动方法和显示面板
WO2024174119A1 (zh) * 2023-02-22 2024-08-29 京东方科技集团股份有限公司 驱动模组和显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102024415A (zh) * 2010-12-10 2011-04-20 友达光电股份有限公司 移位寄存器电路
CN102044304A (zh) * 2009-10-10 2011-05-04 奇美电子股份有限公司 移位寄存电路及显示模块
CN102132356A (zh) * 2008-10-30 2011-07-20 夏普株式会社 移位寄存器电路和显示装置以及移位寄存器电路的驱动方法
KR20140064045A (ko) * 2012-11-19 2014-05-28 엘지디스플레이 주식회사 쉬프트 레지스터
KR20140076851A (ko) * 2012-12-13 2014-06-23 엘지디스플레이 주식회사 쉬프트 레지스터
CN105427793A (zh) * 2016-01-06 2016-03-23 京东方科技集团股份有限公司 电压控制电路、方法、栅极驱动电路和显示装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI281673B (en) * 2005-02-21 2007-05-21 Au Optronics Corp Shift registers, display panels using same, and improving methods for leakage current
JP4912023B2 (ja) * 2006-04-25 2012-04-04 三菱電機株式会社 シフトレジスタ回路
JP5665299B2 (ja) * 2008-10-31 2015-02-04 三菱電機株式会社 シフトレジスタ回路
JP5528084B2 (ja) * 2009-12-11 2014-06-25 三菱電機株式会社 シフトレジスタ回路
CN102708824B (zh) * 2012-05-31 2014-04-02 京东方科技集团股份有限公司 薄膜晶体管阈值电压偏移补偿电路及goa电路、显示器
TWI511459B (zh) 2012-10-11 2015-12-01 Au Optronics Corp 可防止漏電之閘極驅動電路
CN103474038B (zh) * 2013-08-09 2016-11-16 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、移位寄存器与显示装置
CN104021769B (zh) * 2014-05-30 2016-06-15 京东方科技集团股份有限公司 一种移位寄存器、栅线集成驱动电路及显示屏
CN104167192B (zh) 2014-07-22 2017-01-18 京东方科技集团股份有限公司 一种移位寄存器单元、栅极驱动电路及显示器件
CN105096812B (zh) * 2015-09-24 2017-10-27 京东方科技集团股份有限公司 预充电电路、扫描驱动电路、阵列基板和显示装置
CN105489156B (zh) 2016-01-29 2019-01-25 京东方科技集团股份有限公司 移位寄存单元及驱动方法、栅极驱动电路和显示装置
CN105575315B (zh) * 2016-02-26 2018-01-23 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极扫描电路和显示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102132356A (zh) * 2008-10-30 2011-07-20 夏普株式会社 移位寄存器电路和显示装置以及移位寄存器电路的驱动方法
CN102044304A (zh) * 2009-10-10 2011-05-04 奇美电子股份有限公司 移位寄存电路及显示模块
CN102024415A (zh) * 2010-12-10 2011-04-20 友达光电股份有限公司 移位寄存器电路
KR20140064045A (ko) * 2012-11-19 2014-05-28 엘지디스플레이 주식회사 쉬프트 레지스터
KR20140076851A (ko) * 2012-12-13 2014-06-23 엘지디스플레이 주식회사 쉬프트 레지스터
CN105427793A (zh) * 2016-01-06 2016-03-23 京东方科技集团股份有限公司 电压控制电路、方法、栅极驱动电路和显示装置

Also Published As

Publication number Publication date
US20180233208A1 (en) 2018-08-16
CN105489156A (zh) 2016-04-13
US10262749B2 (en) 2019-04-16
WO2017128772A1 (zh) 2017-08-03

Similar Documents

Publication Publication Date Title
CN105489156B (zh) 移位寄存单元及驱动方法、栅极驱动电路和显示装置
CN105513525B (zh) 移位寄存器单元、移位寄存器、栅极驱动电路及显示装置
CN105304011B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置
CN104318886B (zh) 一种goa单元及驱动方法，goa电路和显示装置
KR102054408B1 (ko) 액정 디스플레이 디바이스를 위한 goa 회로
CN106157867B (zh) 移位寄存器单元、驱动方法、栅极驱动电路和显示装置
CN107564491B (zh) 一种关机放电电路、驱动方法、驱动电路及显示装置
CN108428468B (zh) 移位寄存器及其驱动方法、栅极驱动电路和显示装置
CN106098002B (zh) 扫描驱动电路及具有该电路的平面显示装置
CN103198783A (zh) 移位寄存器单元、移位寄存器和显示装置
CN106128352B (zh) Goa单元、驱动方法、goa电路和显示装置
CN103258495A (zh) 移位寄存单元、移位寄存器和显示装置
CN105632565B (zh) 移位寄存器及其驱动方法、栅极驱动电路和显示装置
CN104332146A (zh) 移位寄存器单元、移位寄存器、栅极驱动电路和显示装置
CN106683632B (zh) 移位寄存器、栅极驱动电路及其驱动方法、显示装置
CN109427277A (zh) 移位寄存器单元、驱动方法、栅极驱动电路和显示装置
CN106409253B (zh) 移位寄存器及其驱动方法、栅极驱动电路
CN104409056A (zh) 一种扫描驱动电路
CN106448538B (zh) 栅极驱动单元、栅极驱动电路及其驱动方法和显示装置
CN105245089B (zh) 补充复位模块、栅极驱动电路和显示装置
CN106297634B (zh) 一种移位寄存器、栅极驱动电路及驱动方法
CN104835465A (zh) 移位寄存器、栅极驱动电路及液晶显示面板
CN105096811B (zh) Goa单元、栅极驱动电路及显示装置
US11367469B2 (en) Shift register unit circuit and driving method, shift register, gate drive circuit, and display apparatus
CN110060616A (zh) 移位寄存器单元及其驱动方法、栅极驱动电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190125

Termination date: 20220129