CN105241369B - 一种mems应变计芯片及其制造工艺 - Google Patents

Abstract

本发明涉及传感器领域，特别涉及一种MEMS应变计芯片以及其制造方法，其中，MEMS应变计芯片包括相互连接的衬底、器件部以及盖板，所述衬底与所述器件部之间以及所述器件部与所述盖板之间形成有氧化硅层；所述衬底以及所述盖板上分别形成有凹陷部，衬底凹陷部与盖板凹陷部相连接并形成一空腔，所述器件部位于所述空腔内；所述器件部包括桥接部以及压阻测量元件，所述压阻测量元件设置在所述桥接部上。本应变计芯片受温度影响较小，可以在高温的环境中使用，而且具有检测精度高、可靠性高、制造成本低等特点。

Description

一种MEMS应变计芯片及其制造工艺

技术领域

本发明涉及一种MEMS传感器，特别是一种用于检测物体应变的MEMS应变计芯片。

背景技术

众所周知，导体的电阻是根据其尺寸而变化的。例如，如果将导体沿着电流方向拉伸的话，电流路径会增加，而基于泊松比，电流通过的横截面面积则会减少。因此，电阻会增加。这种机理被广泛用于检测应变的仪器中。美国专利US2457616描述了一种薄片类的应变计，其中包括将导电材料，例如金属制成锯齿形的薄条，并将薄条嵌入到热塑塑料片中。所述薄片被固定在应变表面。应变的变化会导致导电材料的形变，而从测量导电材料的电阻就可以计算出应变的幅度。

在应变计中，电阻的相对变化与长度的相对变化之比通常被称为灵敏系数，其中长度的相对变化是由机械应变造成的。现有的材料中有一类材料的电阻率会随着机械应变而改变。该现象被称为压阻现象。强压阻材料的灵敏系数远远大于形变。由金属或者合金制成的薄片式应变计通常不具有强压阻现象，其灵敏度和精准度也相对较低。此外，金属和合金的抗屈强度也比较低，很容易出现金属疲劳等现象。在多次应变的变化周期后，金属或者合金类的应变计可能会出现检测滞后的问题。

另一种常见的应变计是半导体应变计，例如由单晶硅作为导电材料制成的应变计。硅具有很强的机械强度，并且具有完美的弹性。此外，单晶硅具有很强的压阻效应，使得单晶硅类的应变计的灵敏系数通常是金属或者合金类应变计的十倍以上。尽管单晶硅类应变计有如此多的好处，其缺点在于对温度敏感、非线性以及相对脆弱。此外，单晶硅是一种各向异性材料，即其压阻效应是有方向性的。为此，硅导体的电阻不仅仅会感应到纵向，即电流方向上的应变，也会感应到在横向和剪边方向上的部分应变。而这样会在硅应变计中产生大量的串扰和测量错误。

现如今，大多数传感器均为微机电系统(Micro-Electro-Mechanical Systems,MEMS)类型的传感器。与集成芯片类似，MEMS传感器通常是通过对硅晶圆片进行微加工而制成的。鉴于MEMS传感器的结构，也有一些用来制造三维细微结构的特殊的制造工艺，例如双面光刻，深度反应离子刻蚀(Deep Reactive Ion Etching)，硅晶圆片键合等等。基于MEMS芯片具有成本低，尺寸小，精准性、可靠性、稳定性均比较高的优点，MEMS传感器现在已经被广泛用于汽车、医疗、工业以及电子产品中。A.A.S.Mohammed,W.A.Moussa,and E.Lou在IEEE传感器期刊(IEEE Sensors Journal,vol.11,no.10,pp.2220-2232,2011)中发表了一篇《新型压阻MEMS应变计的研发以及实验评价》中公开了一种具有多个压阻测量元件的MEMS应变计。其中该应变计在检测部附近刻蚀出至少一个槽来减少(但并没有完全消除)串扰，另外该应变计设置了集中应力区域来提高灵敏度。然而，由于PN结隔离的局限性，该应变计并不能在高于150摄氏度的环境中使用。

为此，在应变计领域中，急需一种能够在高温环境中工作，并且能够检测单轴以及双轴的应变却不会被串扰所影响的MEMS应变计。

发明内容

本发明的目的在于克服现有技术的不足，提供一种准确度高、检测范围大、并且受环境影响小的应变计。

一种MEMS应变计芯片，包括相互连接的衬底、器件部以及盖板，所述衬底与所述器件部之间以及所述器件部与所述盖板之间形成有氧化硅层；所述衬底以及所述盖板上分别形成有凹陷部，衬底凹陷部与盖板凹陷部相连接并形成一空腔，所述器件部位于所述空腔内；所述器件部包括桥接部以及压阻测量元件，所述压阻测量元件设置在所述桥接部上。

本发明中的MEMS应变计芯片还具有以下附属特征：

所述空腔为真空密封空腔。

所述桥接部的两端与所述空腔的两端相连接。

所述器件部中还包括悬臂梁，所述压阻测量元件设置在所述悬臂梁上。

所述器件部中包括至少一根桥接部以及至少一对悬臂梁，所述桥接部与所述悬臂梁相互平行；每根所述桥接部上形成有两个所述压阻测量元件，每根所述悬臂梁上形成有一个所述压阻测量元件。

所述压阻测量元件相互之间以惠斯登电桥方式相电连接。

所述器件部包括至少两根相互垂直的所述桥接部，每根所述桥接部上形成有两个所述压阻测量元件。

所述器件部中还包括悬臂梁，所述压阻测量元件设置在所述悬臂梁上。

所述压阻测量元件相互之间以惠斯登电桥方式相电连接。

所述压阻测量元件的上下方及侧壁均形成有氧化硅隔离层。

所述压阻测量元件的末端形成有金属触点。

所述应变计芯片为绝缘体上硅结构，包括上硅层、下硅层以及氧化硅埋层，所述下硅层中在特定位置预先形成有空腔；其中，所述衬底位于所述下硅层中，所述器件部位于所述上硅层中，所述上硅层与所述下硅层之间设置有所述氧化硅埋层。

一种MEMS应变计芯片的制造工艺，所述制造工艺包括以下步骤：

第一步，在预先加工带有空腔的绝缘体上硅硅晶圆片的顶面及底面生长或淀积一层氧化硅层；

第二步，通过光刻及离子植入，对所述绝缘体上硅的上硅层进行局部掺杂；降低其电阻值，形成高导电区域；

第三步，通过光刻以及刻蚀，在所述上硅层上刻蚀出多个深至氧化硅埋层的槽；形成多个压阻测量元件；

第四步，在所述槽内生长或淀积一层氧化硅层；

第五步，通过光刻和刻蚀，在所述高导电区域的顶面氧化硅层刻蚀出多个深至所述上硅层的孔；并在所述孔内淀积金属并引出电极；

第六步，利用光刻和刻蚀，对顶面的所述氧化硅层，所述上硅层以及所述氧化硅埋层进行刻蚀出深至下硅层空腔的槽；形成可自由活动的桥接部及悬臂梁；

第七步，将预先加工有凹陷部的盖板硅晶圆片与所述绝缘体上硅硅晶圆片的顶面进行键合；

第八步，通过研磨及划片，将所述已键合的硅晶圆片减厚及分割，形成完整的MEMS应变计芯片。

对所述盖板的凹陷部的加工步骤包括：通过光刻和刻蚀，在所述盖板上刻蚀出凹陷部。所述刻蚀的方法为以下方法中的一种或多种方法：干法刻蚀或湿法刻蚀，所述干法刻蚀包括：硅的深度反应离子、反应离子、以及气态的二氟化氙刻蚀和氧化硅的反应离子、等离子、以及气态的氟化氢刻蚀。

所述用于湿法腐蚀硅层的腐蚀剂为以下腐蚀剂中的一种或多种的组合：氢氧化钾、四甲基氢氧化铵、或乙二胺邻苯二酚腐蚀液。

所述用于湿法腐蚀氧化硅层的腐蚀剂为以下腐蚀剂中的一种或多种的组合：氢氟酸或缓冲氢氟酸。

相对于背景技术中所提到的MEMS应变计，本发明的MEMS应变计芯片具有以下优点：首先，由于传统MEMS压阻应变计中压阻测量元件之间是依靠PN结隔离的，其截流电流与温度之间的关系为指数关系，当温度提高至150摄氏度时，PN结隔离将会失效。而本发明中的压阻测量元件与衬底之间设置有氧化硅埋层，每个压阻测量元件之间也设置氧化硅来进行绝缘，此外，压阻测量元件顶部上也生长或淀积有氧化硅层。为此，本发明中的每个压阻测量元件是处于上下四周完全绝缘的状态，即使温度升高，本发明中的电隔离也不会失效。其次，在本应变计芯片中，设置在桥接部上的压阻测量元件是用于检测一个径向方向上的应变。而悬臂梁三面悬空，安置在悬臂梁上的压阻测量元件并不会因为芯片应变而变形，所以设置在悬臂梁上的压阻测量元件可用于消除误差。而将多个压阻测量元件以惠斯登电桥的方式进行连接可以消除许多的共模误差。因此本应变计芯片的检测精准度更高。再次，优选地，由衬底和盖板相互连接后形成的空腔为真空的密封空腔。而器件部的主要测量元件均设置在该空腔中。所以外界温度的波动对本应变计芯片的影响较小，而且外部异物也无法接触到测量元件。进一步的增加了本应变计芯片的可靠性。此外，应变计芯片整体采用硅作为原料，一方面解决了各种材料之间因热胀冷缩系数不同而导致的失配问题。另一方面通过MEMS制造流程也使得成本较低。

附图说明

图1为应变计芯片的三维立体示意图。

图2为将图1的应变计芯片的盖板打开及顶面的氧化硅移除后的三维立体示意图。

图3为沿图2中AA’线剖视的三维立体图。

图4为应变计芯片中第一实施例的器件部的俯视图。

图5为应变计芯片中的压阻测量元件的一种蜿蜒设计方案。

图6为应变计芯片中第二实施例的器件部的俯视图。

图7为应变计芯片中压阻测量元件电路连接示意图。

图8为应变计芯片制造工艺的第一步、第二步示意图。

图9为应变计芯片制造工艺的第三步、第四步示意图。

图10为应变计芯片制造工艺的第五步、第六步示意图。

图11为应变计芯片制造工艺的第七步、第八步示意图。

衬底1、器件部2、盖板3、氧化硅层4、凹陷部5、上硅层6、下硅层7、金属触点8、掺杂区9、槽10；

桥接部21、悬臂梁22、压阻测量元件23、恒流电源24。

具体实施方式

下面将结合实施例以及附图对本发明加以详细说明，需要指出的是，所描述的实施例仅旨在便于对本发明的理解，而对其不起任何限定作用。

参照图1、图2、以及图3，按照本发明提供的一种MEMS应变计芯片，包括相互连接的衬底1、器件部2、以及盖板3。其中，衬底1与器件部2之间形成有氧化硅层4；器件部2与盖板3之间也形成有氧化硅层4。衬底1以及盖板3中还分别形成有相互对应的凹陷部5。凹陷部5相互连接后形成一密封的空腔，器件部2位于所述空腔内。在图4、图5和图6中，所述空腔的面积由虚线示处。优选地，所述MEMS应变计芯片采用绝缘体上硅结构，其中包括上硅层6、下硅层7和氧化硅层4。其中衬底1位于所述下硅层7中，并预先形成有凹陷部5，器件部2形成于上硅层6中。上硅层6与下硅层7之间形成有氧化硅层4，该氧化硅层4也被称为氧化硅埋层，其用于电隔离上硅层6和下硅层7。采用绝缘体上硅结构去除了因为各种不同材料的热胀冷缩系数不同而产生的误差。此外，优选地，所述衬底1以及盖板3的凹陷部5所形成的空腔为真空密封空腔，从而防止了外界异物以及温度波动对压阻测量元件23的影响。而器件部2与盖板3之间的氧化硅层4上设置有金属触点8，所述金属触点8与器件部2中的压阻测量元件23相电连接。此外，器件部2处于压阻测量元件23以外的其它部分亦有一个用来接地的的电子触点8相电连接，而外部电路以及其它电子元件也只与电子触点8相电连接，进一步地减少了对压阻测量元件23的干扰。

图1至4展示了本应变计芯片的第一种实施例，其中，所述器件部2包括一根桥接部21和两根悬臂梁22。桥接部21和悬臂梁22上均形成有压阻测量元件R1至R4。正如图4所示，桥接部21上形成有两个压阻测量元件R2和R4，而两根悬臂梁22上分别设置有压阻测量元件R1和R3，其中，桥接部21和两根悬臂梁22之间的区别在于两根悬臂梁22之间形成有刻蚀的槽10，从而将两根悬臂梁22相互断开。也就是说，两根悬臂梁22分别为三面悬空状态。优选地，每个压阻测量元件的四周均形成有氧化硅层4，并且每个压阻测量元件的顶部和底部分别由氧化硅层4进行隔离。从而防止压阻测量元件之间的电串扰。理论上说，在应变计芯片没有应变的情况下，四个压阻测量元件R1至R4的电阻值应当是基本相同的。

参照图2至4，所述压阻测量元件R1至R4为U形，每个压阻测量元件的两端及U形拐弯处均形成有掺杂区。所述掺杂区9是根据器件部2的性质来确定是P+掺杂区还是N+掺杂区的，例如，如果器件部2为P型，则掺杂区9为P+掺杂区。如果器件部2为N型，则掺杂区9为N+掺杂区。由于器件部2的硅电阻率大约为0.1Ω-cm，而掺杂区9的电阻率大约为0.01Ω-cm，在每个压阻测量元件的末端及U形拐弯处设置掺杂区9局部降低了压阻测量元件的电阻值，形成高导电区域，使得每个压阻测量元件的总电阻值只略多于两根横向位于非掺杂区的电阻值。在检测应变的过程中，两根位于非掺杂区中的部分电阻的变化是最大的，通过设置掺杂区9来降低部分区域的电阻值提高了本应变计的检测精准度。当然，压阻测量元件的几何设计并不只限于U形，亦可以是由多个U形部分串联组合而成的蜿蜒设计，图5所示的就是采用了由两个U形部分串联组合而成的压阻测量元件的一种蜿蜒设计方案。

参照图1至3，在使用本应变计芯片时，应变计芯片会通过胶黏剂粘结到需要检测应变的物体表面。通常是使用专门为粘结应变计的树脂胶黏剂或者无机高温胶黏剂来固定所述应变计芯片，而且胶黏剂的厚度较薄，从而能够将物体表面所感受到的应变传输到应变计芯片上，并导致应变计芯片产生与被检测物体表面同样的形变。而且应变计芯片的厚度也比较薄，以防止应变计芯片干扰到物体所受到的应变。由于悬臂梁22为三面悬空，受应变计芯片的各种应变影响较少，形成在悬臂梁22上的压阻测量元件R1和R3的电阻值变化则不大。相反，桥接部21因其两端与所述应变计芯片内所述空腔两边的侧壁相连接，直接感受到应变计芯片沿桥接部21方向的正应变，压阻测量元件R2和R4的电阻值则会产生变化。根据欧姆定律V＝IR，当电流通过压阻测量元件R2和R4，并且R2和R4的电阻值产生变化时，R2和R4的电压也会相应的产生变化。电子电路可以根据检测R2和R4的电压来计算出应变的幅度。根据硅的压阻特性，R2和R4的电阻值变化与检测到的应变接近线性关系。然而，影响压阻测量元件的电阻值的因素不仅限于应变，其他因素，例如周围环境温度的变化也会导致压阻测量元件电阻值的变化。为此，在本方案中，所述压阻测量元件R1和R3主要是用于温度补偿，从而减少由外界温度导致的测量误差。

此外，优选地，参照图7，压阻测量元件R1至R4是以惠斯登电桥的形式来进行电连接，并由一恒流电源24来供电。通过测量点V+和点V-两点之间的电压则可以计算出相应的应变。在没有应变的情况下，压阻测量元件R1至R4的电阻值基本相同，测量点V+和V-之间的电压基本为零。而当应变使得R2和R4的电阻产生变化时，V+和V-之间也会产生一定的电压。惠斯登电桥的连接方式主要消除了共模误差。例如，当温度产生变化时，四个压阻测量元件R1至R4所产生的电阻变化是相同的，所以在没有应变的情况下，V+和V-两点之间的电压依旧为零。所述惠斯登电桥可以由恒压电源或者恒流电源来驱动，但优选地，由恒流电源所激励的惠斯登电桥还有如下优点：硅的压阻效应的负温度系数中的一部分会被电阻的正温度系数所抵消，从而整体降低了由温度造成的误差比例系数。而通过测量测量点Vb的电桥电压可以计算出相应的温度信息，可以进一步对环境温度导致的误差进行补偿。

参照图1及图3，优选地，本应变计芯片的尺寸为：长度大约为2.5毫米，宽度大约为1.5毫米，厚度大约为0.6毫米，而空腔的尺寸大约为：1毫米长，0.5毫米宽，0.1毫米高其中器件部2的厚度大约为20微米。本尺寸一方面在使用过程中不会干扰物体所感受到的应变。另一方面，在制造过程时，一块普通的8英寸硅晶圆片可以制造出数千至一万多个应变计芯片，使得本应变计芯片的制造成本非常的低。然而，以上的尺寸数据仅为本发明的一种示例，而非对本发明保护范围的限制。本领域的技术人员完全可以根据其具体需求来对该尺寸进行修改。

通过采用绝缘体上硅结构、将器件部2设置在由衬底1和盖板3的凹陷部5形成的真空空腔中以及对每一个压阻测量元件23的上下四周用氧化硅4进行隔离，使得本应变计芯片的检测精准度和可靠性得到提高，并且本应变计芯片可以在高达250摄氏度的高温中工作，并且可以检测正负0.2％范围的应变。

图4展示了本应变计芯片的一种实施例，在该实施例中，由于器件部2中只形成有一跟桥接部21，所以只能检测单轴上沿桥接部21方向上的正应变。

图6展示了本应变计芯片的第二种实施例，本实施例中的器件部2中包括两根相互垂直的桥接部21，以及四根悬臂梁22。同样地，形成于悬臂梁22上的压阻测量元件23用于消除温度带来的检测误差。而桥接部21上的四个压阻测量元件23则用于测量双轴两个垂直方向上的正应变。

有关硅压组效应值得注意的是，电阻变化的幅度是与掺杂离子的类型、掺杂离子的浓度以及晶体方向都息息相关，其中，掺杂离子的类型包括P型或者N型。而由于单晶硅为各向异性的物质，晶体方向的不同也会导致电阻变化幅度的不同。导致电阻变化幅度的各项因素在Y.Kanda在IEEE电子器件期刊中(IEEE Transactions on Electron Devices,vol.ED-29,no.1,pp.64-70,1982)所发表的《对硅的压阻系数的图解》一文中有详细的解释。优选地，本发明中的晶体方向应当是使得硅的压阻特性最大化的方向。其中一种做法是：如果器件部2是P型硅，则将器件部2设置在{100}晶体平面上，同时将压阻测量元件23设置在<110>晶体方向上。另外一种P型硅片的设置方法为：将器件部2设置在{110}晶体平面上，同时将压阻测量元件23设置在<110>或<111>方向上。又如器件部2是N型硅，则将器件部2设置在{100}晶体平面上，同时将压阻测量元件23设置在<100>晶体方向上。另外一种N型硅片的设置方法为：将器件部2设置在{110}晶体平面上，同时将压阻测量元件23设置在<100>方向上。如此的摆放方向的另一个优点在于：所有剪切压阻系数均为零，使得即使在测量过程中桥接部21和悬臂梁22上承受有剪切应变，压阻测量元件23也对剪切应变不敏感，从而减少了本应变计的误差。当然，技术人员也可以根据Y.Kanda的描述另行优选及设置器件部2和压阻测量元件23的方向。

最后应当说明的是，以上实施例仅用以说明本发明的技术方案，而非对本发明保护范围的限制，尽管参照较佳实施例对本发明作了详细地说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的实质和范围。

接下来，参照图8至图11对本应变计芯片的制造工艺进行进一步的描述。本工艺适用于本应变计中第一种和第二种实施例所展示的结构，其中，采用了在特定位置带有空腔5的绝缘体上硅结构，包括上硅层6，氧化硅埋层4以及下硅层7，所述空腔5位于下硅层7中。这种带有空腔的绝缘体上硅结构一般都是通过硅-硅键合制造而成的：先在下硅层硅晶圆片的特定位置和图案形成特定深度的凹陷，再将表面上形成有氧化硅层的上硅层硅晶圆片键合到上面，最后把上硅层研磨减厚到特定的厚度，形成带有空腔的绝缘体上硅硅晶圆片。故此，本制作工艺是采用带有空腔的绝缘体上硅硅晶圆片作为原材料，之后再作包括以下的加工步骤：

第一步，对在特定位置带有空腔的绝缘体上硅硅晶圆片进行高温氧化处理，在其顶面及底面形成一层氧化硅层4，或者利用化学气相淀积法(Chemical Vapor Deposition)淀积一层氧化硅层4。

第二步，在所述绝缘体上硅硅晶圆片的顶面上涂覆光刻胶，之后按照特定图案对所述顶面进行曝光，并用显影剂将已曝光的光刻胶去除，及将未经曝光的光刻胶烘烤。这样被曝光的图案就会显现出来。再用离子注入技术，并通过能量控制，使离子有足够能量穿越未被光刻胶覆盖的顶面氧化硅层而植入上硅层里，同时，在被光刻胶覆盖的地方，离子却被挡于光刻胶层当中。这样就可以对所述绝缘体上硅的上硅层6进行局部掺杂，形成掺杂区9，从而降低该区域的电阻值，形成高导电区域；其中，如果上硅层6为P型，则使用P型掺杂离子，例如硼。如果上硅层6为N型，则使用N型掺杂离子，例如磷。最后将所有光刻胶去除。除了上述离子注入技术之外，亦可以使用杂质高温扩散技术来进行局部掺杂。

第三步，在所述绝缘体上硅硅片的顶面进行光刻，再用反应离子或等离子干法刻蚀、或氢氟酸腐蚀、对顶面氧化硅层4进行局部刻蚀，从而在顶面形成多个深至上硅层6的槽10。之后，利用深度反应离子刻蚀或其它干法或湿法刻蚀，进一步将槽10中的上硅层6刻蚀至氧化硅埋层4。从而形成多个压阻测量元件23。

第四步，利用高温氧化或化学气相淀积法在所述槽10中生长或淀积一层氧化硅隔离层4。至此，压阻测量元件上下四周各方均被氧化硅绝缘层包裹。

第五步，利用光刻技术，再用反应离子或等离子干法刻蚀、或氢氟酸腐蚀、对顶面氧化硅层4进行局部刻蚀，从而在顶面形成多个深至所述上硅层6中掺杂区9的孔，并在所述孔中及整个硅晶圆片顶面淀积金属，再利用光刻及金属腐蚀，引出金属电极图案。

第六步，利用光刻技术，再用反应离子或等离子干法刻蚀、或氢氟酸腐蚀，对顶面氧化硅层4进行局部刻蚀，从而在顶面形成深至上硅层6的槽10。之后再用深度反应离子刻蚀或其它干法或湿法刻蚀，进一步将槽10中的上硅层6刻蚀至氧化硅埋层4。然后，利用反应离子或等离子干法刻蚀进一步将槽10中的氧化硅埋层4刻穿，直至下硅层7的空腔5。最后再用等离子干法刻蚀将光刻胶去除，从而形成被释放的桥接部及悬臂梁。

第七步，将预先有凹陷加工的盖板硅晶圆片与所述绝缘体上硅硅晶圆片的顶面进行真空键合，形成密封的真空空腔。其中的键合技术可以为硅-硅直接键合、共熔键合、焊烧键合、或阳极键合。

第八步，通过研磨及划片，将所述已键合的硅晶圆片减厚及分割，形成完整的MEMS应变计芯片。

其中，所述刻蚀的方法为以下方法中的一种或多种方法：干法刻蚀或湿法刻蚀，所述干法刻蚀包括：硅的深度反应离子、反应离子、以及气态的二氟化氙刻蚀和氧化硅的反应离子、等离子、以及气态的氟化氢刻蚀。

所述用于湿法腐蚀硅层的腐蚀剂为以下腐蚀剂中的一种或多种的组合：氢氧化钾、四甲基氢氧化铵、或乙二胺邻苯二酚腐蚀液。

所述用于湿法腐蚀氧化硅层的腐蚀剂为氢氟酸或缓冲氢氟酸。

本发明的应变计芯片采用了将测量元件设置在真空的空腔中，大大减少了外界环境因素和异物对本应变计芯片的影响。也增强了本应变计芯片的可靠性和检测精准度。此外，将每一个压阻测量元件包裹在一层氧化硅层4中，使得每个压阻测量元件之间相互隔离，减少了压阻测量元件之间的串扰和误差。这种隔离方式也使得本应变计芯片可以在高温环境中进行检测。再次，将压阻测量元件以惠斯登电桥的方式进行电连接能够减少由外界因素导致的共模误差，也降低了温度对应变计芯片检测精准度的影响。而通过采用绝缘体上硅硅晶圆片来制作本应变计芯片，一方面绝缘体上硅硅片为成熟技术，价格低廉。另一方面也解决了各种材料之间因热胀冷缩系数不同而导致的失配问题。而正如上文所提到的，一块普通的8英寸硅晶圆片可以制造数千至一万多个应变计芯片，从此也可以看出本应变计芯片的制造成本低的特点。

最后应当说明的是，以上实施例仅用以说明本发明的技术方案，而非对本发明保护范围的限制，尽管参照较佳实施例对本发明作了详细地说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的实质和范围。

Claims (19)

1.一种MEMS应变计芯片，包括相互连接的衬底、器件部以及盖板，其特征在于：所述衬底与所述器件部之间以及所述器件部与所述盖板之间形成有氧化硅层；所述衬底以及所述盖板上分别形成有凹陷部，衬底凹陷部与盖板凹陷部相连接并形成一空腔，所述器件部位于所述空腔内；所述器件部包括桥接部以及压阻测量元件，所述桥接部上设置有所述压阻测量元件；所述器件部中还包括悬臂梁，所述悬臂梁上也设置有所述压阻测量元件，其中，所述压阻测量元件的上、下方及侧壁均形成有氧化硅隔离层。

2.如权利要求1所述的应变计芯片，其特征在于：所述桥接部的两端与所述空腔的两端相连接。

3.如权利要求2所述的应变计芯片，其特征在于：所述器件部中包括至少一根桥接部以及至少一对悬臂梁，所述桥接部与所述悬臂梁相互平行；每根所述桥接部上形成有两个所述压阻测量元件，每根所述悬臂梁上形成有一个所述压阻测量元件。

4.如权利要求3所述的应变计芯片，其特征在于：所述压阻测量元件相互之间以惠斯登电桥方式电连接。

5.如权利要求1所述的应变计芯片，其特征在于：所述器件部包括至少两根相互垂直的所述桥接部，每根所述桥接部上形成有两个所述压阻测量元件。

6.如权利要求5所述的应变计芯片，其特征在于：所述压阻测量元件相互之间以惠斯登电桥方式电连接。

7.如权利要求1所述的应变计芯片，其特征在于：所述压阻测量元件的末端形成有金属触点。

8.如权利要求1所述的应变计芯片，其特征在于：所述应变计芯片为绝缘体上硅结构，包括上硅层、下硅层以及氧化硅埋层，所述下硅层中形成有空腔；其中，所述衬底位于所述下硅层中，所述器件部位于所述上硅层中，所述上硅层与所述下硅层之间设置有所述氧化硅埋层。

9.如权利要求8所述的应变计芯片，其特征在于：所述器件部是设置在{100}晶体平面上的P型硅，所述压阻测量元件设置在<110>晶体方向上。

10.如权利要求8所述的应变计芯片，其特征在于：所述器件部是设置在{100}晶体平面上的N型硅，所述压阻测量元件设置在<100>晶体方向上。

11.如权利要求8所述的应变计芯片，其特征在于：所述器件部是设置在{110}晶体平面上的P型硅，所述压阻测量元件设置在<110>或<111>晶体方向上。

12.如权利要求8所述的应变计芯片，其特征在于：所述器件部是设置在{110}晶体平面上的N型硅，所述压阻测量元件设置在<100>晶体方向上。

13.如权利要求8所述的应变计芯片，其特征在于：所述器件部是设置在{111}晶体平面上的P型硅。

14.一种MEMS应变计芯片的制造工艺，其特征在于：所述制造工艺包括以下步骤：

第一步，在预先加工带有空腔的绝缘体上硅硅晶圆片的顶面及底面生长或淀积一层氧化硅层；

第二步，通过光刻及离子植入，对所述绝缘体上硅硅晶圆片的上硅层进行局部掺杂；形成高导电区域；

第三步，通过光刻以及刻蚀，在所述上硅层上刻蚀出多个深至氧化硅埋层的槽；形成多个压阻测量元件；

第四步，在所述槽内生长或淀积一层氧化硅层；

第五步，通过光刻和刻蚀，在所述高导电区域的顶面氧化硅层刻蚀出多个深至所述上硅层的孔；并在所述孔内淀积金属并引出电极；

第六步，利用光刻和刻蚀，对顶面的氧化硅层，所述上硅层以及所述氧化硅埋层进行刻蚀出深至下硅层空腔的槽；形成可自由活动的桥接部及悬臂梁；

第七步，将预先加工有凹陷部的盖板硅晶圆片与所述绝缘体上硅硅晶圆片的顶面进行键合；

第八步，通过研磨及划片，将所述已键合的硅晶圆片减厚及分割，形成完整的MEMS应变计芯片。

15.根据权利要求14所述的MEMS应变计芯片的制造工艺，其特征在于：对所述盖板的凹陷部的加工步骤包括：通过光刻和刻蚀，在所述盖板上刻蚀出凹陷部。

16.根据权利要求14所述的MEMS应变计芯片的制造工艺，其特征在于：所述刻蚀的方法为以下方法中的一种或多种方法：干法刻蚀或湿法刻蚀，所述干法刻蚀包括：反应离子、以及气态的二氟化氙刻蚀和氧化硅的反应离子、等离子、以及气态的氟化氢刻蚀。

17.根据权利要求14所述的MEMS应变计芯片的制造工艺，其特征在于：用于湿法刻蚀的腐蚀硅层的腐蚀剂为以下腐蚀剂中的一种或多种的组合：氢氧化钾、四甲基氢氧化铵、乙二胺邻苯二酚腐蚀液。

18.根据权利要求14所述的MEMS应变计芯片的制造工艺，其特征在于：用于湿法刻蚀的腐蚀氧化硅层的腐蚀剂为以下腐蚀剂中的一种或多种的组合：氢氟酸以及缓冲氢氟酸。

19.根据权利要求16所述的MEMS应变计芯片的制造工艺，其特征在于：所述反应离子为硅的深度反应离子。