CN105140297A - 薄膜晶体管及其制备方法、阵列基板和显示装置 - Google Patents
薄膜晶体管及其制备方法、阵列基板和显示装置 Download PDFInfo
- Publication number
- CN105140297A CN105140297A CN201510593922.2A CN201510593922A CN105140297A CN 105140297 A CN105140297 A CN 105140297A CN 201510593922 A CN201510593922 A CN 201510593922A CN 105140297 A CN105140297 A CN 105140297A
- Authority
- CN
- China
- Prior art keywords
- straightway
- drain electrode
- warp architecture
- curved section
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 48
- 239000000758 substrate Substances 0.000 title claims abstract description 19
- 238000002360 preparation method Methods 0.000 title claims abstract description 8
- 230000000694 effects Effects 0.000 abstract description 8
- 238000005516 engineering process Methods 0.000 abstract description 8
- 238000005452 bending Methods 0.000 abstract 3
- 230000007423 decrease Effects 0.000 description 5
- 230000005611 electricity Effects 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 description 2
- 230000007812 deficiency Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明涉及显示技术领域,具体涉及一种薄膜晶体管及其制备方法、阵列基板和显示装置。一种薄膜晶体管,包括栅电极、源电极、漏电极以及漏电极引线,所述源电极由N个第一弯曲结构连接形成,所述漏电极由N-1个第二弯曲结构连接形成,所述源电极与所述漏电极对合设置,所述漏电极引线连接在所述漏电极上,所述漏电极引线的数量为(1~N-1)条。该薄膜晶体管采用N个弯曲结构连接成一整体作为漏电极,因此可以只采用(1~N-1)条漏电极引线与漏电极相连,减少了漏电极引线和引线凹槽的数量、减小了引线凹槽总宽度,既保证了较大的充电电流,又达到了减少TFT的光漏电的效果。
Description
技术领域
本发明涉及显示技术领域,具体涉及一种薄膜晶体管及其制备方法、阵列基板和显示装置。
背景技术
现有的一种广视角显示装置为高级超维场转换技术(ADvancedSuperDimensionSwitch,简称:ADSDS)显示装置,其结构为,在阵列基板上依次沉积公共电极、栅电极、栅绝缘层、有源层、源漏电极、第二绝缘层、像素电极,并通过在控制像素电极与公共电极之间形成电势差,实现水平电场驱动,从而实现显示。
在现有的阵列基板结构中,源漏电极与栅极之间设置有有源层,当像素尺寸要求比较大时,为了满足充电电流的需求,需要对薄膜晶体管(ThinFilmTransistor,简称:TFT)的结构进行改进,于是,一种新的TFT应运而生,如图1所示,薄膜晶体管中的源电极3设计为由两个类似“U”型的弯曲结构连接组合而成,漏电极4由两条相互平行的直线段组成,每一直线段位于一个“U”型弯曲结构的开口区域。漏电极4的每一直线段连接一条漏电极引线5,漏电极引线5为一条与漏电极4的直线段同轴设置、且宽度大于漏电极4的直线段的另一直线段。所以两条漏电极引线5的一端分别连接在漏电极4的一条直线段上,其另一端从栅电极2的区域引出。
上述TFT结构在实际应用中不可避免地存在以下问题:
漏电极4的结构为两条直线段,每一直线段都必须各自连接一条漏电极引线5从而连接为一体,漏电极引线5的数量与直线段的数量相等;相应的,为了引出全部漏电极引线5,在栅电极2上也就需要开设相应数量的引线凹槽。然而,引线凹槽在某种程度上会造成光漏电,由于产生光漏电的大小与栅电极2上开设的引线凹槽的总宽度呈正相关,因此,随着引线凹槽数量的增加,不可避免地会加剧光漏电现象,影响显示效果。
可见,设计一种漏电极引线和引线凹槽数量少,从而引线凹槽的总宽度较小,光漏电较少的薄膜晶体管成为目前亟待解决的技术问题。
发明内容
本发明的目的在于针对上述现有技术的不足,提供一种薄膜晶体管及其制备方法、阵列基板和显示装置,有效地减少了TFT的光漏电。
解决本发明技术问题所采用的技术方案是该薄膜晶体管,包括栅电极、源电极、漏电极以及漏电极引线,其中,所述源电极由N个第一弯曲结构连接形成,所述第一弯曲结构包括第一曲线段以及分别连接于所述第一曲线段两端的第一直线段和第二直线段,
所述第一弯曲结构的所述第一直线段/所述第二直线段与相邻所述第一弯曲结构的所述第二直线段/所述第一直线段以重合的方式连接,形成所述源电极,
所述漏电极由N-1个第二弯曲结构连接形成,所述第二弯曲结构包括第二曲线段以及分别连接于所述第二曲线段两端的第三直线段和第四直线段,所述漏电极引线与所述第二曲线段连接,
所述第二直线段与所述第一直线段以重合的方式连接的部分对应着所述第二曲线段,所述第三直线段和所述第四直线段对应着所述第一曲线段。
优选的是,第一个所述第一弯曲结构的所述第一直线段的长度大于所述第二直线段的长度,第N个所述第一弯曲结构的所述第二直线段的长度大于所述第一直线段的长度,其它所述第一直线段与所述第二直线段的长度相等。
优选的是,所述第三直线段的长度等于所述第四直线段的长度。
优选的是,所述漏电极引线的数量为M,其中:1≤M≤N-1。
优选的是,当M=N-1时,所述漏电极引线与所述第二曲线段一一对应连接;当1<M<N-1时,所述漏电极引线与所述第二曲线段间隔连接;当M=1时,所述漏电极引线连接在一个所述第二曲线段上。
优选的是,N≥2,当N>2时,所述第二弯曲结构的所述第三直线段/所述第四直线段与相邻所述第二弯曲结构的所述第四直线段/所述第三直线段以重合的方式连接,形成所述漏电极。
优选的是,还包括基板,所述栅电极位于所述基板上,所述源电极和所述漏电极相对于所述栅电极远离所述基板设置,且所述源电极与所述漏电极同层设置。
优选的是还包括基板,所述源电极和所述漏电极位于所述基板上,所述源电极与所述漏电极同层设置,所述栅电极相对于所述源电极和所述漏电极远离所述基板设置。
一种阵列基板,包括上述薄膜晶体管。
一种显示装置,包括上述阵列基板。
一种薄膜晶体管的制备方法,薄膜晶体管包括栅电极、源电极、漏电极以及漏电极引线,所述源电极由N个第一弯曲结构连接形成,所述第一弯曲结构包括第一曲线段以及分别连接于所述第一曲线段两端的第一直线段和第二直线段,
所述第一弯曲结构的所述第一直线段/所述第二直线段与相邻所述第一弯曲结构的所述第二直线段/所述第一直线段以重合的方式连接,形成所述源电极,
所述漏电极由N-1个第二弯曲结构连接形成,所述第二弯曲结构包括第二曲线段以及分别连接于所述第二曲线段两端的第三直线段和第四直线段,所述漏电极引线与所述第二曲线段连接,
所述第二直线段与所述第一直线段以重合的方式连接的部分对应着所述第二曲线段,所述第三直线段和所述第四直线段对应着所述第一曲线段;
所述源电极和所述漏电极采用同一张半色调掩膜板或灰色调掩膜板形成。
本发明的技术效果为:该薄膜晶体管采用N个弯曲结构连接成一整体作为漏电极,因此可以只采用(1~N-1)条漏电极引线与漏电极相连,减少了漏电极引线和引线凹槽的数量、减小了引线凹槽总宽度,既保证了较大的充电电流,又达到了减少TFT的光漏电的效果。
附图说明
图1为现有的薄膜晶体管的结构示意图;
图2为本发明实施例1中薄膜晶体管中漏电极引线数量为3时的结构示意图;
图3为图2中包含第一弯曲结构和第二弯曲结构的局部放大图;
图4为本发明实施例1中薄膜晶体管中漏电极引线数量为2时的结构示意图;
图5为本发明实施例2中薄膜晶体管的结构示意图;
其中,附图标记为:
1-有源层;2-栅电极;
3-源电极;31-第一弯曲结构;311-第一直线段;312-第一曲线段;313-第二直线段;
4-漏电极;41-第二弯曲结构;411-第三直线段;412-第二曲线段;413-第四直线段;
5-漏电极引线。
具体实施方式
为使本领域技术人员更好地理解本发明的技术方案,下面结合附图和具体实施方式对本发明作进一步详细描述。
实施例1:
本实施例提供一种薄膜晶体管,其采用N(N>2)个弯曲结构连接成一整体作为漏电极,再采用(1~N-1)条漏电极引线与漏电极相连,能够有效减少漏电极引线和引线凹槽的数量、减小引线凹槽总宽度,从而减少TFT的光漏电的影响。
该薄膜晶体管的具体结构如图2、图3所示,包括栅电极2、源电极3、漏电极4以及漏电极引线5,其中源电极3由N个第一弯曲结构31连接形成,第一弯曲结构31包括第一曲线段312以及分别连接于第一曲线段312两端的第一直线段311和第二直线段313。
位于最左侧的第一个第一弯曲结构31的第二直线段313与相邻的第二个第一弯曲结构31的第一直线段311以重合的方式连接,第二个第一弯曲结构31的第二直线段313与相邻的第三个第一弯曲结构31的第一直线段311以重合的方式连接,如此循环连接,直到第N-1(N>2)个第一弯曲结构31的第二直线段313与位于最右侧的第N个第一弯曲结构31的第一直线段311以重合的方式连接,从而形成源电极3。
与源电极3的结构相似,漏电极4由N-1个第二弯曲结构41连接形成,第二弯曲结构41包括第二曲线段412以及分别连接于第二曲线段412两端的第三直线段411和第四直线段413。
位于最左侧的第一个第二弯曲结构41的第四直线段413与相邻的第二个第二弯曲结构41的第三直线段411以重合的方式连接,第二个第二弯曲结构41的第四直线段413与相邻的第三个第二弯曲结构41的第三直线段411以重合的方式连接,如此循环连接,直到第N-2个第二弯曲结构41的第四直线段413与位于最右侧的第N-1个第二弯曲结构41的第三直线段411以重合的方式连接,从而形成漏电极4。
源电极3与漏电极4对合设置,源电极3中的第二直线段313与第一直线段311以重合的方式连接的部分对应着漏电极4中的第二曲线段412;漏电极4中的第三直线段411和第四直线段413对应着源电极3中的第一曲线段312。
为了使源电极3与漏电极4对合设置的效果更好,优选的是,将源电极3中最左侧的第一个第一弯曲结构31的第一直线段311的长度大于其第二直线段313的长度;最右侧的第N个第一弯曲结构31的第二直线段313的长度大于其第一直线段311的长度,其它第一弯曲结构31包括的第一直线段311与第二直线段313的长度相等。这样,源电极3中最左侧的第一个第一弯曲结构31和最右侧的第N个第一弯曲结构31的形状类似于“J”型形状,其它第一弯曲结构31的形状类似于“U”型形状,相比于将所有第一弯曲结构31均设置成相同的“U”型形状,可以使源电极3与漏电极4对合设置的效果更好。
相应的,为了使漏电极4的结构简单,优选的是,漏电极4中的所有第三直线段411的长度等于第四直线段413的长度。
源电极3和漏电极4的正投影均落在有源层1所在的区域内。在具体结构上,漏电极引线5的结构为一直线段,且连接在漏电极4的第二曲线段412上背离第二弯曲结构41开口方向的一侧,充当漏电极引线5的直线段宽度较大、与相邻两个第一弯曲结构31重合的直线段基本位于同一直线上。同时,漏电极引线5经过栅电极2上的引线凹槽引出。因为形成漏电极4的所有第二弯曲结构41依次相连组合成了一整体,因此,漏电极引线5的数量M的取值范围可以是1≤M≤N-1,相应的引线凹槽的数量等于漏电极引线5的数量。
当漏电极引线5的数量M=N-1时,漏电极引线5与漏电极4的所有第二弯曲结构41一一对应连接;例如图2所示,取N=4,则M=3,即第一弯曲结构31的数量是4,第二弯曲结构41的数量是3,漏电极引线5的数量和引线凹槽的数量都是3。这样,相比现有技术中的方案,此种薄膜晶体管的结构中减少了1个引线凹槽,引线凹槽的总宽度也相应减小,从而TFT的光漏电也将减少。
当漏电极引线5的数量M的取值是1<M<N-1时,漏电极引线5与漏电极4中的第二曲线段412间隔连接;例如图4所示,取N=4,则M=3,即第一弯曲结构31的数量是4,第二弯曲结构41的数量是3,漏电极引线5的数量和引线凹槽的数量都取2,将两条漏电极引线5分别连接在最左侧和最右侧的第二弯曲结构41上,使中间间隔一个第二弯曲结构41。这样,相比现有技术中的方案,此种薄膜晶体管的结构中减少了2个引线凹槽,引线凹槽的总宽度也相应减小,从而TFT的光漏电也将减少。
当漏电极引线5的数量为1时,漏电极引线5连接在任何一个第二弯曲结构41上均可,优选的是,将漏电极引线5连接在位于中间位置的那一个第二弯曲结构41上。第一弯曲结构31和第二弯曲结构41的数量可以有多种选择,在此不作限定。相应的,只需要设置1个引线凹槽。这样,相比现有技术中的方案,此种薄膜晶体管的结构中减少了N-2个引线凹槽,引线凹槽的总宽度也相应大大减小,不仅保证了较大的充电电流,而且TFT的光漏电也将大大减少。
相应的,本实施例中的薄膜晶体管的制备方法,针对由N个第一弯曲结构连接形成的源电极以及由N-1个第二弯曲结构连接形成的漏电极,可以通过一张半色调掩膜板(HalfToneMask,简称HTM)或灰色调掩膜板(GrayToneMask,简称GTM)形成有源层及源漏电极图形。这样,源电极3和漏电极4的正投影均落在有源层1所在的区域内。
本实施例还提供一种采用上述任一一种薄膜晶体管的阵列基板,该阵列基板具有更佳的性能。
实施例2:
本实施例提供一种薄膜晶体管,该薄膜晶体管的设计思路与实施例1中的薄膜晶体管相同,两者不同之处仅在于:如图5所示,本实施例中的薄膜晶体管的源电极3只包括2个第一弯曲结构31,漏电极4只包括1个第二弯曲结构41,相应的,漏电极引线5和引线凹槽的数量均为1。
本实施例中薄膜晶体管的其他结构与实施例1相同,这里不再赘述。
这样,相比现有技术中的方案,本实施例中薄膜晶体管的结构中减少了1个引线凹槽,引线凹槽的总宽度也相应减小,从而TFT的光漏电也将减少。
本实施例还提供一种采用上述薄膜晶体管的阵列基板,该阵列基板具有更佳的性能。
实施例1和实施例2中的薄膜晶体管通过改进了源电极、漏电极以及栅电极的形状结构,实现了减少漏电极引线和引线凹槽的数量的效果。
容易理解的是,上述改进方案可以运用在底栅型薄膜晶体管的结构中。在底栅型薄膜晶体管的结构中,将栅电极、公共电极均设置在基板上,且公共电极与栅电极分离;栅绝缘层形成在栅电极上并覆盖整个基板;将源电极和漏电极相对于栅电极远离基板设置,且源电极与漏电极设置在同一层;有源层及源漏电极依次形成在栅绝缘层上。源电极和漏电极的结构可以采用实施例1和实施例2中任一一种源电极和漏电极的结构,相应可以减少漏电极引线和引线凹槽的数量;此外,在源漏电极上方形成绝缘层,并通过绝缘层掩膜板在绝缘层上形成过孔;像素电极以梳妆结构形成在该绝缘层上,并通过过孔与源漏电极中的漏电极相连。
上述改进方案也可以运用在顶栅型薄膜晶体管的结构中,在顶栅型薄膜晶体管的结构中,将源电极和漏电极同层地设置在基板上,将栅电极相对于源电极和漏电极远离基板设置;对应调整其它层结构的次序,在此不再赘述。
实施例3:
本实施例提供了一种显示装置,其包括实施例1或实施例2中任意一种阵列基板。
所述显示装置可以为:液晶显示面板、电子纸、OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
本发明的薄膜晶体管中,通过采用N(N≥2)个弯曲结构连接成一整体作为漏电极,再采用(1~N-1)条漏电极引线与漏电极相连,从而达到减少漏电极引线和引线凹槽的数量、减小引线凹槽总宽度,既保证了较大的充电电流,又达到了减少TFT的光漏电的效果;同时,也为制备光漏电较少的阵列基板和显示装置提供了保证。
可以理解的是,以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式,然而本发明并不局限于此。对于本领域内的普通技术人员而言,在不脱离本发明的精神和实质的情况下,可以做出各种变型和改进,这些变型和改进也视为本发明的保护范围。
Claims (11)
1.一种薄膜晶体管,包括栅电极、源电极、漏电极以及漏电极引线,其特征在于,所述源电极由N个第一弯曲结构连接形成,所述第一弯曲结构包括第一曲线段以及分别连接于所述第一曲线段两端的第一直线段和第二直线段,
所述第一弯曲结构的所述第一直线段/所述第二直线段与相邻所述第一弯曲结构的所述第二直线段/所述第一直线段以重合的方式连接,形成所述源电极,
所述漏电极由N-1个第二弯曲结构连接形成,所述第二弯曲结构包括第二曲线段以及分别连接于所述第二曲线段两端的第三直线段和第四直线段,所述漏电极引线与所述第二曲线段连接,
所述第二直线段与所述第一直线段以重合的方式连接的部分对应着所述第二曲线段,所述第三直线段和所述第四直线段对应着所述第一曲线段。
2.根据权利要求1所述薄膜晶体管,其特征在于,第一个所述第一弯曲结构的所述第一直线段的长度大于所述第二直线段的长度,第N个所述第一弯曲结构的所述第二直线段的长度大于所述第一直线段的长度,其它所述第一直线段与所述第二直线段的长度相等。
3.根据权利要求1所述薄膜晶体管,其特征在于,所述第三直线段的长度等于所述第四直线段的长度。
4.根据权利要求1所述薄膜晶体管,其特征在于,所述漏电极引线的数量为M,其中:1≤M≤N-1。
5.根据权利要求4所述薄膜晶体管,其特征在于,当M=N-1时,所述漏电极引线与所述第二曲线段一一对应连接;当1<M<N-1时,所述漏电极引线与所述第二曲线段间隔连接;当M=1时,所述漏电极引线连接在一个所述第二曲线段上。
6.根据权利要求1-5任一所述薄膜晶体管,其特征在于,N≥2,当N>2时,所述第二弯曲结构的所述第三直线段/所述第四直线段与相邻所述第二弯曲结构的所述第四直线段/所述第三直线段以重合的方式连接,形成所述漏电极。
7.根据权利要求1所述薄膜晶体管,其特征在于,还包括基板,所述栅电极位于所述基板上,所述源电极和所述漏电极相对于所述栅电极远离所述基板设置,且所述源电极与所述漏电极同层设置。
8.根据权利要求1所述薄膜晶体管,其特征在于,还包括基板,所述源电极和所述漏电极位于所述基板上,所述源电极与所述漏电极同层设置,所述栅电极相对于所述源电极和所述漏电极远离所述基板设置。
9.一种阵列基板,其特征在于,包括权利要求1至8任一所述薄膜晶体管。
10.一种显示装置,其特征在于,包括权利要求9所述阵列基板。
11.一种薄膜晶体管的制备方法,薄膜晶体管包括栅电极、源电极、漏电极以及漏电极引线,其特征在于,所述源电极由N个第一弯曲结构连接形成,所述第一弯曲结构包括第一曲线段以及分别连接于所述第一曲线段两端的第一直线段和第二直线段,
所述第一弯曲结构的所述第一直线段/所述第二直线段与相邻所述第一弯曲结构的所述第二直线段/所述第一直线段以重合的方式连接,形成所述源电极,
所述漏电极由N-1个第二弯曲结构连接形成,所述第二弯曲结构包括第二曲线段以及分别连接于所述第二曲线段两端的第三直线段和第四直线段,所述漏电极引线与所述第二曲线段连接,
所述第二直线段与所述第一直线段以重合的方式连接的部分对应着所述第二曲线段,所述第三直线段和所述第四直线段对应着所述第一曲线段;
所述源电极和所述漏电极采用同一张半色调掩膜板或灰色调掩膜板形成。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510593922.2A CN105140297A (zh) | 2015-09-17 | 2015-09-17 | 薄膜晶体管及其制备方法、阵列基板和显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510593922.2A CN105140297A (zh) | 2015-09-17 | 2015-09-17 | 薄膜晶体管及其制备方法、阵列基板和显示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN105140297A true CN105140297A (zh) | 2015-12-09 |
Family
ID=54725584
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510593922.2A Pending CN105140297A (zh) | 2015-09-17 | 2015-09-17 | 薄膜晶体管及其制备方法、阵列基板和显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105140297A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107121865A (zh) * | 2017-06-07 | 2017-09-01 | 深圳市华星光电技术有限公司 | 一种薄膜晶体管、tft基板以及显示面板 |
US10509279B2 (en) | 2017-06-07 | 2019-12-17 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd | Thin film transistor, TFT substrate, and display panel having source eletrodes and gate electrodes comprising U-shape structures |
CN110797411A (zh) * | 2019-10-09 | 2020-02-14 | 南京中电熊猫平板显示科技有限公司 | 一种薄膜晶体管及其制造方法、阵列基板 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101369589A (zh) * | 2008-10-15 | 2009-02-18 | 友达光电股份有限公司 | 薄膜晶体管数组基板 |
US20130062608A1 (en) * | 2011-09-12 | 2013-03-14 | Sony Corporation | Thin-film transistor and electronic unit |
CN104091830A (zh) * | 2014-06-20 | 2014-10-08 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其修复方法、goa电路及显示装置 |
-
2015
- 2015-09-17 CN CN201510593922.2A patent/CN105140297A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101369589A (zh) * | 2008-10-15 | 2009-02-18 | 友达光电股份有限公司 | 薄膜晶体管数组基板 |
US20130062608A1 (en) * | 2011-09-12 | 2013-03-14 | Sony Corporation | Thin-film transistor and electronic unit |
CN104091830A (zh) * | 2014-06-20 | 2014-10-08 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其修复方法、goa电路及显示装置 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107121865A (zh) * | 2017-06-07 | 2017-09-01 | 深圳市华星光电技术有限公司 | 一种薄膜晶体管、tft基板以及显示面板 |
US10509279B2 (en) | 2017-06-07 | 2019-12-17 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd | Thin film transistor, TFT substrate, and display panel having source eletrodes and gate electrodes comprising U-shape structures |
CN110797411A (zh) * | 2019-10-09 | 2020-02-14 | 南京中电熊猫平板显示科技有限公司 | 一种薄膜晶体管及其制造方法、阵列基板 |
WO2021068481A1 (zh) * | 2019-10-09 | 2021-04-15 | 南京中电熊猫液晶显示科技有限公司 | 一种薄膜晶体管及其制造方法、阵列基板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106684101B (zh) | 阵列基板、显示面板及显示装置 | |
CN102243838B (zh) | 显示设备 | |
CN106855674B (zh) | 阵列基板、显示面板和显示装置 | |
CN103676280B (zh) | 阵列基板及其制造方法和触摸屏 | |
US20160035747A1 (en) | Array substrate and fabrication method thereof | |
CN102937767B (zh) | 阵列基板、显示装置和阵列基板的制作方法 | |
CN102394247B (zh) | 薄膜晶体管元件及显示面板的像素结构与驱动电路 | |
CN102929051B (zh) | 一种防静电液晶显示屏及其制造方法 | |
CN204496141U (zh) | 液晶屏及显示装置 | |
CN104102402A (zh) | 触控基板及显示装置 | |
CN105629597A (zh) | 阵列基板及其显示驱动方法、制作方法、显示装置 | |
CN106094272B (zh) | 一种显示基板、其制作方法及显示装置 | |
CN104122687A (zh) | 平面显示装置 | |
CN205450520U (zh) | 阵列基板和显示装置 | |
EP2728403A1 (en) | Array substrate and display device | |
CN104916651B (zh) | 阵列基板和显示装置 | |
CN105974686A (zh) | 一种阵列基板以及显示面板 | |
US10203570B2 (en) | Array substrate, display panel and display device | |
CN105068344A (zh) | 显示面板及其像素阵列 | |
WO2016065798A1 (zh) | 阵列基板及其制造方法、显示装置 | |
CN103412447A (zh) | 一种液晶显示面板和显示装置 | |
CN103135298A (zh) | Tft-lcd阵列基板及其制造方法以及显示屏 | |
CN105140297A (zh) | 薄膜晶体管及其制备方法、阵列基板和显示装置 | |
US9563091B2 (en) | Pixel structure | |
CN103928471B (zh) | 一种阵列基板及其制备方法、显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20151209 |