Nothing Special   »   [go: up one dir, main page]

CN104810321A - 一种tft阵列基板及显示装置的制备方法 - Google Patents

一种tft阵列基板及显示装置的制备方法 Download PDF

Info

Publication number
CN104810321A
CN104810321A CN201510219228.4A CN201510219228A CN104810321A CN 104810321 A CN104810321 A CN 104810321A CN 201510219228 A CN201510219228 A CN 201510219228A CN 104810321 A CN104810321 A CN 104810321A
Authority
CN
China
Prior art keywords
photoresist
semiconductor layer
shielding patterns
electrode
remove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510219228.4A
Other languages
English (en)
Inventor
姜晓辉
张家祥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201510219228.4A priority Critical patent/CN104810321A/zh
Publication of CN104810321A publication Critical patent/CN104810321A/zh
Priority to US15/083,017 priority patent/US20160322404A1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明的实施例提供一种TFT阵列基板及显示装置的制备方法，涉及显示技术领域，可以避免在沟道区产生ITO残留。所述TFT阵列基板的制备方法，包括：在基板上形成半导体层，并在所述半导体层上形成至少与所述半导体层的沟道区对应的遮挡图案，所述遮挡图案与所述半导体层接触；在形成有所述遮挡图案的基板上形成ITO材料的透明电极，并在形成所述透明电极后去除所述遮挡图案。用于TFT阵列基板及显示装置的制备。

Description

一种TFT阵列基板及显示装置的制备方法
技术领域
本发明涉及显示技术领域，尤其涉及一种TFT阵列基板及显示装置的制备方法。
背景技术
ITO(indium tin oxide，铟锡氧化物)由于具有较高的电导率和较高的光透过率、以及良好的附着性和稳定性、并能被酸刻蚀等优点，而被用于制作透明电极。
然而，由于存在很多会影响ITO沉积的因素，例如基板温度的改变、ITO沉积速率的改变、ITO沉积时水汽量的调整，都会造成ITO结晶形态的改变，从而在刻蚀过程中导致刻蚀残留。
以制备用于液晶显示装置的阵列基板为例：如图1所示，在形成像素电极50的过程中，会产生ITO残留501，特别是当ITO残留501位于半导体层40的沟道区且与该沟道区接触时，会导致产品特性异常，漏电流偏大，信赖性测试中产生高温污渍等不良。
目前很多厂家采用IZO(Indium Zinc Oxide，铟锌氧化物)来代替ITO，但是IZO表面容易被氧化，而且靶材昂贵。
发明内容
本发明的实施例提供一种TFT阵列基板及显示装置的制备方法，可以避免在沟道区产生ITO残留。
为达到上述目的，本发明的实施例采用如下技术方案：
一方面，提供一种TFT阵列基板的制备方法，包括：在基板上形成半导体层，并在所述半导体层上形成至少与所述半导体层的沟道区对应的遮挡图案，所述遮挡图案与所述半导体层接触；在形成有所述遮挡图案的基板上形成ITO材料的透明电极，并在形成所述透明电极后去除所述遮挡图案。
优选的，采用不与所述ITO材料发生反应的材料去除所述遮挡图案。
优选的，所述遮挡图案与所述半导体层通过一次构图工艺形成。
进一步优选的，所述遮挡图案的材料为光刻胶材料；所述遮挡图案与所述半导体层通过一次构图工艺形成，包括：在基板上形成半导体薄膜，并在所述半导体薄膜上形成光刻胶薄膜；采用灰色调掩膜板或半色调掩膜板对形成有所述光刻胶薄膜的基板进行曝光，显影后形成光刻胶完全保留部分、光刻胶半保留部分和光刻胶完全去除部分；其中，所述光刻胶完全保留部分对应待形成所述遮挡图案的区域，所述光刻胶半保留部分对应待形成所述半导体层中除与所述遮挡图案对应的其他区域，所述光刻胶完全去除部分对应除与半导体层对应的其他区域；采用刻蚀工艺去除所述光刻胶完全去除部分的所述半导体薄膜，形成所述半导体层；采用灰化工艺去除所述光刻胶半保留部分的光刻胶，所述光刻胶完全保留部分形成所述遮挡图案。
可选的，所述半导体层包括非晶硅层和n+非晶硅层；在形成所述透明电极并去除所述遮挡图案后，所述方法还包括对所述半导体层的所述沟道区进行刻蚀以露出所述非晶硅层。
进一步优选的，所述方法还包括形成源极和漏极，且对所述半导体层的所述沟道区进行刻蚀以及形成源极和漏极通过一次构图工艺完成；对所述半导体层的所述沟道区进行刻蚀以及形成所述源极和所述漏极通过一次构图工艺完成，具体包括：在形成所述透明电极并去除所述遮挡图案后，形成金属薄膜，并在所述金属薄膜上形成光刻胶薄膜；采用普通掩膜板对形成有所述光刻胶薄膜的基板进行曝光，显影后形成光刻胶完全保留部分和光刻胶完全去除部分；其中，所述光刻胶完全保留部分对应待形成包括所述源极和所述漏极的导电层的区域，所述光刻胶完全去除部分对应除与待形成所述导电层对应的其他区域；采用刻蚀工艺去除所述光刻胶完全去除部分的所述金属薄膜形成所述源极和所述漏极，并对所述半导体层的所述沟道区进行刻蚀以露出所述非晶硅层；去除所述光刻胶完全保留部分的光刻胶薄膜。
可选的，在形成所述遮挡图案后以及形成所述透明电极前，所述方法还包括形成源极和所述漏极。
基于上述，优选的，所述透明电极为像素电极。
进一步优选的，所述方法还包括：形成钝化层和公共电极。
另一方面，提供一种显示装置的制备方法，包括上述阵列基板的制备方法。
进一步，还包括形成彩膜基板。
本发明的实施例提供一种TFT阵列基板及显示装置的制备方法，通过在形成ITO材料的透明电极前，形成至少覆盖所述半导体层的沟道区的遮挡图案，以在形成所述透明电极后，使产生的ITO残留位于所述遮挡图案上，这样在将所述遮挡图案去除后，便可将位于其上的ITO残留一同去除，从而可以避免在沟道区产生ITO残留。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术提供的形成像素电极时在半导体层的沟道区产生ITO残留的结构示意图；
图2为本发明实施例提供的一种TFT阵列基板制备方法的流程示意图；
图3为本发明实施例提供的形成半导体层和遮挡图案的结构示意图；
图4为在图3的基础上形成透明电极以及ITO残留的结构示意图；
图5为在图4的基础上去除遮挡图案后的结构示意图；
图6a-6d为本发明实施例提供的一种形成半导体层和遮挡图案的过程示意图；
图7a-7c为本发明实施例提供的一种形成源极和漏极并同时对半导体层的沟道区进行刻蚀的过程示意图；
图8为本发明实施例提供的在形成遮挡图案的基础上先形成源极和漏极的结构示意图；
图9为本发明实施例提供的一种阵列基板的结构示意图。
附图标记：
20-栅极；30-栅绝缘层；40a-半导体薄膜；40-半导体层；401-非晶硅层；402-n+非晶硅层；403-沟道区；50a-透明电极；50-像素电极；501-ITO残留；60-半导体层；70-光刻胶薄膜；701-光刻胶完全保留部分；702-光刻胶半保留部分；703-光刻胶完全去除部分；80-灰色调掩膜板；801-完全不透明部分、802-半透明部分、803-完全透明部分；90a-金属薄膜901-源极；902-漏极；100-钝化层；110-公共电极。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供了一种TFT阵列基板的制备方法，如图2所示，该方法包括如下步骤：
S01、如图3所示，在基板上形成半导体层40，并在所述半导体层40上形成至少与所述半导体层40的沟道区403对应的遮挡图案60，所述遮挡图案60与所述半导体层40接触。优选为直接接触。
其中，所述半导体层40的材料可以是非晶硅，也可以是金属氧化物，或者可以是其他半导体材料。考虑到当所述半导体层40采用非晶硅材料时，即所述半导体层40包括非晶硅层和n+非晶硅层时，需要对所述半导体层40的沟道区403进行刻蚀，基于此，所述遮挡图案60可以如图3所示形成在未刻蚀前的所述半导体层40的沟道区403，也可以形成在刻蚀后的所述半导体40的沟道区403。当然，对于所述半导体层40采用除非晶硅外的其他材料时，则不存在刻蚀的问题，所述遮挡图案60就如图3所示形成在所述半导体层40的沟道区403。
此外，遮挡图案60至少与所述半导体层40的沟道区403对应，可以是所述遮挡图案60只与所述半导体层40的沟道区403对应，也可以是所述遮挡图案60除了与所述沟道区403还与所述半导体层40的其他区域对应，只要不影响后续S102形成的所述透明电极50a即可。其中，本发明实施例中不对所述遮挡图案60的材料进行限定，只要在S102步骤中去除所述遮挡图案60后，该遮挡图案60的材料不会残留在所述沟道区403即可。
S02、如图4和图5所示，在形成有所述遮挡图案60的基板上形成ITO材料的透明电极50a，并在形成所述透明电极50a后去除所述遮挡图案60。
这里，优选采用不与所述ITO材料发生反应的材料去除所述遮挡图案。
示例的，所述遮挡图案60的材料可以为光刻胶材料，在此基础上，可以采用剥离液去除所述遮挡图案60，其中，由于ITO材料只能被硫酸、硝酸、醋酸等强酸材料刻蚀，而剥离液不会对ITO材料的透明电极50a造成影响。
所述透明电极50a例如可以是源极和漏极，在此情况下，所述TFT可以是透明TFT；所述透明电极50a还可以是像素电极，当然也可是公共电极。
需要说明的是，本发明实施例以及附图3-5中以先形成栅极20和栅绝缘层30，后形成所述半导体层40为例进行说明，但本发明实施例并不限于此，具体可根据实际情况进行设定。
此外，本发明不对形成所述遮挡图案60和所述半导体层40的工艺过程进行限定。
本发明实施例提供一种TFT阵列基板的制备方法，通过在形成ITO材料的透明电极50a前，形成至少覆盖所述半导体层40的沟道区403的遮挡图案60，以在形成所述透明电极50a后，使产生的ITO残留501位于所述遮挡图案60上，这样在将所述遮挡图案60去除后，便可将位于其上的ITO残留501一同去除，从而可以避免在沟道区403产生ITO残留501。
优选的，所述遮挡图案60与所述半导体层40通过一次构图工艺形成。
其中，本发明实施例中一次构图工艺是对应于一次掩膜工艺来说的，应用一次掩膜板制作完成某些图案层称为进行了一次构图工艺，其至少包括光刻胶涂布、应用掩膜板后的曝光、显影、刻蚀等步骤。
这样，在形成所述TFT阵列基板的过程中，可以避免由于制备遮挡图案60而导致的构图工艺次数的增加。
进一步优选的，所述遮挡图案60的材料为光刻胶材料，基于此，所述遮挡图案60与所述半导体层40可以通过一次构图工艺形成。具体的，所述遮挡图案60与所述半导体层40可以通过一次构图工艺形成可以包括如下步骤：
S101、如图6a所示，在基板上形成半导体薄膜40a，并在所述半导体薄膜40a上形成光刻胶薄膜70。
其中，所述基板可以是如图6a所示形成有栅极20和栅绝缘层30的基板，也可以是未形成构成TFT的任意图案层的衬底基板，例如可以是只形成平坦层的衬底基板。
本发明实施例不对所述半导体薄膜40a的材料进行限定，其可以是非晶硅材料，也可以是金属氧化物材料，当然也可以是其他，在此不做限定。
其中，当所述半导体薄膜40a的材料为非晶硅材料时，优选其为两层结构，即：所述半导体薄膜40a包括一层非晶硅薄膜和一层n+非晶硅薄膜(欧姆接触层薄膜)。
S102、如图6b所示，采用灰色调掩膜板80或半色调掩膜板对形成有所述光刻胶薄膜70的基板进行曝光，显影后形成光刻胶完全保留部分701、光刻胶半保留部分702和光刻胶完全去除部分703；其中，所述光刻胶完全保留部分701对应待形成所述遮挡图案60的区域，所述光刻胶半保留部分702对应待形成所述半导体层40中除与所述遮挡图案60对应的其他区域，所述光刻胶完全去除部分703对应除与半导体层40对应的其他区域。
参考图6b所示，所述半色调掩膜板80包括完全不透明部分801、半透明部分802、完全透明部分803；即：半色调掩膜板80是指在透明衬底材料上在某些区域形成不透光的遮光金属层，在另外一些区域形成半透光的遮光金属层，其他区域不形成任何遮光金属层；其中，所述半透光的遮光金属层的厚度小于所述完全不透光的遮光金属层的厚度；此外，可以通过调节所述半透光的遮光金属层的厚度来改变所述半透光的遮光金属层对紫外光的透过率。
基于此，所述半色调掩膜板80的工作原理说明如下：通过控制所述半色调掩膜板80上不同区域处遮光金属层的厚度，使曝光在不同区域的透过光的强度有所不同，从而使光刻胶薄膜70进行有选择性的曝光、显影后，形成与所述半色调掩膜板80的完全不透明部分801、半透明部分802以及完全透明部分803分别对应的光刻胶完全保留部分701、光刻胶半保留部分702、光刻胶完全去除部分703。
所述灰色调掩膜板的原理与所述半色调掩膜板70的原理类似。
其中，本发明所有实施例中所指的所述光刻胶均为正性胶。
当然，所述光刻胶也可以是负性胶，在此情况下，在曝光后，光刻胶完全保留部分701与所述半色调掩膜板80的完全透明部分803对应，光刻胶完全去除部分703与所述半色调掩膜板80的完全不透明部分801对应，具体原理与上述一致，在此不再赘述。
S103、如图6c所示，采用刻蚀工艺去除所述光刻胶完全去除部分703的所述半导体薄膜40a，形成所述半导体层40。
S104、如图6d所示，采用灰化工艺去除所述光刻胶半保留部分702的光刻胶，所述光刻胶完全保留部分701形成所述遮挡图案60。
基于上述S101-S104步骤，当所述半导体层40包括非晶硅层401和n+非晶硅层402时，可以先在所述半导体层40上形成所述透明电极50a，然后去除所述遮挡图案60后，再对所述半导体层40的所述沟道区403进行刻蚀以露出所述非晶硅层401。
此处，本领域技术人员都知道，当对包括非晶硅层401和n+非晶硅层402的半导体层40的沟道区403进行刻蚀时，并不限于只将沟道区403的n+非晶硅层402刻蚀掉，也会将该沟道区403的非晶硅层401刻蚀一部分，具体以常规操作方法进行，在此不再赘述。
进一步的，所述方法还包括形成源极901和漏极902，在此基础上优选对所述半导体层40的所述沟道区403进行刻蚀以及形成源极901和漏极902通过一次构图工艺完成。
具体的，对所述半导体层40的所述沟道区403进行刻蚀以及形成源极901和漏极902通过一次构图工艺完成可以包括如下步骤：
S201、如图7a所示，在形成所述透明电极50a并去除所述遮挡图案60后，形成金属薄膜90a，并在所述金属薄膜90a上形成光刻胶薄膜70。
S202、如图7b所示，采用普通掩膜板对形成有所述光刻胶薄膜70的基板进行曝光，显影后形成光刻胶完全保留部分701和光刻胶完全去除部分703；其中，所述光刻胶完全保留部分701对应待形成包括所述源极和所述漏极的导电层的区域，所述光刻胶完全去除部分703对应除与待形成所述导电层对应的其他区域。
这里，所述导电层还可以包括数据线。
S203、如图7c所示，采用刻蚀工艺去除所述光刻胶完全去除部分的所述金属薄膜90a形成所述源极901和所述漏极902，并对所述半导体层40的所述沟道区403进行刻蚀以露出所述非晶硅层401。
S204、如图7c所示，去除所述光刻胶完全保留部分701的光刻胶薄膜。
当然，所述源极901和所述漏极902也可以先于所述透明电极50a形成，即，如图8所示，在形成所述遮挡图案60后以及形成所述透明电极50a前，形成所述源极901和所述漏极902。在此情况下，所述遮挡图案60只与所述半导体层40的沟道区403对应。
在此基础上，在形成所述透明电极50a并去除所述遮挡图案60后，可对所述半导体层40的所述沟道区403进行刻蚀以露出所述非晶硅层401。
基于上述，考虑到采用ITO材料制作源极和漏极会导致其电阻较大，因此，优选所述透明电极50a为像素电极50。
进一步的，本发明提供的阵列基板适用于高级超维场转换技术(Advanced Super Dimensional Switching，简称ADS)型液晶显示装置的生产。其中，高级超维场转换技术，其核心技术特性描述为：通过同一平面内狭缝电极边缘所产生的电场以及狭缝电极层与板状电极层间产生的电场形成多维电场，使液晶盒内狭缝电极间、电极正上方所有取向液晶分子都能够产生旋转，从而提高了液晶工作效率并增大了透光效率。高级超维场转换技术可以提高TFT-LCD产品的画面品质，具有高分辨率、高透过率、低功耗、宽视角、高开口率、低色差、无挤压水波纹(Push Mura)等优点。
因此，优选的，所述阵列基板的制备方法还包括：形成如图9所示的钝化层100和公共电极110。
其中，所述公共电极110的材料可以为ITO材料。这里，即使在形成公共电极110的过程中会有ITO残留，也不会对该阵列基板的性能产生影响。
下面提供一具体的实施例以详细描述图7c所示阵列基板的制备方法，该方法包括如下步骤：
S301、在基板上制作金属薄膜，通过一次构图工艺处理形成栅极20。
具体的，可以使用磁控溅射方法，在玻璃基板上制备金属薄膜。金属材料通常可以采用钼、铝、铝镍合金、钼钨合金、铬、或铜等金属，也可以使用上述几种材料薄膜的组合结构。然后，用普通掩膜板通过曝光、显影、刻蚀、剥离等构图工艺处理，在基板的一定区域上形成栅极20、栅线(图中未标识出)等。
S302、在完成步骤S301的基础上制作绝缘层。
具体的，可以利用化学汽相沉积法在基板上连续沉积绝缘层薄膜，绝缘层薄膜的材料通常是氮化硅，也可以使用氧化硅和氮氧化硅等。
S303、在完成步骤S302的基础上依次形成半导体薄膜40a，并在所述半导体薄膜40a上形成光刻胶薄膜70；其中，所述半导体薄膜40a包括非晶硅薄膜和n+非晶硅薄膜。
S304、在完成步骤S303的基础上，采用灰色调掩膜板80对形成有所述光刻胶薄膜70的基板进行曝光，显影后形成光刻胶完全保留部分701、光刻胶半保留部分702和光刻胶完全去除部分703；其中，所述光刻胶完全保留部分701对应待形成所述遮挡图案60的区域，所述光刻胶半保留部分702对应待形成所述半导体层40中除与所述遮挡图案60对应的其他区域，所述光刻胶完全去除部分703对应除与半导体层40对应的其他区域。
S305、在完成步骤S304的基础上，采用刻蚀工艺去除所述光刻胶完全去除部分703的所述半导体薄膜40a，形成所述半导体层40，所述半导体层40包括非晶硅层401和n+非晶硅层402。
S306、在完成步骤S305的基础上，采用灰化工艺去除所述光刻胶半保留部分702的光刻胶，所述光刻胶完全保留部分701形成所述遮挡图案60。
S307、在完成步骤S306的基础上，通过一次构图工艺处理形成ITO材料的像素电极50，并去除所述遮挡图案60。
S308、在完成步骤S307的基础上，形成金属薄膜90a，并在所述金属薄膜90a上形成光刻胶薄膜70。
具体的，可以使用磁控溅射方法，在玻璃基板上制备金属薄膜90a。金属材料通常可以采用钼、铝、铝镍合金、钼钨合金、铬、或铜等金属，也可以使用上述几种材料薄膜的组合结构。
S309、在完成步骤S308的基础上，采用普通掩膜板对形成有所述光刻胶薄膜70的基板进行曝光，显影后形成光刻胶完全保留部分701和光刻胶完全去除部分703；其中，所述光刻胶完全保留部分701对应待形成包括所述源极和所述漏极、数据线的导电层区域，所述光刻胶完全去除部分703对应除与待形成所述导电层对应的其他区域。
S310、在完成步骤S309的基础上，采用刻蚀工艺去除所述光刻胶完全去除部分的所述金属薄膜90a形成所述源极901和所述漏极902、数据线(图中未标识2)，并对所述半导体层40的所述沟道区403进行刻蚀以露出所述非晶硅层401。
S311、在完成步骤S310的基础上，去除所述光刻胶完全保留部分701的光刻胶薄膜。
本发明实施例还提供了一种显示装置的制备方法，包括上述阵列基板的制备方法。
在此基础上还包括彩膜基板的制备方法，基于此，所述显示装置的制备方法，还包括将所述阵列基板和所述彩膜基板进行对盒。
其中，所述彩膜基板至少包括红、绿、蓝色层和黑矩阵，当然，在所述阵列基板不包括公共电极的情况下，所述彩膜基板还包括公共电极。
上述显示装置可以为液晶显示器、液晶电视、数码相机、手机、平板电脑等具有任何显示功能的产品或者部件。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (11)

1.一种TFT阵列基板的制备方法，其特征在于，包括：
在基板上形成半导体层，并在所述半导体层上形成至少与所述半导体层的沟道区对应的遮挡图案，所述遮挡图案与所述半导体层接触；
在形成有所述遮挡图案的基板上形成ITO材料的透明电极，并在形成所述透明电极后去除所述遮挡图案。
2.根据权利要求1所述的方法，其特征在于，采用不与所述ITO材料发生反应的材料去除所述遮挡图案。
3.根据权利要求1所述的方法，其特征在于，所述遮挡图案与所述半导体层通过一次构图工艺形成。
4.根据权利要求3所述的方法，其特征在于，所述遮挡图案的材料为光刻胶材料；
所述遮挡图案与所述半导体层通过一次构图工艺形成，包括：
在基板上形成半导体薄膜，并在所述半导体薄膜上形成光刻胶薄膜；
采用灰色调掩膜板或半色调掩膜板对形成有所述光刻胶薄膜的基板进行曝光，显影后形成光刻胶完全保留部分、光刻胶半保留部分和光刻胶完全去除部分；其中，所述光刻胶完全保留部分对应待形成所述遮挡图案的区域，所述光刻胶半保留部分对应待形成所述半导体层中除与所述遮挡图案对应的其他区域，所述光刻胶完全去除部分对应除与半导体层对应的其他区域；
采用刻蚀工艺去除所述光刻胶完全去除部分的所述半导体薄膜，形成所述半导体层；
采用灰化工艺去除所述光刻胶半保留部分的光刻胶，所述光刻胶完全保留部分形成所述遮挡图案。
5.根据权利要求1所述的方法，其特征在于，所述半导体层包括非晶硅层和n+非晶硅层；
在形成所述透明电极并去除所述遮挡图案后，所述方法还包括对所述半导体层的所述沟道区进行刻蚀以露出所述非晶硅层。
6.根据权利要求5所述的方法，其特征在于，所述方法还包括形成源极和漏极，且对所述半导体层的所述沟道区进行刻蚀以及形成所述源极和所述漏极通过一次构图工艺完成；
对所述半导体层的所述沟道区进行刻蚀以及形成所述源极和所述漏极通过一次构图工艺完成，具体包括：
在形成所述透明电极并去除所述遮挡图案后，形成金属薄膜，并在所述金属薄膜上形成光刻胶薄膜；
采用普通掩膜板对形成有所述光刻胶薄膜的基板进行曝光，显影后形成光刻胶完全保留部分和光刻胶完全去除部分；其中，所述光刻胶完全保留部分对应待形成包括所述源极和所述漏极的导电层的区域，所述光刻胶完全去除部分对应除与待形成所述导电层对应的其他区域；
采用刻蚀工艺去除所述光刻胶完全去除部分的所述金属薄膜形成所述源极和所述漏极，并对所述半导体层的所述沟道区进行刻蚀以露出所述非晶硅层；
去除所述光刻胶完全保留部分的光刻胶薄膜。
7.根据权利要求5所述的方法，其特征在于，在形成所述遮挡图案后以及形成所述透明电极前，所述方法还包括形成源极和所述漏极。
8.根据权利要求1-7任一项所述的方法，其特征在于，所述透明电极为像素电极。
9.根据权利要求8所述的方法，其特征在于，所述方法还包括：形成钝化层和公共电极。
10.一种显示装置的制备方法，其特征在于，包括权利要求1-9任一项所述的阵列基板的制备方法。
11.根据权利要求10所述的方法，其特征在于，还包括形成彩膜基板。
CN201510219228.4A 2015-04-30 2015-04-30 一种tft阵列基板及显示装置的制备方法 Pending CN104810321A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201510219228.4A CN104810321A (zh) 2015-04-30 2015-04-30 一种tft阵列基板及显示装置的制备方法
US15/083,017 US20160322404A1 (en) 2015-04-30 2016-03-28 Methods for producing tft array substrate and display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510219228.4A CN104810321A (zh) 2015-04-30 2015-04-30 一种tft阵列基板及显示装置的制备方法

Publications (1)

Publication Number Publication Date
CN104810321A true CN104810321A (zh) 2015-07-29

Family

ID=53695043

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510219228.4A Pending CN104810321A (zh) 2015-04-30 2015-04-30 一种tft阵列基板及显示装置的制备方法

Country Status (2)

Country Link
US (1) US20160322404A1 (zh)
CN (1) CN104810321A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105529274A (zh) * 2016-02-02 2016-04-27 京东方科技集团股份有限公司 薄膜晶体管的制作方法、阵列基板和显示装置
CN106024907A (zh) * 2016-07-25 2016-10-12 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、显示基板及显示装置
WO2021190123A1 (zh) * 2020-03-23 2021-09-30 昆山国显光电有限公司 掩模版、显示面板及掩模版的制备方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107134463B (zh) * 2017-07-03 2020-02-21 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板
CN107910300B (zh) * 2017-11-20 2020-04-21 合肥京东方光电科技有限公司 一种阵列基板的制作方法、阵列基板及显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070252152A1 (en) * 2006-04-26 2007-11-01 Epson Imaging Devices Corporation Electro-optical device, electronic apparatus, and method of manufacturing electro-optical device
CN101950733A (zh) * 2010-08-02 2011-01-19 友达光电股份有限公司 像素结构的制造方法及有机发光元件的制造方法
CN102651341A (zh) * 2012-01-13 2012-08-29 京东方科技集团股份有限公司 一种tft阵列基板的制造方法
CN202443974U (zh) * 2012-02-29 2012-09-19 北京京东方光电科技有限公司 一种阵列基板及应用其的显示装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202487576U (zh) * 2012-02-09 2012-10-10 京东方科技集团股份有限公司 阵列基板和双视场显示装置
CN104409413B (zh) * 2014-11-06 2017-12-08 京东方科技集团股份有限公司 阵列基板制备方法
CN104362127A (zh) * 2014-11-21 2015-02-18 深圳市华星光电技术有限公司 薄膜晶体管基板的制作方法及制造设备

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070252152A1 (en) * 2006-04-26 2007-11-01 Epson Imaging Devices Corporation Electro-optical device, electronic apparatus, and method of manufacturing electro-optical device
CN101950733A (zh) * 2010-08-02 2011-01-19 友达光电股份有限公司 像素结构的制造方法及有机发光元件的制造方法
CN102651341A (zh) * 2012-01-13 2012-08-29 京东方科技集团股份有限公司 一种tft阵列基板的制造方法
CN202443974U (zh) * 2012-02-29 2012-09-19 北京京东方光电科技有限公司 一种阵列基板及应用其的显示装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105529274A (zh) * 2016-02-02 2016-04-27 京东方科技集团股份有限公司 薄膜晶体管的制作方法、阵列基板和显示装置
CN105529274B (zh) * 2016-02-02 2018-10-26 京东方科技集团股份有限公司 薄膜晶体管的制作方法、阵列基板和显示装置
CN106024907A (zh) * 2016-07-25 2016-10-12 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、显示基板及显示装置
WO2021190123A1 (zh) * 2020-03-23 2021-09-30 昆山国显光电有限公司 掩模版、显示面板及掩模版的制备方法

Also Published As

Publication number Publication date
US20160322404A1 (en) 2016-11-03

Similar Documents

Publication Publication Date Title
CN103149760B (zh) 薄膜晶体管阵列基板、制造方法及显示装置
CN103309108B (zh) 阵列基板及其制造方法、显示装置
CN104022078B (zh) 一种阵列基板的制备方法
CN103560110B (zh) 一种阵列基板及其制备方法、显示装置
CN103383945B (zh) 一种阵列基板、显示装置及阵列基板的制造方法
CN102881688B (zh) 一种阵列基板、显示面板及阵列基板的制造方法
CN103928406B (zh) 阵列基板的制备方法、阵列基板、显示装置
US8895334B2 (en) Thin film transistor array substrate and method for manufacturing the same and electronic device
CN102629584B (zh) 一种阵列基板及其制造方法和显示器件
CN103066017A (zh) 一种阵列基板的制备方法
CN104749816A (zh) 一种显示基板的制作方法、显示基板和显示装置
WO2013155830A1 (zh) 阵列基板的制造方法、阵列基板及显示装置
KR101900170B1 (ko) 어레이 기판의 제조 방법, 어레이 기판 및 디스플레이 디바이스
CN103681693A (zh) 一种阵列基板及其制作方法、显示装置
CN103325732A (zh) 一种coa基板及其制造方法、显示装置
CN102902111B (zh) 形成透明电极以及制造液晶显示装置的阵列基板的方法
CN103293776A (zh) 一种阵列基板及其制备方法、显示装置
CN103456746B (zh) 一种阵列基板及其制备方法、显示装置
CN103022056B (zh) 一种阵列基板及制备方法、显示装置
CN103227148B (zh) 一种阵列基板制备方法及阵列基板和显示装置
CN104810321A (zh) 一种tft阵列基板及显示装置的制备方法
US11018165B2 (en) Manufacturing method of array substrate and array substrate
US20160181278A1 (en) Array substrate, method for manufacturing the same, and display device
CN104157613A (zh) 一种阵列基板及其制备方法、显示装置
CN104808408B (zh) 一种coa基板、显示装置以及coa基板的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20150729