Nothing Special   »   [go: up one dir, main page]

CN104781910B - 氮化镓和金属氧化物的复合衬底 - Google Patents

氮化镓和金属氧化物的复合衬底 Download PDF

Info

Publication number
CN104781910B
CN104781910B CN201380048079.9A CN201380048079A CN104781910B CN 104781910 B CN104781910 B CN 104781910B CN 201380048079 A CN201380048079 A CN 201380048079A CN 104781910 B CN104781910 B CN 104781910B
Authority
CN
China
Prior art keywords
layer
metal oxide
composite substrate
substrate
nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380048079.9A
Other languages
English (en)
Other versions
CN104781910A (zh
Inventor
桥本忠朗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seoul Semiconductor Co Ltd
Uncommon Baud Co
Original Assignee
Seoul Semiconductor Co Ltd
Uncommon Baud Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seoul Semiconductor Co Ltd, Uncommon Baud Co filed Critical Seoul Semiconductor Co Ltd
Publication of CN104781910A publication Critical patent/CN104781910A/zh
Application granted granted Critical
Publication of CN104781910B publication Critical patent/CN104781910B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/50—Physical imperfections
    • H10D62/53—Physical imperfections the imperfections being within the semiconductor body 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Formation Of Insulating Films (AREA)
  • Led Devices (AREA)

Abstract

本发明揭示一种解决与衬底表面质量相关的问题的新颖复合衬底。所述复合衬底具有至少两个层，其包括由GaxAlvIn1‑x‑yN(0≤x≤1，0≤x+y≤1)组成的第一层和由金属氧化物组成的第二层，其中所述第二层可利用原位蚀刻在高温下移除，且其中所述金属氧化物的一部分或多个部分定位于穿透位错的端点或堆积缺陷的端线处以提供局部掩模来防止所述穿透位错或堆积缺陷的传播。所述金属氧化物层经设计用作所述第一层的保护层直到制作装置为止。所述金属氧化物层经设计，以便可在所述装置的制作反应器中借助气相蚀刻通过反应性气体(例如氨)将其移除。

Description

氮化镓和金属氧化物的复合衬底
相关申请案的交叉参考
本申请案主张优先于在2012年8月23日提出申请的标题为氮化镓与金属氧化物的复合衬底(COMPOSITE SUBSTRATE OF GALLIUM NITRIDE AND METAL OXIDE)、发明人桥本忠朗(Tadao Hashimoto)的美国申请案第61/692,411号的权益，所述申请案的全部内容如同在下文全部提出一样以引用方式并入。
本申请案涉及以下美国专利申请案：
在2005年7月8日由藤田健二(Kenji Fujito)、桥本忠朗和中村修二(ShujiNakamura)提出申请的标题为“使用高压釜在超临界氨中生长III族-氮化物的方法(METHODFOR GROWING GROUP III-NITRIDE CRYSTALS IN SUPERCRITICAL AMMONIA USING ANAUTOCLAVE)”的PCT实用新型专利申请案第US2005/024239号，代理人案号30794.0129-WO-01(2005-339-1)；
在2007年4月6日由桥本忠朗、齐藤诚(Makoto Saito）和中村修二提出申请的标题为“在超临界氨中生长大表面积的氮化镓晶体的方法和大表面积的氮化镓晶体(METHODFOR GROWING LARGE SURFACE AREA GALLIUM NITRIDE CRYSTALS IN SUPERCRITICALAMMONIA AND LARGE SURFACE AREA GALLIUM NITRIDE CRYSTALS)”的美国实用新型专利申请案第11/784,339号(代理人案号30794.179-US-U1(2006-204))，其在35U.S.C.条款119(e)下主张在2006年4月7日由桥本忠朗、齐藤诚和中村修二提出申请的标题为“在超临界氨中生长大表面积的氮化镓晶体的方法和大表面积的氮化镓晶体(METHOD FOR GROWINGLARGE SURFACE AREA GALLIUM NITRIDE CRYSTALS IN SUPERCRITICAL AMMONIA ANDLARGE SURFACE AREA GAL LIUM NITRIDE CRYSTALS)”的美国临时专利申请案第60/790,310号(代理人案号30794.179-US-P1(2006-204))的权益；
在2007年9月19日由桥本忠朗和中村修二提出申请的标题为“氮化镓块状晶体和其生长方法(GALLIUM NITRIDE BULK CRYSTALS AND THEIR GROWTH METHOD)”的美国实用新型专利申请案第60/973,662号，代理人案号30794.244-US-P1(2007-809-1)；
在2007年10月25日由桥本忠朗提出申请的标题为“在超临界氨和氮中生长III族-氮化物晶体的方法和由此生长的III族-氮化物晶体(METHOD FOR GROWING GROUP III-NITRIDE CRYSTALS IN A MIXTURE OF SUPERCRITICAL AMMONIA AND NITROGEN，AND GROUPIII-NITRIDE CRYSTALS GROWN THEREBY)”的美国实用新型专利申请案第11/977,661号，代理人案号30794.253-US-U1(2007-774-2)；
在2008年2月25日由桥本忠朗、爱德华利托(Edward Letts)、碇正德(MasanoriIkari)提出申请的标题为“产生III族-氮化物品片的方法和III族-氮化物品片(METHODFOR PRODUCING GROUP III-NITRIDE WAFERS AND GROUP III-NITRIDE WAFERS)”的美国实用新型专利申请案第61/067,117号，代理人案号62158-30002.00；
在2008年6月4日由爱德华利托、桥本忠朗、碇正德提出申请的标题为“通过氨热法从初始III族-氮化物品种产生经改善结晶性的III族-氮化物晶体的方法(METHODS FORPRODUCING IMPROVED CRYSTALLINITY GROUP III-NITRIDE CRYSTALS FROM INITIALGROUP III-NITRIDE SEED BY AMMONOTHERMAL GROWTH)”的美国实用新型专利申请案第61/058,900号，代理人案号62158-30004.00；
在2008年6月4日由桥本忠朗、爱德华利托、碇正德提出申请的标题为“用于生长III族氮化物晶体的高压容器和使用高压容器生长III族氮化物晶体的方法和III族氮化物晶体(HIGH-PRESSURE VESSEL FOR GROWING GROUP III NITRIDE CRYSTALS AND METHODOF GROWING GROUP III NITRIDE CRYSTALS USING HIGH-PRESSURE VESSEL AND GROUPIII NITRIDE CRYSTAL)”的美国实用新型专利申请案第61/058,910号，代理人案号62158-30005.00；
在2008年6月12日由桥本忠朗、碇正德、爱德华利托提出申请的标题为“测试III-氮化物品片的方法和具有测试数据的III-氮化物品片(METHOD FOR TESTING III-NITRIDEWAFERS AND III-NITRIDE WAFERS WITH TES T DATA)”的美国实用新型专利申请案第61/131,917号，代理人案号62158-30006.00；
所述申请案全部如同在下文全部提出一样以引用方式并入本文中。
技术领域
本发明涉及用于各种装置的半导体衬底，所述装置包含光电装置(例如发光二极管(LED)与激光二极管(LD))和电子装置(例如晶体管)。更具体来说，本发明涉及由包含镓的III族氮化物组成的化合物半导体衬底。
背景技术
(注意：此专利申请案参考若干公开案和专利，如利用中括号内的数字所指示，例如[x]。在标题为“参考文献”的部分中可找到这些公开案和专利的列表。)
氮化镓(GaN)和其相关III族氮化物合金是用于各种光电和电子装置(例如LED、LD、微波功率晶体管和日盲型光检测器)的关键材料。目前LED广泛用于显示器、指示器、一般照明中，且LD用于数据存储磁碟驱动器中。然而，这些装置的大多数是外延生长在异质衬底上(例如蓝宝石和碳化硅)，这是因为与这些异质外延衬底相比GaN衬底极其昂贵。III族氮化物的异质外延生长造成高度缺陷或甚至破裂薄膜，此妨碍实现高端光学和电子装置，例如用于普通照明的高亮度LED或高功率微波晶体管。
为解决所有由异质外延所引起的基本问题，不可或缺的是利用从块材III族氮化物品锭切割的结晶III族氮化物品片。对于大多数装置来说，结晶GaN晶片是有利的，这是因为其相对容易控制晶片的传导性且GaN晶片将提供与装置层的最小品格/热失配。然而，由于高熔点和在高温下的高氮气蒸气压力，GaN晶锭生长困难。目前，大多数市售GaN衬底是通过称为氢化物气相外延(HVPE)的方法产生。HVPE是气相方法，其难以使位错密度降低小于105cm-2。
为获得位错密度小于105cm-2的高质量GaN衬底，已研发称为氨热生长的新方法[1-6]。最近，可通过氨热生长获得具有位错密度小于105cm-2的高质量GaN衬底。然而，当GaN衬底的位错密度降至一定程度时，在其上制作装置的顶部表面的质量对于实现所述装置的高性能变得更重要。
发明内容
本发明揭示解决与衬底表面质量相关的若干问题的新颖复合衬底。复合衬底具有至少两个层，其包括由GaxAlyIn1-x-yN(0≤x≤1，0≤x+y≤1)组成的第一层和由金属氧化物组成的第二层，其中第二层可在装置的沉积反应器中在高温下用原位蚀刻移除。金属氧化物层经设计以用作第一层的保护层直到沉积装置层或结构为止。金属氧化物层经设计，以使得可在装置的沉积反应器中借助原位蚀刻用反应性气体(例如氨)将其移除。
附图说明
现在参照附图，其中自始至终相同参考编号代表对应部件：
图1是复合衬底的示意图。
在图中每一编号代表如下：
1.由GaxAlyIn1-x-yN(0≤x≤1，0≤x+y≤1)组成的第一层
2.由金属氧化物组成的第二层
图2是用于制备和使用复合衬底的工艺流程的实例。
具体实施方式
概述
本发明的复合衬底提供用于制作各种光电和电子装置(例如LED、LD、晶体管和光检测器)的适宜表面。许多光电和电子装置是利用III族氮化物合金(即GaN、AlN和InN的合金)的薄膜制作。由于缺乏III族氮化物的单晶衬底，因此这些装置一直是在所谓异质外延衬底(例如蓝宝石和碳化硅)上制作。由于异质外延衬底在化学和物理上与III族氮化物不同，因此装置含有在异质外延衬底与装置层之间的界面处所生成的高位错密度(108cm-2到1010cm-2)。此些位错使装置的性能和可靠性劣化，因此已研发由结晶III族氮化物(例如GaN和AlN)组成的衬底。目前，大多数市售GaN衬底是利用HVPE产生，其难以使位错密度降低小于105cm-2。尽管HVPE-GaN衬底的位错密度比异质外延衬底上的GaN薄膜低几个数量级，但所述位错密度仍比电子学中的典型硅装置高几个数量级。为实现较高的装置性能，需要较低位错密度。为获得小于105cm-2的位错密度，目前已研发利用超临界氨的氨热生长。目前，氨热方法可产生具有位错密度小于105cm-2的GaN衬底。然而，当位错密度变得较低时，衬底与装置层之间的界面质量对实现高性能变得更重要，因为如果界面的质量较差，则生成新的位错。通过提供附接到III族氮化物的第一层的金属氧化物层(其可通过原位蚀刻在高温下移除)，本发明的复合衬底可提供用于制作各种光电和电子装置(例如LED、LD、晶体管和光检测器)的适宜表面。
另外，可控制金属氧化物的移除步骤，以使纳米级或微米级金属氧化物停留在表面处的穿透位错或堆积缺陷(在衬底是具有大的切割错误、非极性或半极性的c-平面的情况下)的端点处，其可用作局部掩模以防止缺陷传播到装置层中。可通过具有与不具有缺陷的衬底的表面能的轻微差异获得移除的此选择性，即穿透位错的端点或堆积缺陷的端线的表面能与没有其的表面不同。
本发明的技术说明
通过将金属氧化物层[图1-2]附接到制作装置的表面上，预期本发明的复合衬底最大化低位错的III族衬底[图1-1](例如GaN)的益处。III族氮化物衬底的表面上的金属氧化物层保护III族氮化物衬底的表面免于机械、物理和/或化学损伤直到将装置层沉积于其上为止。
制备复合衬底的工艺流程和其使用展示于图2中。通过使用氨热方法或其它块材生长方法(例如助熔方法、高压溶液生长)制备具有位错密度小于105cm-2的III族氮化物衬底(例如GaN衬底)。对于商业用途来说，直径大于1″且厚于200微米的衬底是有利的。将于其上形成装置层或结构的表面抛光到原子层级。抛光工艺通常由用金刚石工具研磨、用金刚石浆液碾磨和通常利用胶质二氧化硅的化学机械抛光组成。然后，通过在III族氮化物衬底的抛光表面上沉积/形成金属氧化物层制作复合衬底。如果抛光工艺形成金属氧化物层，那么可使用所述层作为第二层或可在其顶部上形成额外的金属氧化物的层。而且，可有意地在表面上留下化学机械抛光中所用的胶质氧化硅作为保护性金属氧化物层。将复合衬底装载到反应器中以形成装置层或结构。在即将形成装置之前，通过原位蚀刻将金属氧化物层移除，以便暴露III族氮化物的高质量表面。
可通过任何膜沉积方法形成金属氧化物层，其包含物理气相沉积(PVD)、溅镀、CVD、MOCVD、MBE、氢化物气相外延(HVPE)、水热沉积、旋转涂布和酸氧化。重点是选择适宜沉积方法以形成金属氧化物薄膜，其可利用原位蚀刻移除以暴露III族氮化物材料的“开盒即用(epi-ready)”表面(适用于外延沉积用以构造装置的后续材料的表面)。如果第一层的表面非刻意地形成氧化物层(例如含有高分率Al的III族氮化物)，那么所述非刻意层也可用作第二层或可在所述非刻意层上添加额外金属氧化物层。金属氧化物层的形成可用表面分析证实，例如X射线光电子能谱(XPS)。XPS对表面化学组合物极敏感。如果分析来自氧的信号峰的形状，可辨别氧峰是来自环境或键结到衬底的表面的氧。此方式可容易地证实在第一层上已形成足够量的第二层。氧化物层应厚到足以保护III族氮化物的表面免于进一步氧化，且优选地所述层厚到足以保护III族氮化物免于在晶片处置和储存期间可发生的磨损或其它损伤。同时，氧化物层应薄到足以用原位蚀刻移除。而且，可选择将选择性地保留在衬底表面上的穿透位错的端点处且用作局部掩模以防止位错传播到装置层中的金属氧化物。
金属氧化物是选自镓、铝、铟、锌、镁、钙、钠、硅、锡、钛或其它金属的氧化物，以便可用原位蚀刻(即在装置制作的反应器内部蚀刻，例如金属有机化学气相沉积(MOCVD)、分子束外延(MBE)、化学气相沉积(CVD)、溅镀和蒸发)将金属氧化物层移除。使金属氧化物层的物理和化学性质最优化，以便可通过原位蚀刻在含有至少一种蚀刻剂(例如氨、氢、一氧化碳、氯化氢、氟化氢、溴化氢、碘化氢、氯、氟和三氯化硼)的气氛中将金属氧化物层移除。由于III族氮化物在氨下热稳定，因此利用氨是最有利的。用于热蚀刻的温度可为小于1200℃的任一温度，但使用小于1050℃的温度是有利的。这是因为用于装置的III族氮化物膜的典型沉积温度是1050℃。
复合衬底的第二层保护第一层的表面，其将成为第一层与装置层之间的界面。可希望原子级平坦度，因为金属氧化物层在物理上和/或化学上保护第一层。
实例1
可在300℃下利用水热沉积将氧化锌层沉积于位错密度小于105cm-2的c-平面GaN衬底的Ga-极性表面上。第一层的厚度可为约300微米且第二层的厚度可为1微米。当衬底温度升温时，可在MOCVD反应器中在氨流下蚀刻氧化锌层。如果升温时间未长到足以移除所有氧化锌层，那么将衬底维持在约1050℃下在氨气氛下直到暴露GaN层为止。此方式使GaN衬底与装置层之间的界面可是平滑的且可避免生成新的位错。
实例2
可利用旋转涂布技术将氧化硅层沉积于位错密度小于105cm-2的c-平面GaN衬底的Ga-极性表面上。在约150℃下烘焙旋转涂布的复合衬底。第一层的厚度可为约300微米且第二层的厚度可为10微米。如果氧化硅层是在低温下形成，那么当衬底温度升温时，可在MOCVD反应器中在氨流下蚀刻所述层。如果升温时间未长到足以移除所有氧化硅层，那么将衬底维持在约1050℃下在氨气氛下直到暴露GaN层为止。此方式使GaN衬底与装置层之间的界面可为平滑的且可避免生成新的位错。
实例3
可利用酸性蚀刻将氧化镓层形成于位错密度小于105cm-2的c-平面GaN衬底的Ga-极性表面上。第一层的厚度可为约300微米且第二层的厚度可为几个单层。当衬底温度升温时，可在MOCVD反应器中在氨流下蚀刻氧化镓层。如果升温时间未长到足以移除所有氧化镓层，那么将衬底维持在约1050℃下在氨气氛下直到暴露GaN层为止。此方式使GaN衬底与装置层之间的界面可为平滑的且可避免生成新的位错。
实例4
在位错密度小于105cm-2的c-平面GaN衬底的Ga-极性表面的抛光工艺期间可形成氧化镓与氧化硅的混合物层。在抛光工艺中，胶质二氧化硅用以形成氧化硅薄层。第一层的厚度可为约300微米且第二层的厚度可为几个单层。当衬底温度升温时，可在MOCVD反应器中在氨流下蚀刻氧化镓与氧化硅的混合物层。如果升温时间未长到足以移除所有氧化物层，那么将衬底维持在约1050℃下在氨气氛下直到暴露GaN层为止。此方式使GaN衬底与装置层之间的界面可为平滑的且可避免生成新的位错。
优点和改良
即使精细抛光III族氮化物衬底，衬底的表面可由于化学污染物而变脏，由于物理损伤而受损或由于各种原因而劣化。本发明的复合衬底可通过将第二层布置于III族氮化物衬底上而在III族氮化物衬底与装置层之间提供平滑界面，所述第二层在化学上和/或物理上保护III族氮化物的表面直到开始沉积装置层为止。
可能的修改
虽然优选实施例描述GaN衬底，但衬底可为各种组成的III族氮化物合金，例如AlN、AlGaN、InN、InGaN或GaAlInN。
虽然优选实施例描述锌、硅和镓的氧化物，但也可使用其它金属(例如铝、铟、镁、钙、钠、锡或钛)的氧化物。此外，也可使用金属氧化物的混合物(例如铟锡氧化物)。
虽然优选实施例描述具有300微米厚度的GaN衬底，但可使用其它厚度，只要第一层保持独立式即可。
虽然优选实施例描述c-平面GaN衬底的Ga面，但也可使用其它面，例如N面、a-面、m-面和各种半极性表面。此外，在III族氮化物合金的情况下，表面可为III族极性表面。而且，表面可从这些定向稍微切割错误(斜切)。
虽然优选实施例描述在MOCVD反应器中的原位蚀刻，但也可使用其它反应器，例如MBE、CVD、溅镀、蒸发、HVPE。
虽然优选实施例描述氧化物形成的几种方法，但可使用其它沉积方法，例如CVD、MOCVD、MBE、溅镀、蒸发、HVPE，只要金属氧化物层可用原位蚀刻移除即可。
参考文献
以下参考文献以引用方式并入本文中：
[1]R.德威林斯基(R.)、R.多拉德仁斯基(R.)、J.加尔科钦斯基(J.)、L.谢拉兹普托斯基(L.Sierzputowski)、Y.神原(Y.Kanbara)，美国专利第6,656,615号。
[2]R.德威林斯基、R.多拉德仁斯基、J.加尔科钦斯基、L.谢拉兹普托斯基、Y.神原，美国专利第7,132,730号。
[3]R.德威林斯基、R.多拉德仁斯基、J.加尔科钦斯基、L.谢拉兹普托斯基、Y.神原，美国专利第7,160,388号。
[4]K.藤田(K.Fujito)、T.桥本(T.Hashimoto)、S.中村(S.Nakamura)，国际专利申请案第PCT/US2005/024239，WO07008198号。
[5]T.桥本、M.齐藤(M.Saito)、S.中村，国际专利申请案第PCT/US2007/008743，WO07117689号。还参考2007年4月6日提出申请的US20070234946，美国专利申请案第11/784,339号。
[6]D′艾琳(D′Eyelyn)，美国专利第7,078,731号。
上述参考文献中的每一者如同在本文全部提出一样、且具体地关于制造、使用氨热方法和使用这些氮化镓衬底的方法的描述以引用方式全文并入。
以实例的方式且并非以限制方式所揭示者如下：
1.一种用于装置制作的复合衬底，其包括由GaxAlyIn1-x-yN(0≤x≤1，0≤x+y≤1)组成的第一层和附接到所述第一层的一个表面的第二层，其中所述第二层由金属氧化物组成且可通过原位蚀刻在装置制作反应器中移除。
2.一种用于装置制作的复合衬底，其包括由GaxAlyIn1-x-yN(0≤x≤1，0≤x+y≤1)组成的第一层和附接到所述第一层的一个表面的第二层，其中所述第二层由金属氧化物组成且可通过原位蚀刻在装置制作反应器中部分地移除，且进一步所述部分的所述金属氧化物选择性地保留在穿透位错的端点或堆积缺陷的端线处且作为局部掩模以防止穿透位错或堆积缺陷的传播。
3.如在段落1和2中用于装置的复合衬底，其中所述第二层可通过在1050℃或更低温度下用氨蚀刻来移除。
4.如在段落1到段落3中用于装置的复合衬底，且其中所述金属氧化物至少含有镓、铝、铟、锌、镁、钙、钠、硅、锡或钛的氧化物。
5.如在段落1到段落4中用于装置的复合衬底，其中所述第二层多于一个原子层。
6.如在段落5中用于装置的复合衬底，其中所述第二层的厚度大到足以用x射线光电子能谱检测。
7.如在段落1到6中用于装置的复合衬底，其中所述第一层是高度定向的多晶或单晶GaN。
8.如在段落7中用于装置的复合衬底，其中所述结晶GaN的位错和晶界的密度小于105cm-2。
9.如在段落7中用于装置的复合衬底，其中所述第二层在所述第一层的镓面上。
10.如在段落7中用于装置的复合衬底，其中所述第二层在所述第一层的氮面上。
11.如在段落7中用于装置的复合衬底，其中所述第二层在所述第一层的非极性m-面或a-面上。
12.如在段落7中用于装置的复合衬底，其中所述第二层在所述第一层的镓侧半极性面上。
13.如在段落7中用于装置的复合衬底，其中所述第二层在所述第一层的氮侧半极性面上。
14.如在段落1到13中用于装置的复合衬底，其中所述第二层是有意地形成于所述第一层上。
15.一种保护III族氮化物品片的表面的方法，其包括在所述晶片的面上形成保护性层，所述保护性层具有足够厚度以在所述晶片的储存期间保护所述面免于大气氧化。
16.一种制造光学、电子或光电装置的方法，其包括：在沉积反应器中从III族氮化物品片的面移除保护性层，并随后沉积第一电子、光学或光电材料，自其形成电子、光学或光电装置。

Claims (12)

1.一种用于装置制作的复合衬底，其包括由GaxAlyIn1-x-yN(0≤x≤1，0≤x+y≤1)组成的第一层和附接到所述第一层的表面的第二层，其中所述第二层由金属氧化物组成，所述第二层部分或完全覆盖所述第一层且可通过原位蚀刻在装置制作反应器中移除，其中所述金属氧化物含有至少一种镓、铝、铟、锌、镁、钙、钠、硅、锡和钛的氧化物，且其中所述第二层通过在1050℃或更低温度下用氨蚀刻来移除。
2.根据权利要求1所述的复合衬底，且其中所述金属氧化物含有氧化镓。
3.根据权利要求1所述的复合衬底，其中所述金属氧化物的厚度多于一个原子层。
4.根据权利要求3所述的复合衬底，其中所述金属氧化物的厚度大到足以用x射线光电子能谱检测。
5.根据权利要求1所述的复合衬底，其中所述第一层包括高度定向的多晶或单晶GaN。
6.根据权利要求5所述的复合衬底，其中所述结晶GaN的位错和晶界的密度小于105cm-2。
7.根据权利要求5所述的复合衬底，其中所述金属氧化物在所述第一层的镓面上。
8.根据权利要求5所述的复合衬底，其中所述金属氧化物在所述第一层的氮面上。
9.根据权利要求5所述的复合衬底，其中所述金属氧化物在所述第一层的非极性m-面或a-面上。
10.根据权利要求5所述的复合衬底，其中所述金属氧化物在所述第一层的镓侧半极性面上。
11.根据权利要求5所述的复合衬底，其中所述金属氧化物在所述第一层的氮侧半极性面上。
12.根据权利要求1所述的复合衬底，其中将所述金属氧化物沉积于所述第一层上。
CN201380048079.9A 2012-08-23 2013-02-28 氮化镓和金属氧化物的复合衬底 Active CN104781910B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201261692411P 2012-08-23 2012-08-23
US61/692,411 2012-08-23
PCT/US2013/028427 WO2014031153A1 (en) 2012-08-23 2013-02-28 Composite substrate of gallium nitride and metal oxide

Publications (2)

Publication Number Publication Date
CN104781910A CN104781910A (zh) 2015-07-15
CN104781910B true CN104781910B (zh) 2017-08-08

Family

ID=47913565

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380048079.9A Active CN104781910B (zh) 2012-08-23 2013-02-28 氮化镓和金属氧化物的复合衬底

Country Status (8)

Country Link
US (2) US9224817B2 (zh)
EP (1) EP2888757A1 (zh)
JP (2) JP6541229B2 (zh)
KR (1) KR102008494B1 (zh)
CN (1) CN104781910B (zh)
IN (1) IN2015DN01983A (zh)
TW (1) TWI619822B (zh)
WO (1) WO2014031153A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9466481B2 (en) * 2006-04-07 2016-10-11 Sixpoint Materials, Inc. Electronic device and epitaxial multilayer wafer of group III nitride semiconductor having specified dislocation density, oxygen/electron concentration, and active layer thickness
CN104781910B (zh) 2012-08-23 2017-08-08 希波特公司 氮化镓和金属氧化物的复合衬底
FR3048547B1 (fr) * 2016-03-04 2018-11-09 Saint-Gobain Lumilog Procede de fabrication d'un substrat semi-conducteur
CN106229389B (zh) * 2016-08-04 2018-06-19 东莞市中镓半导体科技有限公司 一种在金属氮化镓复合衬底上制备发光二极管的方法
US10134884B2 (en) 2016-12-23 2018-11-20 Sixpoint Materials, Inc. Electronic device using group III nitride semiconductor and its fabrication method
CN108281525B (zh) * 2017-12-07 2024-10-29 上海芯元基半导体科技有限公司 一种复合衬底、半导体器件结构及其制备方法
CN114525585A (zh) * 2022-01-05 2022-05-24 西安电子科技大学 采用预铺Ga层在金刚石上外延β-Ga2O3薄膜的制备方法及结构

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1882720A (zh) * 2003-09-26 2006-12-20 国家科学研究中心 通过在牺牲层上的异质外延制造包含ⅲ－氮化物的自承基材的方法
CN1988109A (zh) * 2005-12-21 2007-06-27 弗赖贝格化合物原料有限公司 生产自支撑iii－n层和自支撑iii－n基底的方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6610144B2 (en) * 2000-07-21 2003-08-26 The Regents Of The University Of California Method to reduce the dislocation density in group III-nitride films
US6562644B2 (en) * 2000-08-08 2003-05-13 Matsushita Electric Industrial Co., Ltd. Semiconductor substrate, method of manufacturing the semiconductor substrate, semiconductor device and pattern forming method
JP3988018B2 (ja) * 2001-01-18 2007-10-10 ソニー株式会社 結晶膜、結晶基板および半導体装置
PL219109B1 (pl) 2001-06-06 2015-03-31 Ammono Spółka Z Ograniczoną Odpowiedzialnością Sposób otrzymywania objętościowego monokrystalicznego azotku zawierającego gal oraz urządzenie do otrzymywania objętościowego monokrystalicznego azotku zawierającego gal
IL161420A0 (en) 2001-10-26 2004-09-27 Ammono Sp Zoo Substrate for epitaxy
US7098487B2 (en) 2002-12-27 2006-08-29 General Electric Company Gallium nitride crystal and method of making same
JP3801597B2 (ja) * 2004-02-09 2006-07-26 ユーディナデバイス株式会社 半導体素子の製造方法
CN100454597C (zh) * 2004-04-27 2009-01-21 松下电器产业株式会社 氮化物半导体元件及其制造方法
JP2006165069A (ja) * 2004-12-02 2006-06-22 Ulvac Japan Ltd 化合物半導体の成長方法及び装置
JP2006229195A (ja) * 2005-01-24 2006-08-31 Renesas Technology Corp 半導体不揮発性記憶装置及びその製造方法
EP1917382A4 (en) 2005-07-08 2009-09-02 Univ California METHOD FOR GROWING GROUP III NITRIDE CRYSTALS IN SUPERCRITICAL AMMONIA USING AUTOCLAVE
US20070234946A1 (en) 2006-04-07 2007-10-11 Tadao Hashimoto Method for growing large surface area gallium nitride crystals in supercritical ammonia and lagre surface area gallium nitride crystals
US7560364B2 (en) 2006-05-05 2009-07-14 Applied Materials, Inc. Dislocation-specific lateral epitaxial overgrowth to reduce dislocation density of nitride films
WO2009116808A2 (ko) * 2008-03-20 2009-09-24 서울반도체(주) 편광 광원, 그것을 채택한 백라이트 유닛 및 액정 디스플레이 모듈
WO2009151642A1 (en) * 2008-06-12 2009-12-17 Sixpoint Materials, Inc. Method for testing group-iii nitride wafers and group iii-nitride wafers with test data
JP2010042976A (ja) * 2008-07-16 2010-02-25 Sumitomo Electric Ind Ltd ＧａＮ結晶の成長方法
US7976630B2 (en) * 2008-09-11 2011-07-12 Soraa, Inc. Large-area seed for ammonothermal growth of bulk gallium nitride and method of manufacture
EP2377974A4 (en) * 2009-01-08 2014-11-19 Mitsubishi Chem Corp METHOD FOR THE PRODUCTION OF A NITRIDE CRYSTAL, NITRIDE CRYSTAL AND DEVICE FOR ITS PRODUCTION
WO2010112540A1 (en) * 2009-03-31 2010-10-07 S.O.I.Tec Silicon On Insulator Technologies Epitaxial methods and structures for reducing surface dislocation density in semiconductor materials
JP2011006304A (ja) * 2009-06-29 2011-01-13 Hitachi Cable Ltd 窒化物半導体基板およびその製造方法
KR101658838B1 (ko) * 2010-02-04 2016-10-04 엘지이노텍 주식회사 발광 소자 및 그 제조방법
US20110217505A1 (en) * 2010-02-05 2011-09-08 Teleolux Inc. Low-Defect nitride boules and associated methods
JP5598149B2 (ja) * 2010-08-09 2014-10-01 サンケン電気株式会社 化合物半導体層の形成方法
JP2012084836A (ja) * 2010-09-13 2012-04-26 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物半導体発光素子を製造する方法、及びｉｉｉ族窒化物半導体発光素子
CN104781910B (zh) 2012-08-23 2017-08-08 希波特公司 氮化镓和金属氧化物的复合衬底

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1882720A (zh) * 2003-09-26 2006-12-20 国家科学研究中心 通过在牺牲层上的异质外延制造包含ⅲ－氮化物的自承基材的方法
CN100387760C (zh) * 2003-09-26 2008-05-14 国家科学研究中心 通过在牺牲层上的异质外延制造包含ⅲ氮化物的自承基材的方法
CN1988109A (zh) * 2005-12-21 2007-06-27 弗赖贝格化合物原料有限公司 生产自支撑iii－n层和自支撑iii－n基底的方法

Also Published As

Publication number Publication date
EP2888757A1 (en) 2015-07-01
TW201418488A (zh) 2014-05-16
JP2015527292A (ja) 2015-09-17
JP6541229B2 (ja) 2019-07-10
US9224817B2 (en) 2015-12-29
US9431488B2 (en) 2016-08-30
KR20150092082A (ko) 2015-08-12
WO2014031153A1 (en) 2014-02-27
JP2018020960A (ja) 2018-02-08
KR102008494B1 (ko) 2019-08-07
CN104781910A (zh) 2015-07-15
US20140054595A1 (en) 2014-02-27
US20150340242A1 (en) 2015-11-26
IN2015DN01983A (zh) 2015-08-14
TWI619822B (zh) 2018-04-01

Similar Documents

Publication Publication Date Title
CN104781910B (zh) 氮化镓和金属氧化物的复合衬底
US8637848B2 (en) Single crystal group III nitride articles and method of producing same by HVPE method incorporating a polycrystalline layer for yield enhancement
JP5248777B2 (ja) 高品質ホモエピタキシ用微傾斜窒化ガリウム基板
US9909230B2 (en) Seed selection and growth methods for reduced-crack group III nitride bulk crystals
KR20100138879A (ko) Ａｌ계 Ⅲ족 질화물 단결정층을 갖는 적층체의 제조 방법, 그 제법으로 제조되는 적층체, 그 적층체를 사용한 Ａｌ계 Ⅲ족 질화물 단결정 기판의 제조 방법, 및, 질화알루미늄 단결정 기판
JP4886711B2 (ja) Ｉｉｉ族窒化物単結晶の製造方法
TWI404122B (zh) 增進半-極性（Ａｌ，Ｉｎ，Ｇａ，Ｂ）Ｎ藉由金屬有機化學氣相沈積生長之方法
US10161059B2 (en) Group III nitride bulk crystals and their fabrication method
US9834863B2 (en) Group III nitride bulk crystals and fabrication method
EP3094766B1 (en) Group iii nitride bulk crystals and fabrication method
JP2008074671A (ja) 自立窒化物基板の製造方法
JP4340866B2 (ja) 窒化物半導体基板及びその製造方法
CN102465342A (zh) 制造GaN基膜的方法
JP2009190936A (ja) Ｉｉｉ族窒化物結晶の製造方法
JP2006185962A (ja) 半導体成長用基板および半導体膜の製造方法
WO2016118862A1 (en) Seed selection and growth methods for reduced-crack group iii nitride bulk crystals
JP2011222778A (ja) 積層体の製造方法、ｉｉｉ族窒化物単結晶自立基板の製造方法、および、積層体

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant