CN104681433B - 一种fs‑igbt的制备方法 - Google Patents
一种fs‑igbt的制备方法 Download PDFInfo
- Publication number
- CN104681433B CN104681433B CN201510037233.3A CN201510037233A CN104681433B CN 104681433 B CN104681433 B CN 104681433B CN 201510037233 A CN201510037233 A CN 201510037233A CN 104681433 B CN104681433 B CN 104681433B
- Authority
- CN
- China
- Prior art keywords
- igbt
- silicon
- silicon chip
- type
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 43
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 128
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 125
- 239000010703 silicon Substances 0.000 claims abstract description 125
- 239000002184 metal Substances 0.000 claims abstract description 32
- 229910052751 metal Inorganic materials 0.000 claims abstract description 32
- 238000005530 etching Methods 0.000 claims abstract description 11
- 238000005498 polishing Methods 0.000 claims abstract 2
- 238000000034 method Methods 0.000 claims description 30
- 238000000137 annealing Methods 0.000 claims description 25
- 238000002513 implantation Methods 0.000 claims description 9
- 238000005468 ion implantation Methods 0.000 claims description 8
- 230000003647 oxidation Effects 0.000 claims description 8
- 238000007254 oxidation reaction Methods 0.000 claims description 8
- 238000005520 cutting process Methods 0.000 claims description 7
- 239000012535 impurity Substances 0.000 claims description 6
- 238000001259 photo etching Methods 0.000 claims description 6
- 239000010936 titanium Substances 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 5
- 230000001413 cellular effect Effects 0.000 claims description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical group [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- 230000004888 barrier function Effects 0.000 claims description 3
- 238000011049 filling Methods 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 2
- 239000004411 aluminium Substances 0.000 claims description 2
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 2
- 229910052802 copper Inorganic materials 0.000 claims description 2
- 239000010949 copper Substances 0.000 claims description 2
- 238000009826 distribution Methods 0.000 claims description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 2
- 229910052721 tungsten Inorganic materials 0.000 claims description 2
- 239000010937 tungsten Substances 0.000 claims description 2
- 238000001039 wet etching Methods 0.000 claims description 2
- 239000007769 metal material Substances 0.000 claims 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims 1
- 230000003628 erosive effect Effects 0.000 claims 1
- 238000005516 engineering process Methods 0.000 abstract description 16
- 239000012634 fragment Substances 0.000 abstract description 6
- 238000005538 encapsulation Methods 0.000 abstract description 5
- 239000000758 substrate Substances 0.000 description 8
- 239000000463 material Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 125000006850 spacer group Chemical group 0.000 description 4
- 230000005684 electric field Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 241000209094 Oryza Species 0.000 description 2
- 235000007164 Oryza sativa Nutrition 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 210000004027 cell Anatomy 0.000 description 2
- 210000003850 cellular structure Anatomy 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 235000009566 rice Nutrition 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000007792 addition Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
Landscapes
- Thyristors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供一种FS‑IGBT的制备方法，用以解决中低压FS‑IGBT制备过程中，薄硅片带来的制备工艺复杂、难度大，硅片翘曲、变形、碎片，硅片(晶圆)的大小受到限制、良品率低、成本高，难以实现产业化的问题，以及在后续晶圆的划片和芯片的封装中由于薄硅片带来的巨大技术挑战。选取轻掺杂N型FZ硅作为第一硅片、和重掺杂N型或P型的CZ硅或FZ硅作为第二硅片，首先在第一硅片的背面制作FS‑IGBT的N型FS层，再沉积一层氧化层；然后键合第一、二硅片，减薄原第一硅片厚度后制作正面结构，再减薄第二硅片厚度后刻蚀、通过沟槽制备P型透明集电区，最后淀积金属、化学机械抛光形成集电极；即制备得FS‑IGBT。
Description
技术领域
本发明属于功率半导体器件技术领域，涉及绝缘栅双极型晶体管(IGBT)，具体涉及场截止型绝缘栅双极型晶体管(FS-IGBT)的制备方法。
背景技术
绝缘栅双极型晶体管(IGBT)是一种MOS场效应和双极型晶体管复合的新型电力电子器件，它既有MOSFET易于驱动，控制简单的优点，又有功率晶体管导通压降低，通态电流大，损耗小的优点，已成为现代电力电子电路中的核心电子元器件之一，广泛应用在诸如通信、能源、交通、工业、医学、家用电器及航空航天等国民经济的各个领域。IGBT的发明和应用对电力电子系统性能的提升起到了极为重要的作用，自上世纪90年代以来，经过器件结构和制备工艺的不断发展，商业量产的IGBT器件及其模块已涵盖电压从370V至6500V，电流从2A至4000A的应用范围。
从器件漂移区结构及其制备方法上讲，IGBT经历了从PT(穿通型)到NPT(非穿通型)再到FS(场截止型)的发展。第一代PT型结构元胞如图1所示，采用P+型CZ单晶硅片作为衬底，通过在P+型CZ硅片上依次外延N型buffer层和N-漂移区，然后在N-漂移区上制备MOS结构而成。该结构阻断时器件漂移区电场呈现类梯形分布，在一定的耐压下器件的N-漂移区厚度较薄，正向导通压降小；但由于作为集电区的P+衬底掺杂浓度高，厚度大，导致集电极发射效率过大，关断时间长，电流拖尾现象明显，致使关断损耗很大，难以满足高速应用的要求。因此，通常PT型IGBT需要采用载流子寿命控制技术以减小载流子寿命，从而减小关断时间和关断损耗，但采用该方法后PT型IGBT器件的正向导通压降呈现负温度系数，不利于并联使用。对于PT型IGBT结构，由于是在较厚的P+衬底上外延N型buffer层和N-漂移区，因此可获得薄的N-漂移区厚度，容易制备中低压的IGBT器件。
为了改善IGBT器件的性能，在PT型IGBT的基础上业界提出了NPT型IGBT结构，元胞如图2所示。NPT型结构不再使用P+型衬底上外延N-层的工艺，而是直接使用N-型的FZ硅片，利用N-型FZ衬底材料作为漂移区，在N-型漂移区正面制备MOS结构，并通过背面离子注入并退火的方式形成P型集电区。对于NPT型IGBT结构，由于通过采用透明阳极(集电极)技术，降低了背面P型集电区的浓度和厚度，大大减小了集电极发射效率，改善了关断损耗大的问题，通过避免使用载流子寿命控制等技术，NPT型IGBT的正向导通压降为正温度系数，使大电流并联应用成为可能。但由于阻断时，NPT型结构电场的三角形分布，在一定的耐压下漂移区过长，导致导通电阻和关断损耗较大，仍难以满足高速应用的要求。
为了进一步改善IGBT器件的性能，结合PT型与NPT型IGBT的优点，业界提出了FS(场截止)型IGBT结构，元胞如图3所示。FS-IGBT直接使用N-型FZ硅片，利用N-型FZ衬底材料作为漂移区，在N-型漂移区正面制备MOS结构，并通过在P型透明集电区形成之前采用扩散或离子注入工艺引入N型FS层，从而使漂移区电场在阻断时呈现类梯形分布，在一定的耐压下大大缩短了器件的漂移区厚度，降低了正向导通压降；同时通过采用透明阳极(集电极)技术，保证了导通压降的正温度特性。此外，由于FS-IGBT的P型集电区厚度小，浓度低，因此发射效率低，其拖尾电流很小，开关损耗远低于NPT型和PT型结构，成为高速低损耗应用的主流器件。然而，对于中低压的FS-IGBT，如击穿电压为600V的FS-IGBT，其芯片厚度通常小于70um，而击穿电压400V的FS-IGBT，其芯片厚度仅40um。无论是采用先做正面工艺(包括正面MOS结构和终端结构)，背部减薄后背注的方式来引入FS层和P型集电区，还是先做背面工艺(包括FS层和P型集电区)，然后减薄后做正面工艺的方法，制备如此薄的芯片，制备工艺复杂、难度大，需要非常昂贵和精密的加工设备，并且硅片太薄容易导致硅片的变形、翘曲和碎片，硅片(晶圆)的大小受到限制、良品率低、成本高，难以实现商业化生产，并且晶圆尺寸的限制使得器件的制备难以应用与大晶圆尺寸对应的先进工艺技术。此外，薄的芯片厚度也为硅片的划片和芯片的封装等带来巨大的技术挑战，增加工艺复杂性和难度，导致与晶圆制备类似的问题，即芯片太薄容易开裂、碎片，良品率低、成本高，难以实现商业化生产等。
对于中低压的PT型IGBT器件，虽然P+型单晶衬底的电阻率很小，但为了进一步降低厚的P+型衬底电阻对器件特性的影响，Jun Zeng提出通过背部刻槽并填充导电材料的制备方式，获得如图4所示的元胞结构(J.Zeng,Semiconductor Devices Having ReducedEffective Substrate Resistivity and Associated Methods,US patent#6104062,#7098108)。该结构利用高电导率和热导率的金属等材料以降低P+型衬底的导通电阻及热阻，但该结构仍为PT型结构，P+型衬底的掺杂浓度很高，并且P+型衬底较厚，特别是在没有背部刻槽填充的位置，对于该IGBT器件集电极注入效率高，仍需要采用载流子寿命控制等技术以获得低的开关损耗，正向导通压降呈负温度系数，因此不适用于FS-IGBT的制备。
针对中低压FS-IGBT制备的困难，本发明提出一种制备方法以实现在较厚的硅片上制备FS-IGBT。
发明内容
本发明的目的在于提出一种在厚硅片上制备FS-IGBT的方法，用以解决中低压FS-IGBT制备过程中，薄硅片带来的制备工艺复杂、难度大，硅片翘曲、变形、碎片，硅片(晶圆)的大小受到限制、良品率低、成本高，难以实现产业化的问题，以及在后续晶圆的划片和芯片的封装中由于薄硅片带来的巨大技术挑战。
本发明的技术方案是：
一种FS-IGBT的制备方法，包括以下步骤：
第一步：选取两片单晶硅片作为第一硅片和第二硅片，其中，第一硅片是厚度300～500微米的轻掺杂N型FZ硅，掺杂浓度为1013～1014个/cm3，用以形成FS-IGBT的漂移区；第二硅片是厚度为300～500微米的采用重掺杂N型或P型的CZ硅或FZ硅，掺杂浓度为1019-1020个/cm3，用以形成FS-IGBT的背部N+或P+区；
第二步：在第一硅片的背面通过离子注入N型杂质并退火制作FS-IGBT的N型FS层，形成的FS层的厚度为2～5微米，离子注入能量为40keV～500keV，注入剂量为1013～1014个/cm2，退火温度为1150-1200℃，退火时间为60～300分钟；
第三步：在第一硅片的背面再通过氧化或淀积工艺形成一层厚度为0.1～1微米的氧化层；
第四步：采用键合技术将第一硅片背面与第二硅片正面键合在一起形成第三硅片，键合温度为300～1100℃，通过键合技术形成的第三硅片的第一硅片一侧为正面，第二硅片一侧为背面，即第一硅片正面为第三硅片正面，第二硅片背面为第三硅片背面；
第五步：减薄第三硅片正面至正面的原第一硅片厚度为30～80微米，即减薄漂移区；
第六步：通过多次光刻、氧化、离子注入、退火、淀积工艺在经减薄的第三硅片正面制作FS-IGBT的正面结构，包括元胞MOS结构和终端结构等，其中，P型体区和终端场限环的结深为2～3微米，离子注入能量为40keV～120keV，注入剂量为1013～1014个/cm2，退火温度为1100～1150C，退火时间为30～150分钟；
第七步：减薄第三硅片背面至背面的原第二硅片厚度为50～100微米，即减薄背部N+或P+区；
第八步：光刻和刻蚀，在经减薄的第三硅片背面刻槽至氧化层，并继续刻槽至N型FS层；
第九步：通过第三硅片背面的沟槽，在N型FS层上沟槽对应位置离子注入P型杂质并退火制备FS-IGBT的P型透明集电区，形成的P型透明集电区的厚度为0.3～1微米，离子注入能量为30keV～80keV，注入剂量为1013～1014个/cm2，退火温度为400-500℃，退火时间为30～60分钟；
第十步：淀积金属，填充沟槽并覆盖第三硅片整个背面N+或P+区至厚度为2～4微米；
第十一步：化学机械抛光(CMP)平坦化第三硅片背面淀积的金属，形成集电极；
即制备得FS-IGBT。
进一步的，所述第五步中，对于400V的FS-IGBT器件减薄后漂移区厚度为30～40微米，对于600V的FS-IGBT器件减薄后漂移区厚度为50～60微米。
进一步的，所述第八步中，刻蚀可采用干法刻蚀、定向湿法腐蚀、激光打孔等方法，所形成的硅槽的形状、深宽比以及在硅片上的分布根据背部N+或P+区的厚度和刻蚀方法而改变。
进一步的，所述第十步中，填充集电极金属前，先淀积一层金属阻挡层(如钛、氮化钛、氮化钽等)，以防止金属扩散进入硅中，所填充的金属可以是一层金属，也可以是多层金属的组合，所填充金属的可以是钨、铜或铝等。
进一步的，所述第六步中，正面结构为平面栅结构或沟槽栅结构。
需要说明的是，为了简化描述，上述制备方法是以n沟道FS-IGBT器件为例来说明，但本发明同样适用于p沟道FS-IGBT器件的制备。且上述FS-IGBT的制备方法中的工艺步骤和工艺条件可根据实际需要进行增删和调整；
本发明制备所得的FS-IGBT元胞结构如图5所示。氧化层12将背部高浓度的N+或P+区11与N型FS层2完全隔离，因此背部高浓度的N+或P+区11在硅片加工过程中仅作为支撑层，不影响器件的电学参数。因此，图5结构具有与图3结构相同的电学特性。
本发明的有益效果表现在：
本发明在整个芯片制备过程中可采用厚的硅片制备具有薄漂移区的中低压FS-IGBT，并且最后制备获得的所述FS-IGBT器件也具有厚的硅片厚度。本发明提供的一种FS-IGBT的制备方法可解决中低压FS-IGBT制备过程中，薄硅片带来的制备工艺复杂、难度大，硅片翘曲、变形、碎片，硅片(晶圆)的大小受到限制、难以使用与大尺寸晶圆对应的先进工艺技术、良品率低、成本高，难以实现产业化的问题，以及在后续晶圆的划片和芯片的封装中由于薄硅片带来的巨大技术挑战。本发明形成的IGBT为FS型，不需要采用寿命控制技术，具有与传统方法获得的FS-IGBT同样的诸如正向导通压降低、关断损耗小、导通压降为正温度系数等优点。因此，本发明所述制备方法可适用于FS-IGBT器件的制备，特别是中低压FS-IGBT的制备。
附图说明
图1是传统PT型IGBT结构示意图；图1中：1为重掺杂P型衬底材料，2为N型缓冲层(buffer)，3为N-漂移区，4为P型体接触区，5为N型体接触区，6为金属发射极，7为金属集电极，8为栅极，9为栅介质，10为隔离介质。
图2是NPT型IGBT结构示意图；图2中：1为P型透明集电区，3为N-漂移区，4为P型体接触区，5为N型体接触区，6为金属发射极，7为金属集电极，8为栅极，9为栅介质，10为隔离介质。
图3是FS型IGBT结构示意图；图3中：1为P型透明集电区，2为N型场截止层(FS)，3为N-漂移区，4为P型体接触区，5为N型体接触区，6为金属发射极，7为金属集电极，8为栅极，9为栅介质，10为隔离介质。
图4是Jun Zeng专利所涉及的IGBT结构示意图；图4中：1为重掺杂P型衬底材料，2为N型缓冲层(buffer)，3为N-漂移区，4为P型体接触区，5为N型体接触区，6为金属发射极，7为金属集电极，8为栅极，9为栅介质，10为隔离介质。
图5是本发明提供的所述制备方法制备的FS-IGBT结构示意图；图5中：1为P型透明集电区，2为N型场截止层(FS)，3为N-漂移区，4为P型体接触区，5为N型体接触区，6为金属发射极，7为金属集电极，8为栅极，9为栅介质，10为隔离介质，11为背部N+/P+区，12为氧化层。
图6是本发明提供的所述制备方法的流程示意图。
图7至图13是本发明提供的所述制备方法的具体工艺流程示意图。
具体实施方式
以下结合附图，对本发明的原理和特性作进一步说明，所举实例只用于解释本发明，并非用于限定本发明的范围。
如图6所示，本发明实施提供了一种在厚硅片上制备具有薄漂移区FS-IGBT的方法，包括：
第一步：选取两片N型单晶硅片作为第一硅片和第二硅片，其中第一硅片厚度为300微米，采用轻掺杂的N型FZ硅，掺杂浓度为2.5*1014个/cm3，用以形成图5中所述FS-IGBT的漂移区3，第二硅片厚度为300微米，采用重掺杂的N型CZ硅，掺杂浓度为5*1019个/cm3，用以形成图5中所述FS-IGBT的背部N+区11，如图7-8所示；
第二步：在第一硅片背面通过离子注入N型杂质并退火制备图5中所述FS-IGBT的N型FS层2，形成的FS层的典型厚度为2微米，典型的离子注入能量为350keV，注入剂量为1*1013个/cm2，退火温度为1200℃，退火时间为60分钟，如图9所示；
第三步：再在第一硅片背面通过氧化或淀积工艺形成一层厚度为0.5微米氧化层，如图10所示；
第四步：采用键合技术将第一硅片背面与第二硅片正面键合在一起形成第三硅片，键合温度为900℃，通过键合技术形成的第三硅片的第一硅片一侧为正面，第二硅片一侧为背面，即第一硅片正面为第三硅片正面，第二硅片背面为第三硅片背面；
第五步：减薄第三硅片正面至第三硅片总厚度为340微米，即减薄第三硅片正面至原第一硅片厚度为40微米，即减薄漂移区3的厚度为40微米；
第六步：通过多次光刻、氧化、离子注入、退火、淀积等工艺在第三硅片正面制作FS-IGBT的正面结构，包括元胞MOS结构和终端结构等，典型的P型体区和终端场限环的结深为2微米，典型的离子注入能量为60keV，注入剂量为1*1014个/cm2，退火温度为1150℃，退火时间为30分钟，如图12所示，本步中1150℃退火温度以及30分钟退火时间可进一步降低第四步中键合界面的空洞等缺陷，提高键合界面的质量；
第七步：减薄第三硅片背面至第三硅片总厚度为140微米，即减薄后的背部的N+11的典型厚度为100微米；
第八步：光刻，在经减薄的第三硅片背面分两小步刻蚀槽，第一小步刻槽至氧化层12，第二小步刻蚀氧化层12至N型FS层2，在第一小步中氧化层12可作为深硅槽刻蚀的阻挡层或终点检测材料，当刻蚀完N+区11硅材料到达氧化层12时，系统中止刻蚀，第一小步结束，第二小步选择性刻蚀薄的氧化层，可避免对N型FS层2过刻蚀，使整个刻蚀过程易于控制；
第九步：在经第八步的第三硅片的N型FS层2上沟槽对应位置注入P型杂质并退火制备图5中所述FS-IGBT的P型透明集电区1，形成的P型透明集电区的典型厚度为0.5微米，典型的离子注入能量为40keV，注入剂量为1*1013个/cm2，退火温度为450℃，退火时间为30分钟；
第十步：淀积金属，填充沟槽并覆盖第三硅片整个背面N+11至厚度为3微米，淀积的金属与P型透明集电区1和N+区11分别形成欧姆接触；
第十一步：化学机械抛光(CMP)平坦化第三硅片背面淀积的金属，形成集电极7；
即获得制备的FS-IGBT，如图13所示。
本发明形成的IGBT为FS型，不需要采用寿命控制技术，具有与传统方法获得的FS-IGBT同样的诸如正向导通压降低、关断损耗小、导通压降为正温度系数等优点。因此，本发明所述制备方法可适用于FS-IGBT器件的制备，特别是中低压FS-IGBT的制备。本发明在整个芯片制备过程中可采用厚的硅片制备具有薄漂移区的中低压FS-IGBT，并且最后制备获得的所述FS-IGBT器件也具有厚的硅片厚度。本发明提供的一种FS-IGBT的制备方法可解决中低压FS-IGBT制备过程中，薄硅片带来的制备工艺复杂、难度大，硅片翘曲、变形、碎片，硅片(晶圆)的大小受到限制、难以使用与大尺寸晶圆对应的先进工艺技术、良品率低、成本高，难以实现商业化生产的问题，以及在后续晶圆的划片和芯片的封装中由于薄硅片带来的巨大技术挑战。
Claims (7)
1.一种FS-IGBT的制备方法，包括以下步骤：
第一步：选取两片单晶硅片作为第一硅片和第二硅片，其中，第一硅片是厚度为300～500微米的轻掺杂N型FZ硅，掺杂浓度为1013～1014个/cm3，用以形成FS-IGBT的漂移区；第二硅片是厚度为300～500微米的采用重掺杂的N型或P型的CZ硅或FZ硅，掺杂浓度为1019-1020个/cm3，用以形成FS-IGBT的背部N+或P+区；
第二步：在第一硅片的背面通过离子注入N型杂质并退火制作FS-IGBT的N型FS层，形成的FS层的厚度为2～5微米，离子注入能量为40keV～500keV，注入剂量为1013～1014个/cm2，退火温度为1150-1200℃，退火时间为60～300分钟；
第三步：在第一硅片的背面再通过氧化或淀积工艺形成一层厚度为0.1～1微米的氧化层；
第四步：采用键合技术将第一硅片背面与第二硅片正面键合在一起形成第三硅片，键合温度为300～1100℃，通过键合技术形成的第三硅片的第一硅片一侧为正面，第二硅片一侧为背面；
第五步：减薄第三硅片正面至原第一硅片厚度为30～80微米，即减薄漂移区；
第六步：通过光刻、氧化、离子注入、退火、淀积工艺在经减薄的第三硅片正面制作FS-IGBT的正面结构，包括元胞MOS结构和终端结构，其中，P型体区和终端场限环的结深为2～3微米，离子注入能量为40keV～120keV，注入剂量为1013～1014个/cm2，退火温度为1100～1150C，退火时间为30～150分钟；
第七步：减薄第三硅片背面至原第二硅片厚度为50～100微米，即减薄背部N+或P+区；
第八步：光刻和刻蚀，在经减薄的第三硅片背面刻槽至氧化层，并继续刻槽至N型FS层；
第九步：通过第三硅片背面的沟槽，在N型FS层上沟槽对应位置离子注入P型杂质并退火制备FS-IGBT的P型透明集电区，形成的P型透明集电区的厚度为0.3～1微米，离子注入能量为30keV～80keV，注入剂量为1013～1014个/cm2，退火温度为400-500℃，退火时间为30～60分钟；
第十步：淀积金属，填充沟槽并覆盖第三硅片整个背面N+或P+区至厚度为2～4微米；
第十一步：化学机械抛光平坦化第三硅片背面淀积的金属，形成集电极；
即制备得FS-IGBT。
2.按权利要求1所述FS-IGBT的制备方法，其特征在于，所述第五步中，对于400V的FS-IGBT器件减薄后漂移区厚度为30～40微米，对于600V的FS-IGBT器件减薄后漂移区厚度为50～60微米。
3.按权利要求1所述FS-IGBT的制备方法，其特征在于，所述第八步中，刻蚀采用干法刻蚀、定向湿法腐蚀或激光打孔的方法，所形成的硅槽的形状、深宽比以及在硅片上的分布根据背部N+或P+区的厚度和刻蚀方法确定。
4.按权利要求1所述FS-IGBT的制备方法，其特征在于，所述第十步中，填充集电极金属前，先淀积一层金属阻挡层，以防止金属扩散进入硅中。
5.按权利要求4所述FS-IGBT的制备方法，其特征在于，所述金属阻挡层的金属材料为钛、氮化钛或氮化钽。
6.按权利要求1所述FS-IGBT的制备方法，其特征在于，所述第十步中，填充沟槽的金属为一层金属或多层金属的组合，所述填充沟槽用金属材料采用钨、铜或铝。
7.按权利要求1所述FS-IGBT的制备方法，其特征在于，所述第六步中，正面结构为平面栅结构或沟槽栅结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510037233.3A CN104681433B (zh) | 2015-01-26 | 2015-01-26 | 一种fs‑igbt的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510037233.3A CN104681433B (zh) | 2015-01-26 | 2015-01-26 | 一种fs‑igbt的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104681433A CN104681433A (zh) | 2015-06-03 |
| CN104681433B true CN104681433B (zh) | 2017-07-11 |
Family
ID=53316324
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510037233.3A Active CN104681433B (zh) | 2015-01-26 | 2015-01-26 | 一种fs‑igbt的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104681433B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106898554A (zh) * | 2017-03-17 | 2017-06-27 | 电子科技大学 | 一种场截止型反向导通绝缘栅双极型晶体管制备方法 |
| CN107464786B (zh) * | 2017-08-23 | 2019-10-01 | 成都海威华芯科技有限公司 | 一种改善6英寸SiC晶圆翘曲度的方法 |
| CN107742642A (zh) * | 2017-09-22 | 2018-02-27 | 广东美的制冷设备有限公司 | 绝缘栅双极晶体管及其终端结构的制作方法、ipm模块以及空调器 |
| CN107946357A (zh) * | 2017-12-27 | 2018-04-20 | 江苏中科君芯科技有限公司 | 具有低米勒电容的igbt器件 |
| CN112259599B (zh) * | 2020-10-21 | 2021-10-12 | 清华大学 | 一种硅片键合式igbt器件及其制作方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101009323A (zh) * | 2007-01-26 | 2007-08-01 | 北京工业大学 | 具有内透明集电极的绝缘栅双极晶体管 |
| CN101288176A (zh) * | 2005-10-12 | 2008-10-15 | 富士电机控股株式会社 | Soi沟槽横型igbt |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008117881A (ja) * | 2006-11-02 | 2008-05-22 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| JP2010003960A (ja) * | 2008-06-23 | 2010-01-07 | Sanken Electric Co Ltd | 半導体装置及びその製造方法 |
-
2015
- 2015-01-26 CN CN201510037233.3A patent/CN104681433B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101288176A (zh) * | 2005-10-12 | 2008-10-15 | 富士电机控股株式会社 | Soi沟槽横型igbt |
| CN101009323A (zh) * | 2007-01-26 | 2007-08-01 | 北京工业大学 | 具有内透明集电极的绝缘栅双极晶体管 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104681433A (zh) | 2015-06-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106876485B (zh) | 一种集成肖特基二极管的SiC双沟槽型MOSFET器件及其制备方法 | |
| CN107251205B (zh) | 半导体装置和半导体装置的制造方法 | |
| CN104681433B (zh) | 一种fs‑igbt的制备方法 | |
| EP2525410A1 (en) | Insulated gate bipolar transistor and manufacturing method thereof | |
| CN102800591A (zh) | 一种fs-igbt器件的制备方法 | |
| CN102903633A (zh) | 用于制备阳极短路的场阑绝缘栅双极晶体管的方法 | |
| CN103578978A (zh) | 一种基于硅基键合材料的高压快恢复二极管制造方法 | |
| CN105870180B (zh) | 双分裂沟槽栅电荷存储型rc-igbt及其制造方法 | |
| EP2637210A1 (en) | Power semiconductor device and method for manufacturing thereof | |
| CN114823911A (zh) | 集成高速续流二极管的沟槽碳化硅mosfet及制备方法 | |
| CN108493108A (zh) | 一种高压快速软恢复二极管的制造方法 | |
| CN104681434B (zh) | 一种fs‑igbt的制备方法 | |
| CN104425259A (zh) | 反向导通绝缘栅双极型晶体管制造方法 | |
| CN101931001B (zh) | 一种非对称快速晶闸管 | |
| CN113451397A (zh) | 一种rc-igbt器件及其制备方法 | |
| CN104979161A (zh) | 半导体器件的制作方法及ti-igbt的制作方法 | |
| CN107305909A (zh) | 一种逆导型igbt背面结构及其制备方法 | |
| CN103367140B (zh) | 一种基于碳化硅的脉冲功率半导体开关的制造方法 | |
| CN210607264U (zh) | 绝缘栅双极型晶体管 | |
| CN104616986B (zh) | 一种快恢复二极管的制备方法 | |
| CN103219236B (zh) | 集电区碳注入内透明集电极igbt制造技术 | |
| CN102931228B (zh) | 逆导igbt器件及制造方法 | |
| CN111697092B (zh) | 具有非穿透沟槽的窄边缘电流型硅pin辐射探测器及其制备方法 | |
| CN113161238B (zh) | 高温度特性门极灵敏型触发可控硅芯片的制作工艺 | |
| CN105489636B (zh) | 一种半导体功率器件的背面结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20190522 Address after: Room 1108-1109, 570 Midsummer Road, 200120 China (Shanghai) Free Trade Pilot Area Patentee after: Cuizhan Microelectronics (Shanghai) Co.,Ltd. Address before: 611731 No. 2006 West Yuan Road, Chengdu high tech Zone (West District), Sichuan Patentee before: University of Electronic Science and Technology of China |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20200403 Address after: Unit e4-032, artificial intelligence Industrial Park, No.88 Jinjihu Avenue, Suzhou Industrial Park, Suzhou area, China (Jiangsu) pilot Free Trade Zone, Suzhou City, 215021, Jiangsu Province Patentee after: Suzhou cuizhan Microelectronics Co.,Ltd. Address before: Room 1108-1109, No. 570, shengxia Road, China (Shanghai) pilot Free Trade Zone Patentee before: Cuizhan Microelectronics (Shanghai) Co.,Ltd. |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20240328 Address after: 200120 Pudong New Area, Shanghai, China (Shanghai) free trade trial area, No. 3, 1 1, Fang Chun road. Patentee after: Cuizhan Microelectronics (Shanghai) Co.,Ltd. Country or region after: China Address before: Unit e4-032, artificial intelligence Industrial Park, 88 Jinjihu Avenue, Suzhou Industrial Park, Suzhou area, China (Jiangsu) pilot Free Trade Zone, Suzhou City, Jiangsu Province, 215021 Patentee before: Suzhou cuizhan Microelectronics Co.,Ltd. Country or region before: China |
|
| TR01 | Transfer of patent right |