CN104617042B

CN104617042B - 阵列基板及其制备方法

Info

Publication number: CN104617042B
Application number: CN201510067735.0A
Authority: CN
Inventors: 刘翔
Original assignee: BOE Technology Group Co Ltd
Current assignee: BOE Technology Group Co Ltd
Priority date: 2015-02-09
Filing date: 2015-02-09
Publication date: 2018-01-19
Anticipated expiration: 2035-02-09
Also published as: CN104617042A

Abstract

本发明提供一种阵列基板及其制备方法，属于显示装置制造技术领域，其可解决现有的阵列基板制备工艺复杂或薄膜晶体管性能不好的问题。本发明的阵列基板制备方法包括：步骤1：在基底上形成半导体材料层；步骤2：在完成前述步骤的基底上形成光刻胶层，并通过曝光、显影至少除去对应源极、漏极位置的光刻胶层；步骤3：在完成前述步骤的基底上通过电镀工艺形成包括源极、漏极的图形；步骤4：剥离所述光刻胶层，在完成前述步骤的基底上通过构图工艺形成包括有源区的图形。

Description

阵列基板及其制备方法

技术领域

本发明属于显示装置制造技术领域，具体涉及一种阵列基板及其制备方法。

背景技术

随着技术的发展，显示装置的尺寸、分辨率、刷新率都不断提高，这就要求其阵列基板中的薄膜晶体管具有更低的电阻和更高的迁移率，以降低信号的延迟。金属氧化物薄膜晶体管迁移率高、均一性好、透明、制作工艺简单，故获得了广泛应用。

为减化工艺，薄膜晶体管优选采用背沟道(Back Channel)结构，即源漏极形成在有源区上方。但是，金属氧化物薄膜晶体管的有源区是金属氧化物，其耐腐蚀性与金属源漏极类似，故若其采用背沟道结构，则在刻蚀形成源漏极时容易损伤有源区。

针对上述问题，一种方法是采用背沟道保护技术，即在有源区与源漏极间设置刻蚀阻挡层(ESL)；但刻蚀阻挡层的形成需要额外的步骤，会降低生产效率，且不利于薄膜晶体管尺寸的减小，同时刻蚀阻挡层寄生电容大，还会导致功耗增加。另一种方法是背沟道保护(BCE)技术，即在刻蚀形成源漏极时控制刻蚀剂用量、刻蚀时间等，以在保证形成源漏极的基础上尽量减小有源区的损伤；但这种方法不能完全避免有源区损伤，如图1所示，其有源区(图中高亮部分)仍会被刻蚀，各部分厚度不均，同时有源区的损伤程度也难以控制，如图2所示，用相同工艺制备的12个薄膜晶体管的漏电流曲线差别很大，这表明其产品性能很不稳定。

发明内容

本发明针对现有阵列基板制备工艺复杂或薄膜晶体管性能不好的问题，提供一种制备工艺简单，且薄膜晶体管性能好的阵列基板及其制备方法。

解决本发明技术问题所采用的技术方案是一种阵列基板制备方法，其包括：

步骤1：在基底上形成半导体材料层；

步骤2：在完成前述步骤的基底上形成光刻胶层，并通过曝光、显影至少除去对应源极、漏极位置的光刻胶层；

步骤3：在完成前述步骤的基底上通过电镀工艺形成包括源极、漏极的图形；

步骤4：剥离所述光刻胶层，在完成前述步骤的基底上通过构图工艺形成包括有源区的图形。

优选的是，所述半导体材料层由金属氧化物半导体材料构成。

优选的是，所述步骤2中，还同时除去对应数据线位置的光刻胶层；所述步骤3中，还同时形成数据线。

优选的是，所述源极、漏极由铜构成。

进一步优选的是，在所述步骤3和步骤4之间，还包括：在所述包括源极、漏极的图形上形成保护金属层。

进一步优选的是，所述在包括源极、漏极的图形上形成保护金属层包括：通过电镀工艺在所述包括源极、漏极的图形上形成保护金属层。

进一步优选的是，所述保护金属层由钼、钛、铌、钨、铝中的任意一种金属或多种金属的合金构成。

进一步优选的是，所述保护金属层的厚度在之间。

优选的是，在步骤3中，以半导体材料层作为阴极进行所述电镀。

优选的是，在所述步骤1之前，还包括：在基底上通过构图工艺形成包括栅极、栅线的图形；在完成前述步骤的基底上形成栅绝缘层。

进一步优选的是，在所述步骤4之后，还包括：在完成前述步骤的基底上通过构图工艺形成包括过孔的钝化层，所述过孔连通到所述漏极的位置；在完成前述步骤的基底上通过构图工艺形成包括像素电极的图形，所述像素电极通过所述钝化层中的过孔与所述漏极电连接。

其中，“构图工艺”是指通过将完整材料层中的一部分除去，从而使该层剩余部分形成所需结构的技术，其通常包括形成材料层、涂布光刻胶、曝光、显影、刻蚀、光刻胶剥离等步骤中的一部或多步。

解决本发明技术问题所采用的技术方案是一种阵列基板，其包括：有源区；设于所述有源区上的源极、漏极；且

所述源极、漏极是通过电镀工艺形成的。

优选的是，所述有源区由金属氧化物半导体材料构成。

优选的是，所述源极、漏极由铜构成。

进一步优选的是，所述源极、漏极上还设有保护金属层。

根据本发明的阵列基板制备方法，其源极、漏极(还可包括数据线)是由电镀工艺形成的，故源极、漏极的形成过程不需要刻蚀，因此其可在不形成刻蚀阻挡层的情况下避免有源区的损伤，工艺简单且薄膜晶体管的质量好；同时，电镀工艺可形成形状精确的结构，故其可制备铜的源极、漏极，而铜电阻率低，可进一步改善薄膜晶体管的性能。

附图说明

图1为现有阵列基板的薄膜晶体管的局部剖面扫描电镜照片(图中高亮部分为有源区)；

图2为使用同样的现有方法制备的12个薄膜晶体管的漏电流曲线图；

图3为使用本发明实施例2的方法制备的12个薄膜晶体管的漏电流曲线图；

图4为本发明的实施例2的阵列基板制备方法中形成栅绝缘层后的结构示意图；

图5为本发明的实施例2的阵列基板制备方法中形成半导体材料层后的结构示意图；

图6为本发明的实施例2的阵列基板制备方法中对光刻胶层进行曝光后的结构示意图；

图7为本发明的实施例2的阵列基板制备方法中形成源极、漏极后的结构示意图；

图8为本发明的实施例2的阵列基板制备方法中形成保护金属层后的结构示意图；

图9为本发明的实施例2的阵列基板制备方法中剥离光刻胶后的结构示意图；

图10为本发明的实施例2的阵列基板制备方法中形成有源区后的结构示意图；

图11为本发明的实施例2的阵列基板制备方法所制备的阵列基板的结构示意图；

其中，附图标记为：1、栅极；2、栅绝缘层；3、有源区；31、半导体材料层；41、漏极；42、源极；49、保护金属层；5、钝化层；6、像素电极；8、光刻胶层；9、基底。

具体实施方式

为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明作进一步详细描述。

实施例1：

本实施例提供一种阵列基板制备方法，其包括以下步骤：

步骤1：在基底上形成半导体材料层；

根据本实施例的阵列基板制备方法，其源极、漏极(还可包括数据线)是由电镀工艺形成的，故源极、漏极的形成过程不需要刻蚀，因此其可在不形成刻蚀阻挡层的情况下避免有源区的损伤，工艺简单且薄膜晶体管的质量好；同时，电镀工艺可形成形状精确的结构，故其可制备铜的源极、漏极，而铜电阻率低，可进一步改善薄膜晶体管的性能。

实施例2：

如图3至图11所示，本实施例提供一种阵列基板制备方法。

其中，该阵列基板可为用于液晶显示装置的阵列基板，具体可以是扭曲向列(TN)模式或高级超维场转换(ADS)模式等任意模式；或者，该阵列基板也可为用于有机发光二极管(OLED)显示装置的阵列基板。且在该阵列基板中，薄膜晶体管可以为顶栅型，也可为底栅型。

具体的，以下以包括底栅型薄膜晶体管的扭曲向列模式的阵列基板的制备方法为例进行介绍，其具体包括以下步骤：

S201、通过构图工艺，在基底9上形成包括栅极1、栅线的图形。

也就是说，通过常规的构图工艺，按照形成栅金属层、涂布光刻胶、曝光、显影、刻蚀、光刻胶剥离的步骤在基底9上形成栅极1和栅线。

具体的，该栅金属层可通过溅射、蒸镀等方法形成，其材料优选为铜，但也可采用钼、钛、铌、钨等金属或其合金，而该栅极金属层的厚度可在之间。

其中，为改善栅极1、栅线与基底9间的结合力，在本步骤之前还可包括形成缓冲层的步骤。

S202、在完成前述步骤的基底9上，形成栅绝缘层2。

也就是说，继续形成覆盖基底9的栅绝缘层2，得到如图4所示的结构。

具体的，该栅绝缘层2的材料可为硅的氧化物、氮化物、氧氮化物等，例如SiOx、SiNx等，其厚度通常在该栅绝缘层2可通过等离子增强化学气相沉积(PECVD)工艺形成，沉积中所用的工艺气体可根据栅绝缘层2的材料决定，通常可包括甲硅烷(SiH₄)、氨气(NH₃)、氮气(N₂)、二氯甲硅烷(SiH₂Cl₂)、一氧化二氮(N₂O)等。

S203、在基底9上形成半导体材料层31。

也就是说，在栅绝缘层2上形成完整的由半导体材料构成的层，得到如图5所示的结构。

优选的，半导体材料层31由金属氧化物半导体材料构成，例如氧化镓铟锌(IGZO)、氧化铟锌(IZO)、掺杂氧化锌、掺杂氧化铟、掺杂二氧化钛等，其形态可为非晶或多晶。之所以半导体材料层31优选采用金属氧化物半导体，是因为金属氧化物半导体更容易在源漏极的刻蚀过程中损伤，故其更适用于本发明。当然，若采用多晶硅、非晶硅等其他半导体材料形成半导体材料层31，也是可行的。

具体的，该半导体材料层31可通过溅射、蒸镀等工艺形成，厚度可在之间。

S204、在完成前述步骤的基底9上形成光刻胶层8，并通过曝光、显影至少除去对应源极42、漏极41位置的光刻胶层8。

也就是说，在基底9上涂布完整的光刻胶层8，之后对光刻胶层8进行曝光、显影，从而将对应源极42、漏极41位置的光刻胶层8除去，使该位置的半导体材料层31暴露，得到如图6所示的结构。

优选的，在本步骤中，还同时除去对应数据线位置的光刻胶层8。

也就是说，还可调整曝光的图案，将对应数据线位置的光刻胶层8也一起除去，从而在后续步骤中可使数据线与源极42、漏极41同步形成。

S205、在完成前述步骤的基底9上通过电镀工艺形成包括源极42、漏极41的图形。

也就是说，将基板放入电镀液中，并给半导体材料层31通电(即以给半导体材料层31作为电镀过程中的一个电极)，对半导体材料层31进行电镀，从而在其上形成金属层。其中，半导体材料层31被光刻胶层8覆盖的部分不导电，故不会沉积金属。而在上述的光刻胶层8被除去的部分处，半导体材料层31暴露，且半导体材料具有较好的导电性(虽然其不是导体，但经过发明人的研究后发现，其是可以在常规条件下实现电镀的)，故其上可沉积形成金属，也就是形成源极42、漏极41，得到如图7所示的结构。

优选的是，在步骤3中，以半导体材料层31作为阴极进行电镀。这是因为在通常的电镀金属的过程中，待镀基体都是作为阴极的。当然，若采用特定的电镀液，而半导体材料层作为阳极，也是可行的。

优选的，若在S204步骤中将对应数据线位置的光刻胶层8也除去了，则本步骤中也会同时形成数据线。

可见，在本实施例中，源极42、漏极41是通过电镀工艺形成的，而根本不需要刻蚀，因此，也就不存在因为刻蚀而损伤有源区3的问题，故其可使所制的薄膜晶体管性能好且稳定。

其中，源极42、漏极41(数据线)的厚度通常可在之间，其可由钼、钛、铌、钨、铝等金属或其合金构成。当然，随着源极42、漏极41的材料的不同，本步骤中所使用的电镀液、电极类型、电镀参数(如电流、电压)等也有所不同，因为这些金属本身的电镀工艺是已知的，故在此不再详细介绍。

优选的，该源极42、漏极41(数据线)由铜构成。

在常用的廉价金属中，铜具有最低的电阻，故用其制备源极42、漏极41(数据线)最有利于降低电极和引线的电阻，减小信号延迟。但是，铜在刻蚀工艺中形态较难控制，其所形成的结构剖度角不稳定，这导致现有技术中无法用其作为源极42、漏极41。而在本实施例中，源极42、漏极41是由电镀工艺形成的，其形态稳定，不受刻蚀影响，故可采用铜作为它们的材料以降低电阻。

具体的，以上电镀过程中，可用半导体材料层31作为阴极，而用铜板作为阳极，并使用常规的硫酸铜电镀液或焦磷酸铜电镀液。由于电镀铜的工艺本身也是已知的，故在此不再对其进行详细描述。

S206、优选的，在包括源极42、漏极41(数据线)的图形上形成保护金属层49。

当源极42、漏极41(数据线)由铜构成时，由于铜比较活泼，故它们容易在后续工艺中发生氧化，因此，可在其上形成一层其他金属的层，得到如图8所示的结构，从而既起到防止铜氧化的作用，又避免对导电性造成影响。

优选的，以上保护金属层49由钼、钛、铌、钨、铝中的任意一种金属或多种金属的合金构成，且其厚度优选在之间。

经研究发现，以上材质和厚度的保护金属层49可以起到足够的保护作用。

优选的，可通过电镀工艺在包括源极42、漏极41(数据线)的图形上形成保护金属层49。

也就是说，上述保护金属层49也可通过电镀工艺形成。这是因为此时半导体材料层31的其他部分仍被光刻胶层8覆盖，故只要更换电镀液即可继续在源极42、漏极41(数据线)上形成保护金属层49，工艺最为简单。

当然，若要通过蒸镀、溅射等其他方法形成上述保护金属层49，也是可行的。

S207、剥离光刻胶层8，在完成前述步骤的基底9上通过构图工艺形成包括有源区3的图形。

也就是说，线将以上步骤中剩余的光刻胶层8剥离，得到如图9所示的结构；之后，继续通过常规的构图工艺将不需要的半导体材料层31除去，从而使剩余的半导体材料层31形成有源区3，得到如图10所示的结构。

在本步骤中，刻蚀只针对需要被除去的半导体材料层31进行，因此有源区3位置不受刻蚀，故其不会引起有源区3损伤。

S208、在完成前述步骤的基底9上通过构图工艺形成包括过孔的钝化层5，该过孔连通到漏极41的位置。

也就是说，继续形成覆盖薄膜晶体管的钝化层5(或者说保护层)，以对其进行保护，同时在钝化层5中还要形成过孔，以便像素电极6与漏极41连接。

其中，该钝化层5可通过等离子增强化学气相沉积工艺形成，而其厚度可在之间。而钝化层5的材料除可为以上栅绝缘层2的硅的氮化物、氧化物、氮氧化物等之外，还可为氧化铝等其他材料，或者，钝化层5也可为多层结构，各层的材料不同。

S209、在完成前述步骤的基底9上通过构图工艺形成包括像素电极6的图形，像素电极6通过钝化层5中的过孔与漏极41电连接。

也就是说，继续形成像素电极6，该像素电极6通过以上钝化层5中的过孔与漏极41电连接，从而得到如图11所示的阵列基板。

其中，该像素电极6由透明导电材料制成，例如氧化铟锡(ITO)、氧化铟锌(IZO)等，其可通过溅射、蒸镀等方法形成，厚度可在之间。

对12个按照本实施例的方法制备(具体工艺参数也相同)的薄膜晶体管的漏电流性能进行测试，其结果如图3所示，可见，12个薄膜晶体管的漏电流曲线几乎重合，而且曲线的形态非常标准。这表明，采用本实施例的方法制备的薄膜晶体管的性能好且稳定，其阵列基板具有更好的性能。

应当理解，本实施例描述的只是一种具体的阵列基板制备方法，该阵列基板制备方法还可依照阵列基板类型的不同进行许多的变化：例如，阵列基板也可为高级超维场转换(ADS)模式，则其制备中还应包括形成第二钝化层、公共电极等的步骤；再如，阵列基板也可为用于有机发光二极管(OLED)显示装置的阵列基板，则其像素电极也就是阳极，且其制备中还包括形成阴极、像素界定层、有机发光层等的步骤；再如，阵列基板中的薄膜晶体管也可为底栅型，则其制备中形成栅绝缘层和栅极(栅线)的步骤应当变到形成有源区的步骤之后。

实施例3：

本实施例提供一种阵列基板，其包括：有源区；设于有源区上的源极、漏极；且

源极、漏极是通过电镀工艺形成的。

优选的，有源区由金属氧化物半导体材料构成。

优选的，源极、漏极由铜构成。

更优选的，源极、漏极上还设有保护金属层。

也就是说，本实施例提供一种由上述方法制备的阵列基板。由于该阵列基板中的源极、漏极是通过电镀工艺形成的，因此，该源极、漏极在致密度、晶体结构、表面形态(如边缘的坡度角)等方面均与现有的通过溅射、蒸镀等方法形成的源极、漏极不同。同时，阵列基板中既不存在刻蚀阻挡层，有源区表面也未经过刻蚀故没有损伤，因此其有源区的结构也与现有技术不同。

如前所述，由于源极、漏极是通过电镀工艺形成的，故该阵列基板的制备过程中不需要形成刻蚀阻挡层，工艺简单；同时，该阵列基板的薄膜晶体管的有源区也不会在刻蚀过程中损伤，故其薄膜晶体管的性能稳定且可控，阵列基板的显示质量好。

可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims

1.一种阵列基板制备方法，其特征在于，包括：

步骤1：在基底上形成半导体材料层；

步骤4：剥离所述光刻胶层，在完成前述步骤的基底上通过构图工艺形成包括有源区的图形；

所述源极、漏极由铜构成；

在所述步骤3和步骤4之间，还包括：在所述包括源极、漏极的图形上形成保护金属层；

所述在包括源极、漏极的图形上形成保护金属层包括：通过电镀工艺在所述包括源极、漏极的图形上形成保护金属层。

2.根据权利要求1所述的阵列基板制备方法，其特征在于，

所述半导体材料层由金属氧化物半导体材料构成。

3.根据权利要求1或2所述的阵列基板制备方法，其特征在于，

所述步骤2中，还同时除去对应数据线位置的光刻胶层；

所述步骤3中，还同时形成数据线。

4.根据权利要求1或2所述的阵列基板制备方法，其特征在于，

所述保护金属层由钼、钛、铌、钨、铝中的任意一种金属或多种金属的合金构成。

5.根据权利要求1或2所述的阵列基板制备方法，其特征在于，

所述保护金属层的厚度在之间。

6.根据权利要求1或2所述的阵列基板制备方法，其特征在于，

在所述步骤3中，以半导体材料层作为阴极进行所述电镀。

7.根据权利要求1或2所述的阵列基板制备方法，其特征在于，在所述步骤1之前，还包括：

在基底上通过构图工艺形成包括栅极、栅线的图形；

在完成前述步骤的基底上形成栅绝缘层。

8.根据权利要求7所述的阵列基板制备方法，其特征在于，在所述步骤4之后，还包括：

在完成前述步骤的基底上通过构图工艺形成包括过孔的钝化层，所述过孔连通到所述漏极的位置；

在完成前述步骤的基底上通过构图工艺形成包括像素电极的图形，所述像素电极通过所述钝化层中的过孔与所述漏极电连接。