CN104485322A - 利用框架封装重布线的打线封装结构及其制造方法 - Google Patents
利用框架封装重布线的打线封装结构及其制造方法 Download PDFInfo
- Publication number
- CN104485322A CN104485322A CN201410823319.4A CN201410823319A CN104485322A CN 104485322 A CN104485322 A CN 104485322A CN 201410823319 A CN201410823319 A CN 201410823319A CN 104485322 A CN104485322 A CN 104485322A
- Authority
- CN
- China
- Prior art keywords
- framework
- routing
- substrate
- packaging
- pin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Supply And Installment Of Electrical Components (AREA)
Abstract
本发明涉及一种利用框架封装重布线的打线封装结构及其制造方法,所述结构包括基板(1),所述基板(1)背面设置有第一锡球(2),所述基板(1)正面通过第二锡球(4)设置有封装体(3),所述封装体(3)包括基岛(5)和引脚(6),所述基岛(5)正面设置有芯片(7),所述芯片(7)正面与引脚(6)正面之间通过金属线(8)相连接,所述基岛(5)、引脚(6)和芯片(7)周围包封有塑封料(9),所述基岛(5)和引脚(6)背面与塑封料(9)背面齐平。本发明一种利用框架封装重布线的打线封装结构及其制造方法,它能够利用框架实现芯片的重布线。
Description
技术领域
本发明涉及一种利用框架封装重布线的打线封装结构及其制造方法,属于集成电路或分立元件封装技术领域。
背景技术
1、常规打线基板封装在IO数较多,2层基板无法满足布线空间时,通常的解决办法是改用4层基板。但相比2层基板,4层基板有工艺复杂、成本高、良率低、设计、制造周期长的缺点。或者是利用4层基板代替良率更低、成本更高的6层基板;
2、一些特殊设计的芯片与常规框架不匹配,无法实现封装,则需要进行芯片的线路重布线。这部分工艺需要在FAB厂完成,普通封装厂无法独立进行,且成本很高,业界产能低。
发明内容
本发明的目的在于克服上述不足,提供一种利用框架封装重布线的打线封装结构及其制造方法,它能够利用框架实现芯片的重布线。
本发明的目的是这样实现的:一种利用框架封装重布线的打线封装结构,它包括基板,所述基板背面设置有第一锡球,所述基板正面通过第二锡球设置有封装体,所述封装体包括基岛和引脚,所述基岛正面设置有芯片,所述芯片正面与引脚正面之间通过金属线相连接,所述基岛、引脚和芯片周围包封有塑封料,所述基岛和引脚背面与塑封料背面齐平。
一种利用框架封装重布线的打线封装结构的制造方法,所述方法包括如下步骤:
步骤一、取一金属框架,框架上层为线路层,下层为支撑层;
步骤二、在步骤一的框架上进行装片;
步骤三、在已装片的框架上进行打线;
步骤四、将已打线产品进行包封;
步骤五、将已包封产品去除框架下层支撑层,露出线路层;
步骤六、将整条减薄产品切割成独立的单元;
步骤七、将切割的独立单元贴装到基板上;
步骤八、在基板背面进行植球;
步骤九、将已植球的基板冲切得到独立的封装单元。
所述步骤三打线前在露出的线路层表面部分涂覆阻焊层,只留出需要焊锡的开窗。
与现有技术相比,本发明具有以下有益效果:
1、利用框架金属线路,提供RDL(Redistribution Layer)层来实现基板的多层绕线或规避短路的功能,节约基板设计空间,使其用2层基板即达到4层基板的布线效果,不仅可以简化基板制作工艺,提高基板的良率,而且节省基板成本;
2、利用框架封装制程实现线路的RDL制作,使一些特殊设计的芯片利用常规框架亦可以实现封装,可以完成需要在特殊供应商才能提供的重布线工艺。
附图说明
图1为本发明一种利用框架封装重布线的打线封装结构的示意图。
图2~图12为本发明一种利用框架封装重布线的打线封装结构制造方法的各工序示意图。
其中:
基板1
第一锡球2
封装体3
第二锡球4
基岛5
引脚6
芯片7
金属线8
塑封料9。
具体实施方式
参见图1,本发明一种利用框架封装重布线的打线封装结构,它包括基板1,所述基板1背面设置有第一锡球2,所述基板1正面通过第二锡球4设置有封装体3,所述封装体3包括基岛5和引脚6,所述基岛5正面设置有芯片7,所述芯片7正面与引脚6正面之间通过金属线8相连接,所述基岛5、引脚6和芯片7周围包封有塑封料9,所述基岛5和引脚6背面与塑封料9背面齐平。
其制作方法如下:
步骤一、参见图2或图3,取一金属框架,框架上层为线路层,下层为支撑层,上层的线路层可提供绕线或短路功能,
步骤二、参见图4,在步骤一的框架上进行装片;
步骤三、参见图5,在已装片的框架上进行打线,如果金属框架的线路端子如图3所示,则需在露出的线路层表面部分涂覆阻焊层(将线路层覆盖绿漆),只留出需要焊锡的开窗(如图12所示),以防止锡膏延线路溢出;如果金属框架线路端子为图2所示的圆型,则不覆盖绿漆,亦能起到防止锡膏延线路溢出的效果;
步骤四、参见图6,将已打线产品进行包封;
步骤五、参见图7,将已包封产品去除(蚀刻或其他方法)框架下层支撑层,露出线路层;
步骤六、参见图8,将整条减薄产品切割成独立的单元;
步骤七、参见图9,将切割的独立单元贴装到基板上;
步骤八、参见图10,在基板背面进行植球;
步骤九、参见图11,将已植球的基板冲切得到独立的封装单元。
Claims (3)
1.一种利用框架封装重布线的打线封装结构,其特征在于:它包括基板(1),所述基板(1)背面设置有第一锡球(2),所述基板(1)正面通过第二锡球(4)设置有封装体(3),所述封装体(3)包括基岛(5)和引脚(6),所述基岛(5)正面设置有芯片(7),所述芯片(7)正面与引脚(6)正面之间通过金属线(8)相连接,所述基岛(5)、引脚(6)和芯片(7)周围包封有塑封料(9),所述基岛(5)和引脚(6)背面与塑封料(9)背面齐平。
2.一种利用框架封装重布线的打线封装结构的制造方法,其特征在于所述方法包括如下步骤:
步骤一、取一金属框架,框架上层为线路层,下层为支撑层;
步骤二、在步骤一的框架上进行装片;
步骤三、在已装片的框架上进行打线;
步骤四、将已打线产品进行包封;
步骤五、将已包封产品去除框架下层支撑层,露出线路层;
步骤六、将整条减薄产品切割成独立的单元;
步骤七、将切割的独立单元贴装到基板上;
步骤八、在基板背面进行植球;
步骤九、将已植球的基板冲切得到独立的封装单元。
3.根据权利要求2所述的一种利用框架封装重布线的打线封装结构的制造方法,其特征在于:所述步骤三打线前在露出的线路层表面部分涂覆阻焊层,只留出需要焊锡的开窗。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410823319.4A CN104485322A (zh) | 2014-12-26 | 2014-12-26 | 利用框架封装重布线的打线封装结构及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410823319.4A CN104485322A (zh) | 2014-12-26 | 2014-12-26 | 利用框架封装重布线的打线封装结构及其制造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN104485322A true CN104485322A (zh) | 2015-04-01 |
Family
ID=52759855
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410823319.4A Pending CN104485322A (zh) | 2014-12-26 | 2014-12-26 | 利用框架封装重布线的打线封装结构及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104485322A (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3838984A (en) * | 1973-04-16 | 1974-10-01 | Sperry Rand Corp | Flexible carrier and interconnect for uncased ic chips |
US20060001130A1 (en) * | 2002-09-25 | 2006-01-05 | Shafidul Islam | Taped lead frames and methods of making and using the same in semiconductor packaging |
CN102148168A (zh) * | 2010-02-04 | 2011-08-10 | 飞思卡尔半导体公司 | 制造具有改进抬升的半导体封装的方法 |
US20130221508A1 (en) * | 2010-02-26 | 2013-08-29 | Renesas Elecronics Corporation | Semiconductor device sealed with a resin molding |
CN204375734U (zh) * | 2014-12-26 | 2015-06-03 | 江苏长电科技股份有限公司 | 利用框架封装重布线的打线封装结构 |
-
2014
- 2014-12-26 CN CN201410823319.4A patent/CN104485322A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3838984A (en) * | 1973-04-16 | 1974-10-01 | Sperry Rand Corp | Flexible carrier and interconnect for uncased ic chips |
US20060001130A1 (en) * | 2002-09-25 | 2006-01-05 | Shafidul Islam | Taped lead frames and methods of making and using the same in semiconductor packaging |
CN102148168A (zh) * | 2010-02-04 | 2011-08-10 | 飞思卡尔半导体公司 | 制造具有改进抬升的半导体封装的方法 |
US20130221508A1 (en) * | 2010-02-26 | 2013-08-29 | Renesas Elecronics Corporation | Semiconductor device sealed with a resin molding |
CN204375734U (zh) * | 2014-12-26 | 2015-06-03 | 江苏长电科技股份有限公司 | 利用框架封装重布线的打线封装结构 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20090127682A1 (en) | Chip package structure and method of fabricating the same | |
GB201020062D0 (en) | Multi-chip package | |
CN101241863A (zh) | 芯片封装结构及其制作方法 | |
US9502392B2 (en) | Semiconductor device with embedded semiconductor die and substrate-to-substrate interconnects | |
CN103400830B (zh) | 多层芯片堆叠结构及其实现方法 | |
CN104600039A (zh) | 双面互联扇出工艺 | |
CN103199075A (zh) | 具堆叠芯片的晶圆级半导体封装构造及其制造方法 | |
CN102148167B (zh) | 可堆栈式封装结构的制造方法 | |
CN104078435A (zh) | Pop封装结构 | |
CN204375734U (zh) | 利用框架封装重布线的打线封装结构 | |
CN204375739U (zh) | 利用框架封装重布线的倒装pip封装结构 | |
CN105161465A (zh) | 晶圆级芯片封装方法 | |
CN103337486B (zh) | 半导体封装构造及其制造方法 | |
CN104465602A (zh) | 利用框架封装重布线的倒装pip封装结构及其制造方法 | |
CN103151274A (zh) | 半导体元件及其制造方法 | |
CN204375735U (zh) | 利用框架封装重布线的倒装封装结构 | |
CN102779767B (zh) | 半导体封装结构及其制造方法 | |
CN104465600A (zh) | 利用框架封装重布线再包封的打线封装结构及其制造方法 | |
CN204375737U (zh) | 利用框架封装重布线再包封的打线封装结构 | |
CN104485322A (zh) | 利用框架封装重布线的打线封装结构及其制造方法 | |
US8736076B2 (en) | Multi-chip stacking of integrated circuit devices using partial device overlap | |
CN104465601A (zh) | 利用框架封装重布线的倒装封装结构及其制造方法 | |
CN105489741A (zh) | 一种led倒装芯片的压模封装工艺 | |
CN204216033U (zh) | 引线框架、半导体封装体 | |
CN104538378A (zh) | 一种圆片级封装结构及其工艺方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20150401 |
|
RJ01 | Rejection of invention patent application after publication |