CN104375545A - 带隙参考电压电路与其电子装置 - Google Patents

Abstract

一种带隙参考电压电路与其电子装置，该带隙参考电压电路包括电流镜单元、运算放大器、第一电阻、第二电阻、辅助单元与电压产生单元。运算放大器的输出端耦接于电流镜单元的回授端。第一电阻的一端耦接于运算放大器的正输入端，第一电阻的另一端耦接于电流镜单元的第二端。第二电阻的一端耦接于运算放大器的正输入端。电压产生单元的第二端耦接于第二电阻的另一端。辅助单元的一端耦接运算放大器的负输入端与电压产生单元的第一端，辅助单元的另一端耦接于电流镜单元的第一端。带隙参考电压电路于辅助单元的另一端输出参考电压。

Description

带隙参考电压电路与其电子装置

技术领域

本发明涉及一种带隙参考电压电路（BANDGAP REFERENCEVOLTAGE CIRCUIT），且特别是涉及能够输出稳定参考电压的一种带隙参考电压电路与使用该带隙参考电压电路的电子装置。

背景技术

近年来，随着电子装置的迅速发展而渐渐使得其内部电路的结构更益复杂，其中内部电路可能还包含了为数不少驱动电路以及控制电路。然而，这些驱动电路或控制电路通常需要接收固定的参考电压作为运作电源，以维持其正常运作。理想上，不管是输入电压缓慢或突然的改变，参考电压都必须尽量地不受到输出电流或是温度的影响。

实际上，很多设计者都会利用带隙参考电压电路来提供稳定的参考电压，而这些带隙参考电压电路利用晶体管的基极-射极（base-emitter）电压的独立特性，来减少温度变化对输出参考电压的影响。

请参照图1，图1是传统的带隙参考电压电路的电路图。带隙参考电压电路1包含电流镜单元12、运算放大器OP、电压产生单元11、第一电阻R1与第二电阻R2、电源供应端VDD、接地端GND以及参考电压接点VREF1。电流镜单元12包括两个P型金属氧化物半导体（PMetal-Oxside-Semiconductor，PMOS）晶体管121、122，而电压产生单元11包括两个双极接面晶体管（Bipolar Junction Transistor，BJT）111与112。

在图1中，当电源供应端VDD接到稳定直流电源且接地端GND接地时，电压产生单元11的两个双极接面晶体管111与112各自会有基极-射极电压VBE1与VBE2，以使电流镜单元12输出第一电流I1与第二电流I2，其中第一电流I1与第二电流I2理想上呈现一特定比例关系，且该特定比例关系相关于两个P型金属氧化物半导体晶体管121、122的尺寸。更精确地说，该特定比例关系相关于两个P型金属氧化物半导体晶体管121、122的通道宽度W与长度L的比例。

理想上，第二电流I2流经第一电阻R1、第二电阻R2以及电压产生单元11的双极接面晶体管112时，参考电压接点VREF1会产生一不受温度变化影响的参考电压。然而，参考电压接点VREF1位于运算放大器OP与晶体管122所组成的负回授路径NFB LOOP上，因此，参考电压接点VREF1容易受到输出寄生电容15的影响而导致参考电压的电压值不稳定。倘若这些驱动电路或控制电路没有固定的参考电压来维持其正常运作，将会导致这些电子装置发生错误抑或造成损害。

发明内容

本发明实施例提供一种带隙参考电压电路，此带隙参考电压电路包括电流镜单元、运算放大器、第一电阻、第二电阻、辅助单元与电压产生单元。运算放大器的输出端耦接于电流镜单元的回授端。第一电阻的一端耦接于运算放大器的正输入端，第一电阻的另一端耦接于电流镜单元的第二端。第二电阻的一端耦接于运算放大器的正输入端。电压产生单元的第二端耦接于第二电阻的另一端。辅助单元的一端耦接运算放大器的负输入端与电压产生单元的第一端，辅助单元的另一端耦接于电流镜单元的第一端。带隙参考电压电路于辅助单元的另一端输出参考电压。

本发明实施例提供一种电子装置包括上述带隙参考电压电路以及功能电路，其中功能电路耦接带隙参考电压电路，且带隙参考电压电路提供参考电压给所述功能电路。

综上所述，本发明实施例所提出的带隙参考电压电路将参考电压接点移至负回授路径之外，故能够有效地避免输出寄生电容过大而破坏其内部的负回授路径，导致其所提供的参考电压的稳定性下降。

为了能更进一步了解本发明为达成既定目的所采取的技术、方法及功效，请参阅以下有关本发明的详细说明、图式，相信本发明的目的、特征与特点，当可由此得以深入且具体的了解，然而所附图式与附件仅提供参考与说明用，并非用来对本发明加以限制者。

附图说明

图1为传统带隙参考电压电路的电路图。

图2为本发明实施例的带隙参考电压电路的电路图。

图3A为本发明实施例的电压产生单元的两个双极接面晶体管的两个基极-射极电压与温度的曲线图。

图3B为本发明实施例的电压产生单元的两个双极接面晶体管的两个基极-射极电压的电压差与温度以及该电压差乘以电阻比例与温度的曲线图。

图3C为本发明实施例的带隙参考电压电路的参考电压接点上的参考电压与温度的曲线图。

图4为本发明实施例的电子装置的方块图。

【符号说明】

1、2、41：带隙参考电压电路

12、22：电流镜单元

121、122、221、222：晶体管

11、21：电压产生单元

111、112、211、212：双极接面晶体管

OP：运算放大器

R1：第一电阻

R2：第二电阻

23：辅助单元

VDD：电源供应端

GND：接地端

14、24：内部补偿电容

15、25、43：输出寄生电容

VREF1、VREF2：参考电压接点

VREF：参考电压

A、B：端点

NFB LOOP：负回授路径

VBE1、VBE2：基极-射极电压

VPTAT：电压差

VPTAT·（R1/R2）：电阻比例的电压差

4：电子装置

16、26、42：功能电路

具体实施方式

［带隙参考电压电路的实施例］

请参照图2，图2本发明实施例的带隙参考电压电路的电路图。带隙参考电压电路2包括电流镜单元22、运算放大器OP、电压产生单元21、第一电阻R1、第二电阻R2、辅助单元23、电源供应端VDD、接地端GND以及输出参考电压接点VREF2。运算放大器OP的输出端耦接电流镜单元22的回授端。第一电阻R1的一端过端点B耦接运算放大器OP的正输入端，且第一电阻R1的另一端耦接电流镜单元22的第二端。第二电阻R2的一端通过端点B耦接运算放大器OP的正输入端。电压产生单元21的第二端耦接第二电阻R2的另一端，辅助单元23的一端通过端点A耦接运算放大器OP的负输入端以及电压产生单元21的第一端，且辅助单元23的另一端耦接电流镜单元22的第一端。

在本实施例中，电源供应端VDD用以接收稳定直流电源。电流镜单元22包含多个晶体管221与222，其中晶体管221与222的源极耦接于电源供应端VDD，晶体管221与222的栅极（也即电流镜单元22的回授端）耦接至运算放大器OP的输出端，且晶体管221与222的漏极（也即电流镜单元22的第一端与第二端）分别耦接辅助单元23的一端与第一电阻R1的另一端。

通过电流镜的电路特性，电流镜单元22的第一端与第二端可以分别输出第一电流I1与第二电流I2，其中第一电流I1与I2理想上呈现一特定比例关系，且该特定比例关系相关于晶体管221、222的尺寸（通道宽度W与长度L比例，W/L）。于本发明实施例中，晶体管221、222可以是P型金属氧化物半导体晶体管，且还可以是P型金属氧化物半导体场效晶体管（Field-Effect Transistor，FET）或者薄膜晶体管。总而言之，本发明并不限制晶体管221与222的类型。

电压产生单元21包括两个双极接面晶体管211与212。双极接面晶体管211的集极与基极彼此耦接，双极接面晶体管211的集极（也即电压产生单元21的第一端）通过端点A耦接运算放大器OP的负输入端与辅助单元23的另一端。双极接面晶体管212的集极与基极也彼此耦接，双极接面晶体管212的集极（也即电压产生单元21的第二端）耦接第二电阻R2，并通过端点B耦接运算放大器OP的正输入端与第一电阻R1。双极接面晶体管211与212的射极耦接于接地端GND。根据上述的耦接方式，双极接面晶体管211与212的电路特性相似于二极管。在此请注意，本实施例仅以NPN型双极接面晶体管做说明，在实际操作上也可使用PNP型双极接面晶体管取代之。另外，电压产生单元21未必得通过双极接面晶体管211与212来实现，其双极接面晶体管211与212可以用其两端跨压为负温度系数的晶体管来取代。

于本实施例中，电压产生单元21中的双极接面晶体管211与212各自具有基极-射极电压VBE1与VBE2。在负回授路径NFB LOOP存在的情况下，运算放大器OP的正输入端与负输入端上的电压，也即端点A与B上的电压应该相同。因此，基极-射极电压VBE1会等于第二电阻R2的跨压加上基极-射极电压VBE2。

基极-射极电压VBE1与VBE2与温度相关，且在此可以定义一个相关于温度的电压差VPTAT为基极-射极电压VBE1减去基极-射极电压VBE2，也即第二电阻R2的跨压为相关于温度的电压差VPTAT。由于双极接面晶体管211与212的集极电流会随着温度上升而增加（也即漏极电流具有正温度系数），故可以用以补偿双极接面晶体管211与212的基极-射极电压VBE1与VBE2随温度上升而下降（即基极-射极电压VBE1与VBE2具有负温度系数）的值，从而使参考电压接点VREF2电压值保持不变。

辅助单元23为具有无关于频率的阻抗的电子元件。于本实施例中，辅助单元23可以为一个电阻，但本发明并不以此为限。若辅助单元23的阻抗值等同于第一电阻的电阻值，且第一电流I1与第二电流I2相同，则参考电压接点VREF2上的参考电压为基极-射极电压VBE1加上电阻比例的电压差VPTAT，则所述电阻比例为第一电阻R1除以第二电阻R2。

由于此参考电压接点VREF2不在由晶体管222、运算放大器OP与第一电阻R1所组成的负回授路径NFB LOOP上，因此不会因输出寄生电容25过大而影响稳定性。总而言之，本实施例所提出的辅助单元23由于不受频率影响，故可以使得参考电压接点VREF2上的参考电压不受输出寄生电容25影响，而维持稳定的输出。另外，通过辅助单元23、第一电阻R1与R2的设置，参考电压接点VREF2上的参考电压还能够不受到温度影响。另外，因为辅助单元23的作用，输出参考电压将会维持稳定，故在第一电阻R1的电阻值等于辅助单元23的阻抗值且第一电流与第二电流相同时，则晶体管221与222的漏极上的电压将保持一致，固可以藉此少通道长度调制（channel-length modulation）的影响。

接着，将进一步地说明上述参考电压不受温度影响而维持稳定的原因。请参阅图3A至图3C，图3A为本发明实施例的电压产生单元的两个双极接面晶体管的两基极-射极电压与温度的曲线图，图3B为本发明实施例的电压产生单元的两个双极接面晶体管的两个基极-射极电压的电压差与温度以及该电压差乘以电阻比例与温度的曲线图，而图3C为本发明实施例的带隙参考电压电路的参考电压接点上的参考电压与温度的曲线图。

于图3A中，可以清楚地看到双极接面晶体管211与212的基极-射极电压VBE1与VBE2会随着温度的提升而下降，换句话说，双极接面晶体管211与212的基极-射极电压VBE1与VBE2具有负温度系数。因此，于图3A与图3B中，可以得知电压差VPTAT随着温度的提升，其间距越来越宽，也即电压差VPTAT正比于温度，而具有正温度系数。

请对照参阅图2与图3B，如前面所述，电压差VPTAT等于第二电阻R2的跨压，因此，可以算出第一电流I1为电压差VPTAT除以第二电阻R2，也即I1=VPTAT/R2。若第一电流I1与第二电流I2相同，且辅助单元23的阻抗值等同于第一电阻的电阻值，则辅助单元23与第一电阻R1的跨压相同，且其为第一电流I1乘上第一电阻R1，亦即VPTAT·（R1/R2），也就说，辅助单元23与第一电阻R1的跨压为电压差VPTAT乘上电阻比例，其中该电阻比例为第一电阻R1除以第二电阻R2。

接着，请参照图2与图3C，参考电压接点VREF2的参考电压等于基极-射极电压VBE1加上电阻比例的电压差VPTAT。于图3中，可以得知通过参考电压接点VREF2的参考电压可以不受到温度的影响，而维持一个稳度值。

在此请注意，上述虽以第一电流I1与第二电流I2相同且辅助单元23的阻抗值等同于第一电阻R1的电阻值的实施例进行说明，但本发明并不限定于此。请继续参照图2，参考电压接点VREF2的参考电压实际上等于第一电流I1乘上特定比例再乘上辅助单元23的阻抗值，也即VPTAT·（Z23/R2），其中Z23代表辅助单元23的阻抗值。

［电子装置的实施例］

请参阅图4。图4为本发明实施例的电子装置的方块图。电子装置4包括功能电路42与带隙参考电压电路41，其中带隙参考电压电路41耦接于功能电路42。带隙参考电压电路41可以是上述实施例所述的带隙参考电压电路，带隙参考电压电路41避免参考电压VREF端受到输出寄生电容43影响，以提供稳定参考电压VREF至功能电路42，藉以使功能电路42能稳定运作。

［实施例的可能效果］

综上所述，本发明实施例所提出的带隙参考电压电路将参考电压接点移至负回授路径之外，故能够有效地避免输出寄生电容过大而破坏其内部的负回授路径，导致其所提供的参考电压的稳定性下降。另外，所述带隙参考电压电路额外增设具有无关于频率的阻抗的辅助单元，以藉此避免影响参考电压的稳定性。除此之外，通过辅助单元、第一电阻与第二电阻的作用，所述带隙参考电压电路所提供的参考电压还能够不受到温度的影响，而维持稳定。另外，因为辅助单元的作用，输出参考电压将会维持稳定，故在第一电阻的电阻值等于辅助单元的阻抗值且第一电流与第二电流相同时，则电流镜单元的两个晶体管的漏极的电压将保持一致，固可以藉此少通道长度调制（channel-length modulation）的影响。据此，于采用所述带隙参考电压电路的电子装置中，电子装置的功能电路可以接收到带隙参考电压电路所提供的稳定的参考电压，以维持正常的运作。

以上所述仅为本发明实施例，然而本发明的特征并不局限于此，任何熟悉该项技艺者在本发明的领域内，可轻易思及的变化或修饰，皆可涵盖在以下本发明的专利范围。

Claims (10)

1.一种带隙参考电压电路，其特征在于，所述带隙参考电压电路包括：

一电流镜单元，具有一第一端、一第二端与一回授端；

一运算放大器，具有一正输入端、一负输入端以及一输出端，所述运算放大器的所述输出端耦接于所述电流镜单元的所述回授端；

一第一电阻，所述第一电阻的一端耦接于所述运算放大器的所述正输入端，所述第一电阻的另一端耦接于所述电流镜单元的所述第二端；

一第二电阻，所述第二电阻的一端耦接于所述运算放大器的所述正输入端；

一电压产生单元，具有一第一端与一第二端，所述电压产生单元的所述第二端耦接于所述第二电阻的另一端；以及

一辅助单元，所述辅助单元的一端耦接运算放大器的所述负输入端与所述电压产生单元的所述第一端，所述辅助单元的另一端耦接于所述电流镜单元的所述第一端；

其中，所述带隙参考电压电路于所述辅助单元的所述另一端输出一参考电压。

2.根据权利要求1所述的带隙参考电压电路，其特征在于，所述辅助单元具有与频率无关的阻抗。

3.根据权利要求1所述的带隙参考电压电路，其特征在于，所述电流镜单元包括：

一第一P型金属氧化物半导体晶体管；以及

一第二P型金属氧化物半导体晶体管；

其中，所述第一P型金属氧化物半导体晶体管的源极与所述第二P型金属氧化物半导体晶体管的源极耦接一电源供应端，所述第一P型金属氧化物半导体晶体管的栅极与所述第二P型金属氧化物半导体晶体管的栅极耦接所述运算放大器的所述输出端，且所述第一P型金属氧化物半导体晶体管的漏极与所述第二P型金属氧化物半导体晶体管的漏极分别耦接所述辅助单元的所述一端与所述第一电阻的所述另一端。

4.根据权利要求2所述的带隙参考电压电路，其特征在于，所述辅助单元为一电阻。

5.根据权利要求1所述的带隙参考电压电路，其特征在于，所述电压产生单元包括：

一第一双极接面晶体管；以及

一第二双极接面晶体管；

其中，所述第一双极接面晶体管的基极与所述第二双极接面晶体管的基极分别耦接所述第一双极接面晶体管的集极与所述第二双极接面晶体管的集极，所述第一双极接面晶体管射极与所述第二双极接面晶体管的射极耦接一接地端，所述第一双极接面晶体管的所述集极耦接所述运算放大器的所述负输入端与所述辅助单元的所述另一端，且所述第二双极接面晶体管的所述集极耦接所述第二电阻的所述另一端。

6.一种电子装置，其特征在于，所述电子装置包括：

一功能电路；以及

一带隙参考电压电路，耦接所述功能电路，用以提供一参考电压给所述功能电路，所述带隙参考电压电路包括：

一电流镜单元，具有一第一端、一第二端与一回授端；

一运算放大器，具有一正输入端、一负输入端以及一输出端，所述运算放大器的所述输出端耦接于所述电流镜单元的所述回授端；

一第一电阻，所述第一电阻的一端耦接于所述运算放大器的所述正输入端，所述第一电阻的另一端耦接于所述电流镜单元的所述第二端；

一第二电阻，所述第二电阻的一端耦接于所述运算放大器的所述正输入端；

一电压产生单元，具有一第一端与一第二端，所述电压产生单元的所述第二端耦接于所述第二电阻的另一端；以及

一辅助单元，所述辅助单元的一端耦接运算放大器的所述负输入端与所述电压产生单元的所述第一端，所述辅助单元的另一端耦接于所述电流镜单元的所述第一端；

其中，所述带隙参考电压电路于所述辅助单元的所述另一端输出所述参考电压。

7.根据权利要求6所述的电子装置，其特征在于，所述辅助单元具有与频率无关的阻抗。

8.根据权利要求6所述的电子装置，其特征在于，所述电流镜单元包括：

一第一P型金属氧化物半导体晶体管；以及

一第二P型金属氧化物半导体晶体管；

其中，所述第一P型金属氧化物半导体晶体管的源极与所述第二P型金属氧化物半导体晶体管的源极耦接一电源供应端，所述第一P型金属氧化物半导体晶体管的栅极与所述第二P型金属氧化物半导体晶体管的栅极耦接所述运算放大器的所述输出端，且所述第一P型金属氧化物半导体晶体管的源极与所述第二P型金属氧化物半导体晶体管的源极分别耦接所述辅助单元的所述一端与所述第一电阻的所述另一端。

9.根据权利要求7所述的电子装置，其特征在于，所述辅助元件为一电阻。

10.根据权利要求6所述的电子装置，其特征在于，所述电压产生单元包括：

一第一双极接面晶体管；以及

一第二双极接面晶体管；

其中，所述第一双极接面晶体管的基极与所述第二双极接面晶体管的基极分别耦接所述第一双极接面晶体管的集极与所述第二双极接面晶体管的集极，所述第一双极接面晶体管的射极与所述第二双极接面晶体管的射极耦接一接地端，所述第一双极接面晶体管的所述集极耦接所述运算放大器的所述负输入端与所述辅助单元的所述另一端，且所述第二双极接面晶体管的所述集极耦接所述第二电阻的所述另一端。