CN104362139B - 铜互连的扩散阻挡层、半导体器件及其制造方法 - Google Patents
铜互连的扩散阻挡层、半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN104362139B CN104362139B CN201410487739.XA CN201410487739A CN104362139B CN 104362139 B CN104362139 B CN 104362139B CN 201410487739 A CN201410487739 A CN 201410487739A CN 104362139 B CN104362139 B CN 104362139B
- Authority
- CN
- China
- Prior art keywords
- layer
- tantalum
- contact hole
- copper
- diffusion impervious
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开了一种铜互连的扩散阻挡层、半导体器件及其制造方法，通过三步沉积钽或氮化钽薄膜，在接触孔底部形成钽‑钽或钽‑氮化钽‑钽结构、在侧壁形成氮化钽‑钽结构，在接触孔底部处与下层金属的结合力更强，能够有效减少下层铜线与扩散阻挡层应力，提高抗应力迁移和电迁移的能力，大大提高集成电路的可靠性；在接触孔侧壁处具有更好的机械强度，可很好地弥补超低介电质在机械强度上的不足，提高产品质量和寿命。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种铜互连的扩散阻挡层、半导体器件及其制造方法。
背景技术
随着集成电路集成度的不断提高，Al作为内连线材料其性能已难以很好满足集成电路的要求。Cu较Al具有低的电阻率和高的抗电迁移能力在深亚微米技术中得到广泛的应用。然而，Cu又是导致器件失效的元凶，这主要因为Cu是一种重金属，在高温和加电场的情况下，可以在半导体硅片和二氧化硅中快速扩散，引起器件可靠性方面的问题。所以，在Cu布线层和介质隔离层之间，必须加上防止Cu扩散的扩散阻挡层材料，例如TaN、TiSiN、Ta等来实现防止Cu扩散的目的。
同时，随着芯片集成度的提高，互连引线变得更细、更窄、更薄，因此其中的电流密度越来越大。在较高的电流密度作用下，互连引线中的金属原子将会沿着电子运动方向进行迁移，这种现象就是电迁移(EM)。电迁移能使IC中的互连引线在工作过程中产生断路或短路，是引起集成电路失效的一种重要机制。所以，在Cu布线层和介质隔离层之间加上扩散阻挡层材料还可以阻止Cu发生电迁移，另外可以提高Cu和介质隔离层地粘附性。
以往公开的专利或者文献对Cu布线层和介质隔离层之间的扩散阻挡层有很多的公开和报道，如公开号为2004/0152301和2004/0152330以及2005/0023686的美国专利申请通过在Cu布线层和介质隔离层之间添加扩散阻挡层如Ta和TaN、金属氮化物以及WSiN材料来防止Cu向介质隔离层进行扩散，然而对于Cu向金属Al中的扩散未公开防止措施。在深亚微米工艺中，在顶层Cu布线层上制作的引出金属垫仍然采用Al，由于Cu会向Al 垫层中进行扩散，发生反应生成电阻率较大的CuAl2，因此必须在顶层Cu布线层和金属 Al垫层之间引入防扩散层。
Ta是一种很有吸引力的Cu的扩散阻挡层，Ta的氮化物比如TaN是一种Cu和F离子的有效阻挡层，目前在Cu互连工艺中正得到广泛的应用。但是在通常工艺中，形成的TaN结构比较疏松，防止Cu扩散的能力较弱。
传统的铜互连结构如图1所示，包括在下层铜线100上形成的低介电常数介质层101，在低介电常数介质层101中形成有互连接触孔，覆盖所述互连通孔的底壁和侧壁形成有抗铜扩散阻挡层103，在所述互连通孔内所述抗铜扩散阻挡103之上形成有铜互连接触孔102。如上所述，在集成电路中采用铜互连结构，必须使用扩散阻挡层来防止铜在低介电常数介质层101内和界面间的扩散，并提高上下层铜线的结合力，以提高抗电迁移和应力迁移能力，提高上下层互联的可靠性寿命。
随着半导体器件尺寸的不断缩小以及低机械强度的超低介电质材料的应用，使得扩散阻挡层起着越来越关键的作用，因此在现代铜互连集成电路中，扩散阻挡层与周边材料的黏附性和结合力也越来越重要。
然而，目前应用的扩散阻挡层多为单层钽薄膜材料或氮化钽-钽双层薄膜材料，但在可靠性测试中，特别容易在如图1中扩散阻挡层103与下层铜线100之间的界面处出现问题，严重影响产品的质量和寿命，尤其是电迁移性能和应力迁移性能。
发明内容
为了实现本发明的发明目的，本发明提供一种铜互连的扩散阻挡层、半导体器件及其制造方法，用来提高扩散阻挡层与下层铜线的粘附性和结合力，并提高铜互连抗电迁移和抗应力迁移等可靠性性能。
本发明提供的铜互连的扩散阻挡层，用于接触孔的铜集成应用中，该接触孔形成于低介电常数介质层中，所述低介电常数介质层位于下层铜线层之上，该接触孔的底部和侧壁形成有扩散阻挡层，该扩散阻挡层包括：
第一钽层，覆盖于该接触孔的底部；
氮化钽层，覆盖于该接触孔的侧壁；以及
第二钽层，覆盖于该第一钽层和氮化钽层之上。
进一步地，该接触孔底部上的第一钽层和第二钽层之间还覆盖有氮化钽层，形成接触孔底部的钽-氮化钽-钽的夹心层叠结构。
进一步地，该第一钽层、第二钽层和氮化钽层通过PVD、MOCVD或ALD方法沉积，厚度分别为0.5nm-200nm。
本发明还提供一种具有上述扩散阻挡层的铜互连半导体器件，其包括下层铜线层、铜线层之上的低介电常数介质层以及低介电常数介质层中形成的接触孔，该接触孔的底部和侧壁形成有扩散阻挡层，该扩散阻挡层包括：
第一钽层，覆盖于该接触孔的底部；
氮化钽层，覆盖于该接触孔的侧壁；以及
第二钽层，覆盖于该第一钽层和氮化钽层之上。
本发明还提供一种用于上述扩散阻挡层的制造方法，用于铜互连半导体器件中，该半导体器件包括下层铜线层、铜线层之上的低介电常数介质层以及低介电常数介质层中形成的接触孔，该扩散阻挡层的制造方法包括以下步骤：
步骤S01，在该接触孔底部沉积第一钽层；
步骤S02，在该接触孔侧壁以及底部沉积氮化钽层；
步骤S03，在该接触孔侧壁以及底部沉积第二钽层。
进一步地，步骤S02还包括去除部分或全部该接触孔底部沉积的氮化钽层。
进一步地，步骤S01包括在该半导体器件上沉积钽薄膜，并通过刻蚀或离子物理轰击去除该接触孔侧壁的钽薄膜。
进一步地，该第一钽层、第二钽层和氮化钽层通过PVD、MOCVD或ALD方法沉积，厚度分别为0.5nm-200nm。
进一步地，该制造方法还包括步骤S04，在该半导体器件上沉积铜种子层以及铜填充层，步骤S05，通过CMP去除该半导体器件表面多余的铜和扩散阻挡层。
进一步地，该铜种子层通过PVD或ALD方法沉积，其厚度为0.5nm-1000nm；该铜填充层通过ECP方法电镀，其厚度为200nm-3000nm。
本发明的铜互连的扩散阻挡层、半导体器件及其制造方法，通过三步沉积钽或氮化钽薄膜，在接触孔底部和侧壁均形成两层或三层夹心结构，相对于现有的其他扩散阻挡层材料的组合，如氮化钽薄膜上覆盖一层钽薄膜的结构，本发明的复合扩散阻挡层与下层金属的结合力更强，能够有效减少下层铜线与扩散阻挡层应力，提高抗应力迁移和电迁移的能力，大大提高集成电路的可靠性；相对于单层钽薄膜，本发明的复合扩散阻挡层具有更好的机械强度，可很好地弥补超低介电质在机械强度上的不足，提高产品质量和寿命。具体地：
相对于氮化钽的电阻率是1.28×10-2欧姆·米，而钽的电阻率要低很多，具体为1.7528 ×10-8欧姆·米。在接触孔的底部用钽薄膜来取代氮化钽薄膜，在保持原有阻挡效果的同时可以有效的降低了整个接触孔的电阻；
相同厚度的钽薄膜，氮化钽薄膜有更高的机械强度和电阻，对于接触孔的侧壁来说，本发明的氮化钽-钽复合扩散阻挡层比单层钽薄膜机械强度更高，从而弥补低介电质和超低介电质在机械强度上的不足；
对于接触孔的底部来说，本发明较佳地的采用钽-氮化钽-钽三层夹心复合扩散阻挡层相比于其他双层氮化钽-钽扩散阻挡层来说，与下层铜线的粘附性更好，铜-钽界面间应力也更小，从而可以较大程度的提高铜互连的抗应力迁移和抗电迁移的能力。
附图说明
为能更清楚理解本发明的目的、特点和优点，以下将结合附图对本发明的较佳实施例进行详细描述，其中：
图1是传统铜互连结构示意图；
图2是本发明第一实施例的扩散阻挡层结构示意图；
图3是本发明第二实施例的扩散阻挡层结构示意图；
图4A-4G是本发明第二实施例的扩散阻挡层的制造方法各步骤示意图。
具体实施方式
第一实施例
请参阅图2，本实施例中的铜互连的扩散阻挡层用于接触孔的铜集成应用中，本实施例扩散阻挡层的半导体器件包括下层铜线层10、铜线层10之上的低介电常数介质层11以及低介电常数介质层11中形成的接触孔18，本实施例的扩散阻挡层具体包括以下结构：
第一钽层12，覆盖于接触孔18的底部，即直接覆盖在露出的铜线层10表面上；
氮化钽层13，覆盖于接触孔18的侧壁，不接触下层的铜线层10；以及
第二钽层14，覆盖于第一钽层12和氮化钽层13之上，用于后续铜种子层的生长基质层。
本实施例通过在接触孔底部形成钽-钽、侧壁形成氮化钽-钽两层结构，使得扩散阻挡层在底部与下层铜的粘附性好、结合力强，能够有效减少下层铜线与扩散阻挡层应力，提高抗应力迁移和电迁移的能力，大大提高集成电路的可靠性，同时可以有效降低整个接触孔的电阻；在侧壁处则具有更好的机械强度，可很好地弥补超低介电质在机械强度上的不足，提高产品质量和寿命。
本实施例扩散阻挡层的制造方法具体包括以下步骤：
步骤S01，在接触孔18底部沉积第一钽层12；
步骤S02，在接触孔18侧壁沉积氮化钽层13；
步骤S03，在接触孔18侧壁以及底部沉积第二钽层14。
其中，第一钽层12、第二钽层14和氮化钽13层可通过PVD、MOCVD或ALD方法沉积，厚度分别为0.5nm-200nm。
本制造方法中，步骤S01包括在本半导体器件上沉积一层钽薄膜，并通过刻蚀或离子物理轰击去除接触孔18侧壁的钽薄膜，以形成沉积在接触孔18底部的第一钽层12。步骤S02包括在本半导体器件上沉积一层氮化钽薄膜，并通过刻蚀或离子物理轰击去除接触孔18底部的氮化钽薄膜，保留侧壁薄膜，以形成沉积在接触孔18侧壁的氮化钽层13。步骤S03包括在半导体器件上沉积一层钽薄膜，以形成沉积在接触孔18底部第一钽层12 之上以及接触孔18侧壁氮化钽层13之上的第二钽层14。
在本制造方法之后，可以进一步沉积铜种子层和铜填充层，以完成铜接触的集成。
第二实施例
请参阅图3，本实施例中的铜互连的扩散阻挡层用于接触孔的铜集成应用中，本实施例扩散阻挡层的半导体器件包括下层铜线层20、铜线层20之上的低介电常数介质层21以及低介电常数介质层21中形成的接触孔28，本实施例的扩散阻挡层具体包括以下结构：
第一钽层22，覆盖于接触孔28的底部，即直接覆盖在露出的铜线层20表面上；
氮化钽层23，覆盖于接触孔28的侧壁以及接触孔28底部的第一钽层22之上，不接触下层的铜线层20；以及
第二钽层24，覆盖于接触孔28侧壁和底部的氮化钽层23之上，用于后续铜种子层的生长基质层。
本实施例通过在接触孔底部形成钽-氮化钽-钽三层夹心层叠结构、侧壁形成氮化钽- 钽两层结构，使得扩散阻挡层在底部与下层铜的粘附性更好、结合力更强，能够有效减少下层铜线与扩散阻挡层应力，提高抗应力迁移和电迁移的能力，大大提高集成电路的可靠性，同时可以有效降低整个接触孔的电阻；在侧壁处则具有更好的机械强度，可很好地弥补超低介电质在机械强度上的不足，提高产品质量和寿命。
其中，相较于本发明第一实施例，本实施例接触孔底部形成钽-氮化钽-钽的三层结构，与下层铜线的粘附性更好，铜-钽界面间应力更小，从而可以较大程度提高铜互连的抗应力迁移和抗电迁移能力。同时，保留接触孔28底部的氮化钽层也意味着比第一实施例省去一步去除接触孔底部氮化钽薄膜的步骤，工艺更简单，成本更低。
请继续参阅图4A-4G，本实施例扩散阻挡层的制造方法具体包括以下步骤：
步骤S01，如图4A所示，提供一半导体器件，其包括下层铜线层20、铜线层20之上的低介电常数介质层21，通过刻蚀，在低介电常数介质层21上打开接触孔28，并经过清洗去除器件上的杂质和残留，露出下层铜线层20；
步骤S02，如图4B所示，在器件上沉积一层钽薄膜，并通过刻蚀或离子物理轰击去除接触孔28侧壁的钽薄膜，形成沉积在接触孔28底部的一层第一钽层22，第一钽层22 完全覆盖于露出的铜线层20之上；
步骤S03，如图4C所示，在器件上沉积一层氮化钽薄膜，以形成沉积在接触孔28侧壁和底部第一钽层22之上的氮化钽层23；
步骤S04，如图4D所示，在器件上沉积一层钽薄膜，以形成沉积在接触孔28侧壁氮化钽层23和底部氮化钽层23之上的第二钽层24。
以上四步完成铜互连扩散阻挡层的制作，其中，第一钽层22、第二钽层24和氮化钽23层可通过PVD、MOCVD或ALD等方法沉积，厚度可以分别为0.5nm-200nm。
为了进一步完成铜接触的集成，本制造方法还包括沉积铜种子层和铜填充层的步骤，具体地：
步骤S05，如图4 E所示，在步骤S04形成的本半导体器件上继续沉积一层铜种子层25；
步骤S06，如图4 F所示，在铜种子层25之上电镀一层铜填充层26；
步骤S07，如图4 G所示，通过铜化学机械研磨(CMP)去除本半导体器件表面多余的铜和扩散阻挡层，完成铜接触的集成。
其中，铜种子层25可以通过PVD或ALD方法沉积，其厚度可以为0.5nm-1000nm；铜填充层26可以通过ECP方法电镀，其厚度可以为200nm-3000nm。
Claims (10)
1.一种铜互连的扩散阻挡层，用于接触孔的铜集成应用中，该接触孔形成于低介电常数介质层中，所述低介电常数介质层位于下层铜线层之上，该接触孔的底部和侧壁形成有扩散阻挡层，其特征在于，该扩散阻挡层包括：
第一钽层，覆盖于该接触孔的底部；
氮化钽层，覆盖于该接触孔的侧壁；以及
第二钽层，覆盖于该第一钽层和氮化钽层之上。
2.根据权利要求1所述的铜互连的扩散阻挡层，其特征在于：该接触孔底部上的第一钽层和第二钽层之间还覆盖有氮化钽层，形成接触孔底部的钽-氮化钽-钽的夹心层叠结构。
3.一种铜互连的半导体器件，其包括下层铜线层、铜线层之上的低介电常数介质层以及低介电常数介质层中形成的接触孔，该接触孔的底部和侧壁形成有扩散阻挡层，其特征在于，该扩散阻挡层包括：
第一钽层，覆盖于该接触孔的底部；
氮化钽层，覆盖于该接触孔的侧壁；以及
第二钽层，覆盖于该第一钽层和氮化钽层之上。
4.根据权利要求3所述的铜互连的半导体器件，其特征在于：该接触孔底部上的第一钽层和第二钽层之间还覆盖有氮化钽层，形成接触孔底部的钽-氮化钽-钽的夹心层叠结构。
5.一种权利要求1或2所述扩散阻挡层的制造方法，该扩散阻挡层用于铜互连半导体器件中，该半导体器件包括下层铜线层、铜线层之上的低介电常数介质层以及低介电常数介质层中形成的接触孔，其特征在于，该扩散阻挡层的制造方法包括以下步骤：
步骤S01，在该接触孔底部沉积第一钽层；
步骤S02，在该接触孔侧壁以及底部沉积氮化钽层；
步骤S03，在该接触孔侧壁以及底部沉积第二钽层。
6.根据权利要求5所述的扩散阻挡层的制造方法，其特征在于：步骤S02还包括去除部分或全部该接触孔底部沉积的氮化钽层。
7.根据权利要求6所述的扩散阻挡层的制造方法，其特征在于：步骤S01包括在该半导体器件上沉积钽薄膜，并通过刻蚀或离子物理轰击去除该接触孔侧壁的钽薄膜。
8.根据权利要求5所述的扩散阻挡层的制造方法，其特征在于：该第一钽层、第二钽层和氮化钽层通过PVD、MOCVD或ALD方法沉积，厚度分别为0.5nm-200nm。
9.根据权利要求8所述的扩散阻挡层的制造方法，其特征在于：该制造方法还包括步骤S04，在该半导体器件上沉积铜种子层以及铜填充层，步骤S05，通过CMP去除该半导体器件表面多余的铜和扩散阻挡层。
10.根据权利要求9所述的扩散阻挡层的制造方法，其特征在于：该铜种子层通过PVD或ALD方法沉积，其厚度为0.5nm-1000nm；该铜填充层通过ECP方法电镀，其厚度为200nm-3000nm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410487739.XA CN104362139B (zh) | 2014-09-23 | 2014-09-23 | 铜互连的扩散阻挡层、半导体器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410487739.XA CN104362139B (zh) | 2014-09-23 | 2014-09-23 | 铜互连的扩散阻挡层、半导体器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104362139A CN104362139A (zh) | 2015-02-18 |
| CN104362139B true CN104362139B (zh) | 2018-02-02 |
Family
ID=52529387
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410487739.XA Active CN104362139B (zh) | 2014-09-23 | 2014-09-23 | 铜互连的扩散阻挡层、半导体器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104362139B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111105990B (zh) * | 2018-10-29 | 2023-06-23 | 株洲中车时代半导体有限公司 | 一种适用于铜金属化半导体器件的薄膜结构及其制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1426097A (zh) * | 2001-12-12 | 2003-06-25 | 联华电子股份有限公司 | 金属线路铜背端的渐层式阻障层 |
| CN1521827A (zh) * | 2003-01-30 | 2004-08-18 | 矽统科技股份有限公司 | 在镶嵌结构中形成阻障层的方法 |
| US7071564B1 (en) * | 2004-03-04 | 2006-07-04 | Advanced Micro Devices, Inc. | Composite tantalum capped inlaid copper with reduced electromigration and reduced stress migration |
| CN1947236A (zh) * | 2002-12-11 | 2007-04-11 | 国际商业机器公司 | 在半导体互连结构上沉积金属层的方法 |
-
2014
- 2014-09-23 CN CN201410487739.XA patent/CN104362139B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1426097A (zh) * | 2001-12-12 | 2003-06-25 | 联华电子股份有限公司 | 金属线路铜背端的渐层式阻障层 |
| CN1947236A (zh) * | 2002-12-11 | 2007-04-11 | 国际商业机器公司 | 在半导体互连结构上沉积金属层的方法 |
| CN1521827A (zh) * | 2003-01-30 | 2004-08-18 | 矽统科技股份有限公司 | 在镶嵌结构中形成阻障层的方法 |
| US7071564B1 (en) * | 2004-03-04 | 2006-07-04 | Advanced Micro Devices, Inc. | Composite tantalum capped inlaid copper with reduced electromigration and reduced stress migration |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104362139A (zh) | 2015-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6568994B2 (ja) | 半導体装置及びその製造方法 | |
| US9847256B2 (en) | Methods for forming a device having a capped through-substrate via structure | |
| US6953745B2 (en) | Void-free metal interconnection structure and method of forming the same | |
| US9984926B2 (en) | Solution for TSV substrate leakage | |
| US9666529B2 (en) | Method and structure to reduce the electric field in semiconductor wiring interconnects | |
| CN103378033A (zh) | 衬底通孔及其形成方法 | |
| US9093411B2 (en) | Pad structure having contact bars extending into substrate and wafer having the pad structure | |
| KR100426904B1 (ko) | 전극간의 접속 구조 및 그 제조 방법 | |
| US9269615B2 (en) | Multi-layer barrier layer for interconnect structure | |
| CN102364673A (zh) | 一种铜互连的形成方法 | |
| KR20070063499A (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
| US9184134B2 (en) | Method of manufacturing a semiconductor device structure | |
| CN102437104B (zh) | 具有部分冗余通孔的集成电路制作方法及集成电路 | |
| CN102446823A (zh) | 一种大马士革制造工艺 | |
| JP5089850B2 (ja) | 半導体装置 | |
| US8338951B2 (en) | Metal line of semiconductor device having a diffusion barrier with an amorphous TaBN layer and method for forming the same | |
| US20100123249A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| CN104362139B (zh) | 铜互连的扩散阻挡层、半导体器件及其制造方法 | |
| US20140217591A1 (en) | Multi-layer barrier layer for interconnect structure | |
| CN102437105B (zh) | 具有部分冗余通孔的集成电路制作方法及集成电路 | |
| TW200426983A (en) | A pattern for reducing interconnect failures | |
| KR100924556B1 (ko) | 반도체 소자의 금속배선 및 그 형성방법 | |
| TWI544575B (zh) | 半導體結構及其製造方法 | |
| KR20100036008A (ko) | 반도체 소자의 금속배선 형성방법 | |
| US20040173803A1 (en) | Interconnect structure having improved stress migration reliability |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |