Nothing Special   »   [go: up one dir, main page]

CN104201156A - 基于基板的凸点倒装芯片csp封装件、基板及制造方法 - Google Patents

基于基板的凸点倒装芯片csp封装件、基板及制造方法 Download PDF

Info

Publication number
CN104201156A
CN104201156A CN201410390811.7A CN201410390811A CN104201156A CN 104201156 A CN104201156 A CN 104201156A CN 201410390811 A CN201410390811 A CN 201410390811A CN 104201156 A CN104201156 A CN 104201156A
Authority
CN
China
Prior art keywords
substrate
layer
chip
pad
salient point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410390811.7A
Other languages
English (en)
Inventor
邵荣昌
慕蔚
李习周
张易勒
周建国
张胡军
张进兵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianshui Huatian Technology Co Ltd
Original Assignee
Tianshui Huatian Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianshui Huatian Technology Co Ltd filed Critical Tianshui Huatian Technology Co Ltd
Priority to CN201410390811.7A priority Critical patent/CN104201156A/zh
Publication of CN104201156A publication Critical patent/CN104201156A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Wire Bonding (AREA)

Abstract

一种基于基板的凸点倒装芯片CSP封装件、基板及制造方法，封装件包括基板和倒装于基板上的IC芯片，并填充有下填料，基板又包括上、下表面均有印刷线的基板中间层，基板中间层上有多个筒形的与印刷线相连的侧壁，基板中间层上、下面均有多个与印刷线相连的基板焊盘。以FR-4覆铜板或BT基板为基板原材，经钻孔、电镀、铺干膜、曝光、显影等工序制得基板。钝化晶圆，芯片焊盘上形成UBM层，涂覆光刻胶，光刻胶层上复制图形，形成Sn/Pb金属层，回流得焊凸点，倒装芯片，融化焊凸点，下填充，得CSP封装件。该封装件解决了现有IC封装电路连接中引线键合封装的高频电性能差，陶瓷基板和PCB之间的热膨胀失配较大的封装问题。

Description

基于基板的凸点倒装芯片CSP封装件、基板及制造方法
技术领域
本发明属于电子器件制造半导体封装技术领域，涉及一种基于基板的凸点倒装芯片CSP封装件；本发明还涉及一种该封装件中使用的基板，本发明进一步涉及一种该封装件的制造方法。 
背景技术
随着电子信息技术的日益发展，集成电路封装一方面朝着高性能的方向发展，另一方面朝着轻薄短小的方向发展。在IC封装中，芯片和基板（引线框架）的连接为电源和信号的分配提供了电路连接，有三种方式可用于实现IC芯片封装件的内部连接：引线键合、载带自动焊和倒装焊。目前，90%以上的IC芯片连接方式依然是引线键合，由于键合引线较长，导致采用引线键合封装的封装件的分布和寄生电感、电阻以及电容较大，影响了封装件的信号完整性及频率特性等。在高端器件及高密度封装领域，尤其在高频领域，引线键合技术天然的局限性，使其很难成为一种经常被采用的封装形式，所以有必要提出一种低成本的倒装（Flip-Chip）技术来代替传统的引线键合技术。
CSP （Chip Scale Package）封装，即芯片级封装是近几年发展起来的封装形式，目前已有上百种产品，并且不断出现一些新的产品。尽管如此，国内CSP技术还是处于初级阶段，没有形成统一的标准。现今市场上的CSP产品中芯片焊盘与封装基片焊盘的连接方式大多采用倒装片键合，封装基板也采用几十年前的陶瓷基板。但是把硅芯片（silicon die）安装到陶瓷基板上之后，由于陶瓷基板与PCB基板的热膨胀系数（CTE）不匹配、差别太大（陶瓷基板的CTE为6～8ppm/℃，PCB基板的CTE为16～19ppm/℃），很难将陶瓷基板再安置到PCB基板上。为了适应PCB走向高密度化、高性能化和高可靠性的要求，解决陶瓷基板与PCB基板的CTE不匹配问题，IC封装基板已经迅速由无机基板（陶瓷基板）走向有机基板（PCB板）。 
发明内容
针对目前IC封装电路连接中引线键合封装的高频电性能差，陶瓷基板和PCB之间的热膨胀失配（TEM）较大的封装现状，本发明提供一种基于基板的焊凸点倒装芯片CSP封装件，适用于低功耗和低引出（I/O）端芯片的封装。
本发明的另一个目的是提供一种上述封装件中使用的基板。
本发明的第三个目的提供一种上述封装件的制造方法。
为实现上述目的，本发明所采用的技术方案是：一种基于基板的凸点倒装芯片CSP封装件，包括基板，基板又包括上表面和下表面均设有印刷线的基板中间层，基板中间层上加工有多个孔，每个孔内均镀覆有筒形的侧壁，侧壁两端通过通孔焊盘分别与基板中间层上表面印刷线和基板中间层下表面印刷线相连，基板中间层的下面设有多个与基板中间层下面的印刷线相连的第二基板焊盘；基板中间层上面设有多个与基板中间层上面的印刷线相连的第一基板焊盘，基板的上表面和下表面均印刷有阻焊剂层，所有第一基板焊盘的上表面和所有第二基板焊盘的表面均露出阻焊剂层外；第一基板焊盘上设有IC芯片，IC芯片上设置有多个芯片焊盘，一个芯片焊盘通过一个芯片焊盘底部的焊凸点与一个第一基板焊盘相连接； IC芯片与基板之间填充有下填料；下填料填满所有焊凸点周围的空隙，所有的焊凸点、基板上表面和IC芯片下表面均覆盖于下填料内。
本发明所采用的另一个技术方案是：一种上述基于基板的凸点倒装芯片CSP封装件中使用的基板，采用以下方法制得：
步骤1：根据使用要求设计基板；
步骤2：选取FR-4覆铜板或BT基板为基板原材，基板原材由基板中间层、基板中间层上表面以及基板中间层下表面上覆盖的铜层组成；根据基板设计要求，在基板原材上加工多个贯穿基板原材的孔；
步骤3：在孔表面镀覆筒形的铜质的侧壁，侧壁两端分别与基板中间层两个表面上的铜层相连；
步骤4：在两层铜层上分别铺设一层干膜，通过曝光、显影，去除两层铜层上除图形部分外的干膜，在基板中间层上表面的铜层上形成与基板上表面印制线布线图相同的干膜图形，在基板中间层下表面的铜层上形成与基板下表面印制线布线图相同的干膜图形；蚀刻，去除裸露的铜层，在基板中间层上表面和下表面分别形成印制线以及与侧壁相连的通孔焊盘；去除该印刷线表面覆盖的干膜，用油墨填塞侧壁内孔，半固化后，打磨，得半成品基板；
步骤5：半成品基板的上表面和下表面涂覆阻焊剂层后，半固化；
步骤6：通过UV曝光、显影，去除半成品基板上表面第一基板焊盘设计位置处的阻焊剂层，去除半成品基板下表面第二基板焊盘设计位置处的阻焊剂层；在露出的第一基板焊盘的设计位置处镀锡，形成第一基板焊盘，在露出的第二基板焊盘的设计位置处镀铜，形成第二基板焊盘；
步骤7：水洗、干燥、分割、测试检验，得到基板。
本发明所采用的第三个技术方案是：一种基于基板的凸点倒装芯片CSP封装件的制造方法，具体按以下步骤进行：
步骤1：按上述方法制得基板；
步骤2：在晶圆表面形成钝化层；
步骤3：去除芯片焊盘表面的钝化层，露出芯片焊盘上的铝压焊块；
步骤4：在晶圆的整个表面溅射Ti层，再在该Ti层上溅射Cu层，形成Ti/Cu层，覆盖于芯片焊盘上的Ti/Cu层为UBM层；
步骤5：将光刻胶涂覆在Ti/Cu层上，形成光刻胶层，烘烤；
步骤6：将焊凸点掩模板对准晶圆；使掩模板上的一个窗口图形对应晶圆上的一个芯片焊盘，将紫外光通过掩模板上的窗口图形照射在光刻胶层上，对晶圆进行曝光处理；溶解发生光化学反应的光刻胶层，将掩模板上的窗口图形复制到光刻胶层上，露出UBM层；
步骤7：在UBM层上电镀Cu，形成Cu层，然后在Cu层上电镀63wt%Sn和37wt%Pb组成的焊料，形成Sn/Pb金属层，Sn/Pb金属层顶部的位置高于光刻胶层顶部的位置；
步骤8：去除晶圆表面余留的光刻胶层；
步骤9：去除Sn/Pb金属层覆盖区外的Ti/Cu 层；
步骤10：回流焊炉中，融化Sn/Pb金属层，在芯片焊盘上形成焊凸点；
步骤11：将已制作好焊凸点的晶圆切割分离成单个的IC芯片，清洗IC芯片和制得的基板；在基板上的第一基板焊盘上涂覆免清洗助焊剂，然后，使IC芯片上的芯片焊盘与第一基板焊盘一一对齐，将IC芯片倒扣在基板上，形成半成品封装件；
步骤12：融化免清洗助焊剂，使焊凸点与第一基板焊盘结合；
步骤13：将下填料填充于IC芯片和基板之间，所有焊凸点均封闭于下填料内，后固化；
步骤14：通过检验、测试、打标记、切割分离、包装，得到基于基板的凸点倒装芯片CSP封装件。
本发明适用于低功耗和低引出（I/O）端芯片的封装，本CSP封装件采用专用基板及倒装芯片，解决了现有IC封装电路连接中引线键合封装的高频电性能差，陶瓷基板和PCB之间的热膨胀失配（TEM）较大的封装问题。运用焊凸点的倒装芯片互连技术，使得本封装件外形薄，能够用于小型化产品，并且本封装件在封装过程中未使用键合引线，芯片焊凸点与基板上焊盘直接结合，所以封装件的分布及寄生电感、电阻、电容较小，保证了封装件的信号完整性及频率特性。同时，该封装件芯片散发的热量可通过焊凸点直接传播到基板上，故封装件的散热性能也较好。而且在基板制作过程中，采用FR-4覆铜板或BT基板代替了传统的陶瓷基板，故而避免了封装基板与PCB基板的热膨胀系数（CTE）不匹配问题，而且该基板制作过程简单，大大减小了封装成本。
附图说明
图1是本发明CSP封装件的示意图。
图2是本发明CSP封装件中IC芯片的示意图。
图3是本发明CSP封装件采用的基板原材的示意图。
图4是制备本发明CSP封装件中使用的基板时，在基板原材上钻孔后的示意图。
图5是制备本发明CSP封装件中使用的基板时，在基板原材上钻的孔中电镀侧壁后的示意图。
图6是制备本发明CSP封装件中使用的基板时，在基板原材上形成干膜图形的示意图。
图7是制备本发明CSP封装件中使用的基板时，形成印刷线的PCB板的示意图。
图8是制备本发明CSP封装件中使用的基板时，在PCB板表面涂覆阻焊剂层的示意图。
图9是制备本发明CSP封装件中使用的基板时，在PCB板表面形成基板焊盘的示意图。
图10是制备本发明CSP封装件时，芯片焊盘表面的钝化层被蚀刻后的示意图。
图11是制备本发明CSP封装件时，在芯片焊盘上制备UBM层后的示意图。
图12是制备本发明CSP封装件时，在晶圆上涂覆光刻胶后的示意图。
图13是制备本发明CSP封装件时，在光刻胶层上形成窗口的示意图。
图14是制备本发明CSP封装件时，在窗口中电镀Sn/Pb金属层的示意图。
图15是制备本发明CSP封装件时，去除窗口外的光刻胶层后的示意图。
图16是制备本发明CSP封装件时，回流后形成焊凸点的示意图。
图中：1.IC芯片，2.芯片焊盘，3.焊凸点，4.第一基板焊盘，5.印刷线，6.下填料，7.阻焊剂层，8.通孔焊盘，9.通孔，10.侧壁，11.第二基板焊盘，12.基板，13.基板中间层，14.铜层，15.孔，16.干膜，17.钝化层，18.UBM层，19.光刻胶层，20.窗口，21.Cu层，22. Sn/Pb金属层。
具体实施方式
下面结合附图和具体实施方式对本发明进行详细说明。
如图1所示，本发明CPS封装件，包括基板12，基板12中的基板中间层13的上表面和下表面均设有印刷线5，基板中间层13上加工有多个孔15，每个孔15内均镀覆有筒形的铜质的侧壁10，侧壁10的两端分别设有与该侧壁10相连的通孔焊盘8，通孔焊盘8与基板上的印刷线5相连，侧壁10的内孔为通孔9，通孔9内填塞有油墨；基板中间层13的下面设有多个第二基板焊盘11，第二基板焊盘11为铜焊盘；基板中间层13的上面设有多个第一基板焊盘4，所有的第一基板焊盘4均与基板中间层13上面的印刷线5相连，基板中间层13上面的印制线5从第一基板焊盘4上引出向基板中间层13中间进行再分布，再分布的印制线5通过通孔焊盘8和侧壁10与第二基板焊盘11相连，同时，第二基板焊盘11与基板中间层13下面的印刷线5相连接；基板12的上表面和下表面均印刷有阻焊剂层7，所有第一基板焊盘4的上表面和所有第二基板焊盘11的表面均露出阻焊剂层7外；第一基板焊盘4上设有如图2所示IC芯片1，IC芯片1上设有两列焊盘，每列焊盘均由多个芯片焊盘2组成，且每个芯片焊盘2上均设有一个焊凸点3，一个芯片焊盘2通过该芯片焊盘2上的焊凸点3与一个第一基板焊盘4相连接； IC芯片1与基板12之间填充有下填料6，下填料6将所有焊凸点3周围的空隙全部填满，且将所有的焊凸点3、基板12上表面和IC芯片1下表面完全覆盖。
本发明CSP封装件中使用的基板12采用以下方法制得：
步骤1：根据使用要求设计基板12；
步骤2：基板原材选取FR-4覆铜板或BT基板，如图3所示，基板原材由基板中间层13、基板中间层13上表面以及基板中间层13下表面上覆盖的铜层14组成；根据基板12的设计要求，采用机械钻孔方式，在基板原材上形成多个贯穿基板原材的孔15，如图4所示；
步骤3：采用电镀工艺，在孔15的表面电镀一层筒形的厚度均匀的铜质的侧壁10，侧壁10的内孔为通孔9，侧壁10的两端分别与基板中间层13上表面和下表面上的铜层14相连，如图5所示；
步骤4：电路图形成：
首先，在基板原材上、下表面的铜层14上分别铺设一层干膜16，通过曝光、显影，去除两层铜层14上除图形部分外的干膜16，在基板中间层13上表面的铜层14上形成与基板上表面印制线布线图相同的干膜图形，在基板中间层13下表面的铜层14上形成与基板下表面印制线布线图相同的干膜图形，如图6所示；然后，进行蚀刻，去除裸露的铜层14（由于干膜图形的保护作用，被干膜图形覆盖的铜层14不会受到影响），在基板中间层13的上表面和下表面分别形成印制线5，以及与侧壁10相连的通孔焊盘8，如图7所示；最后，去除印制线5上覆盖的干膜，用油墨填塞通孔9，进行半固化之后，打磨表面，使表面平整，得半成品基板，
步骤5：在半成品基板的上表面和下表面涂覆阻焊剂层7，然后进行半固化，如图8所示；
步骤6：通过UV曝光、显影，去除半成品基板上表面第一基板焊盘4设计位置处的阻焊剂层7，去除半成品基板下表面第二基板焊盘11设计位置处的阻焊剂层7；然后在露出的第一基板焊盘4的设计位置处镀锡，形成第一基板焊盘4，在露出的第二基板焊盘11的设计位置处镀铜，形成第二基板焊盘11，如图9所示；
步骤7：通过水洗干燥、分割、测试检验，得到基板。
本发明还提供了一种上述CSP封装件的制造方法，具体按以下步骤进行：
步骤1：按上述方法制得基板；
步骤2：涂覆钝化层
将来料晶圆放置在能高速旋转的工作台上，然后将钝化液注射到晶圆中心位置，之后高速旋转工作台，通过离心力的作用将钝化液均匀的涂覆在晶圆表面，形成钝化层17；
步骤3：钝化层开孔
采用蚀刻方法或激光蚀刻方法，去除晶圆上芯片焊盘2表面的钝化层17，形成钝化层开口，如图10所示，露出芯片焊盘2上的铝压焊块，清洗该铝压焊块；
步骤4：溅射Ti层和Cu层
先在晶圆的整个表面溅射Ti层，接着在该Ti层上再溅射Cu层，形成Ti/Cu层，覆盖于芯片焊盘2上的Ti/Cu层为UBM层 18，如图11所示；
步骤5：涂覆光刻胶
将光刻胶均匀地涂覆在Ti/Cu层上，形成光刻胶层19，如图12所示，然后烘烤晶圆，烘烤时间根据光刻胶的种类及膜厚确定（光刻胶层的厚度：35±0.5μm，烘烤时间：15±3秒，烘烤温度：80±5℃），使光刻胶与Ti/Cu层紧密结合；
步骤6：光刻焊凸点图形
首先，使用光刻机对位系统对焊凸点掩模板和晶圆进行对准；使掩模板上的一个窗口图形对应晶圆上的一个芯片焊盘2，即一个芯片焊盘2处于掩模板上一个窗口图形的下方，然后，将紫外光通过掩模板上的窗口图形照射在光刻胶层19上，对晶圆进行曝光处理，使曝光部分的光刻胶层19发生光化学反应，改变光刻胶在显影液中的溶解性；最后，使用显影液溶解发生光化学反应的光刻胶层19，将掩模板上的窗口图形复制到光刻胶层19上，在光刻胶层19上形成窗口20，窗口20的尺寸大于钝化层17上的钝化层开口的尺寸，露出UBM层 18，如图13所示；
步骤7：电镀金属层
首先，在UBM层18上电镀Cu，形成Cu层21，然后在Cu层21上电镀63wt%Sn和37wt%Pb组成的焊料，形成Sn/Pb金属层22，Sn/Pb金属层22填充窗口20，如图14所示，Sn/Pb金属层22顶部的位置高于光刻胶层19顶部的位置，在窗口20处形成蘑菇形凸点；
步骤8：去除光刻胶：
用光刻胶清洗液去除晶圆表面余留的光刻胶层19，如图15所示；
步骤9：剥离Ti/Cu层：
用过氧化氢蚀刻去除Sn/Pb金属层22覆盖区外的Ti/Cu 层，并回收使用过的过氧化氢溶液；
步骤10：回流
将晶圆放入回流焊炉，在高温下使芯片焊盘2上Sn/Pb金属层22融化，在表面张力的作用，融化后的焊料在芯片焊盘2上自然形成光滑的球型的焊凸点3，如图16所示；
步骤11：将已制作好焊凸点3的晶圆切割分离成单个的IC芯片1，并使用异丙醇清洗已切割分离的IC芯片1和步骤1中制得的基板，以减少微粒、油脂等污染；在基板上与芯片焊盘2相对应的第一基板焊盘4上涂覆免清洗助焊剂，然后，使用倒装芯片倒装键合设备拾取IC芯片1，通过设备配备的对准用的仰视/俯视相机，自动调整IC芯片1的位置，使芯片焊盘2与第一基板焊盘4一一对齐后，将IC芯片1倒扣在基板上；
步骤12：将倒扣了IC芯片1的基板放置在DIMA SMT系统的传送带上，该系统使用氮气（氧气体积分数设定为50×10-6）环境，融化焊料，使焊凸点3与第一基板焊盘4牢固结合；
步骤13：使用下填充设备，将下填料6填充于IC芯片1和基板之间，使所有焊凸点3均封闭于下填料6内，下填料6对焊凸点3起到加固和保护作用，提高产品可靠性；下填充之后，根据下填料6的物理特性对进行后固化处理；下填料包封可以将芯片粘接在基板上，防止由于硅芯片和层压有机基板之间的热膨胀失配（TEM）导致焊点变形断裂，保证焊凸点的可靠性；
步骤14：后固化之后，通过检验、测试、打标记、切割分离、包装，得到基于基板的凸点倒装芯片CSP封装件，需要指出的是在测试时，测试电源为直流5V，以避免电流对封装件电性能造成影响。
实施例1
根据使用要求设计基板；基板原材选取FR-4覆铜板，基板原材包括上表面和下表面上均覆有铜层的基板中间层；根据基板的设计要求，采用机械钻孔方式，在基板原材上形成多个贯穿基板原材的孔；在该孔的表面电镀一层筒形的厚度均匀的铜质的侧壁，侧壁两端分别与基板中间层上表面和下表面上的铜层相连；在基板原材上、下表面的铜层上分别铺设一层干膜，通过曝光、显影，去除两层铜层上除图形部分外的干膜，在基板中间层上表面的铜层上形成与基板上表面印制线布线图相同的干膜图形，在基板中间层下表面的铜层上形成与基板下表面印制线布线图相同的干膜图形；进行蚀刻，去除裸露的铜层，在基板中间层的上表面和下表面分别形成印制线，以及与侧壁相连的通孔焊盘；去除半成品基板表面的干膜，用油墨填塞侧壁的内孔，半固化之后，打磨半成品基板表面，使半成品基板表面平整；在半成品基板的上表面和下表面涂覆阻焊剂层，然后进行半固化；通过UV曝光、显影，去除半成品基板上表面第一基板焊盘设计位置处的阻焊剂层，去除半成品基板下表面第二基板焊盘设计位置处的阻焊剂层；然后在露出的第一基板焊盘的设计位置处镀锡，形成第一基板焊盘，在露出的第二基板焊盘的设计位置处镀铜，形成第二基板焊盘；通过水洗干燥、分割、测试检验，制得基板。将晶圆放置在能高速旋转的工作台上，钝化液注射于晶圆中心位置，高速旋转工作台，通过离心力将钝化液均匀的涂覆在晶圆表面，形成钝化层；采用蚀刻方法去除IC芯片上芯片焊盘表面的钝化层，形成钝化层开口，露出芯片焊盘上的铝压焊块，清洗该铝压焊块；先在晶圆的整个表面溅射Ti层，接着在该Ti层上再溅射Cu层，形成Ti/Cu层，覆盖于芯片焊盘上的Ti/Cu层为UBM层 18；将光刻胶均匀地涂覆在Ti/Cu层上，形成厚度35μm的光刻胶层，在80℃温度下烘烤15秒，使光刻胶与Ti/Cu层紧密结合；使用光刻机对位系统对焊凸点掩模板和晶圆进行对准；使掩模板上的一个窗口图形对应晶圆上的一个芯片焊盘，即一个芯片焊盘处于掩模板上一个窗口图形的下方，然后，将紫外光通过掩模板上的窗口图形照射在光刻胶层上，对晶圆进行曝光处理，使曝光部分的光刻胶层发生光化学反应，使用显影液溶解发生光化学反应的光刻胶层，将掩模板上的窗口图形复制到光刻胶层上，在光刻胶层上形成尺寸大于钝化层上钝化层开口尺寸的窗口，露出UBM层；在UBM层上电镀Cu，形成Cu层，在Cu层上电镀63wt%Sn和37wt%Pb组成的焊料，形成Sn/Pb金属层，Sn/Pb金属层填充窗口，Sn/Pb金属层顶部的位置高于光刻胶层顶部的位置，在窗口处形成蘑菇形凸点；用光刻胶清洗液或激光去除晶圆表面余留的光刻胶层；用过氧化氢蚀刻去除Sn/Pb金属层覆盖区域外的Ti/Cu 层；将晶圆放入回流焊炉，高温融化芯片焊盘上的Sn/Pb金属层，在表面张力的作用，融化后的焊料在芯片焊盘上自然形成光滑的球型的焊凸点；将已制作好焊凸点的晶圆切割分离成单个的IC芯片，用异丙醇清洗已切割分离的IC芯片和制得的基板；在基板上与芯片焊盘相对应的第一基板焊盘上涂覆免清洗助焊剂，使用倒装芯片倒装键合设备拾取IC芯片，通过设备配备的对准用的仰视/俯视相机，自动调整IC芯片1的位置，使芯片焊盘与第一基板焊盘一一对齐后，将上；将倒扣了IC芯片的基板放置在DIMA SMT系统的传送带上，该系统使用氮气环境，融化焊料，使焊凸点与第一基板焊盘牢固结合；使用下填充设备，将下填料填充于IC芯片和基板之间，使所有焊凸点均封闭于下填料内，后固化；通过检验、测试、打标记、切割分离、包装，得到基于基板的凸点倒装芯片CSP封装件，测试时，测试电源为直流5V。
实施例2
按实施例1的方法制得基板，按实施例1的方法在该基板上涂覆钝化层、钝化层开孔、溅射Ti层和Cu层，涂覆光刻胶，形成厚度为35.5μm的光刻胶层，在85℃温度下烘烤18秒，使光刻胶与Ti/Cu层紧密结合；然后再按实施例1的方法制得基于基板的凸点倒装芯片CSP封装件。
实施例3
按实施例1的方法制得基板，按实施例1的方法在该基板上涂覆钝化层、钝化层开孔、溅射Ti层和Cu层，涂覆光刻胶，形成厚度为34.5μm的光刻胶层，在75℃温度下烘烤12秒，使光刻胶与Ti/Cu层紧密结合；然后再按实施例1的方法制得基于基板的凸点倒装芯片CSP封装件。
上述已经描述了本发明的实施例。然而，应当理解，在不脱离本发明的精神和范围的情况下，可以做出各种修改。 

Claims (9)

1.一种基于基板的凸点倒装芯片CSP封装件，其特征在于，所述封装件包括基板（12），基板（12）又包括上表面和下表面均设有印刷线（5）的基板中间层（13），基板中间层（13）上加工有多个孔（15），每个孔（15）内均镀覆有筒形的侧壁（10），侧壁（10）两端通过通孔焊盘（8）分别与基板中间层（13）上表面印刷线（5）和基板中间层（13）下表面印刷线（5）相连，基板中间层（13）的下面设有多个与基板中间层（13）下面的印刷线（5）相连的第二基板焊盘（11）；基板中间层（13）上面设有多个与基板中间层（13）上面的印刷线（5）相连的第一基板焊盘（4），基板（12）的上表面和下表面均印刷有阻焊剂层（7），所有第一基板焊盘（4）的上表面和所有第二基板焊盘（11）的表面均露出阻焊剂层（7）外；第一基板焊盘（4）上设有IC芯片（1），IC芯片（1）上设置有多个芯片焊盘（2），一个芯片焊盘（2）通过一个焊凸点（3）与一个第一基板焊盘（4）相连接； IC芯片（1）与基板（12）之间填充有下填料（6），下填料（6）填满所有焊凸点（3）周围的空隙，所有的焊凸点（3）、基板（12）上表面和IC芯片（1）下表面均覆盖于下填料（6）内。
2.如权利要求1所述的基于基板的凸点倒装芯片CSP封装件，其特征在于，所述的侧壁（10）为铜质侧壁。
3.如权利要求1或2所述的基于基板的凸点倒装芯片CSP封装件，其特征在于，所述的侧壁（10）内孔中填塞有油墨。
4.一种权利要求1所述的基于基板的凸点倒装芯片CSP封装件中使用的基板，其特征在于，该基板采用以下方法制得：
步骤1：根据使用要求设计基板（12）；
步骤2：选取FR-4覆铜板或BT基板为基板原材，基板原材由基板中间层（13）、基板中间层（13）上表面以及基板中间层（13）下表面上覆盖的铜层（14）组成；根据基板（12）设计要求，在基板原材上加工多个贯穿基板原材的孔（15）；
步骤3：在孔（15）表面镀覆筒形的铜质的侧壁（10），侧壁（10）两端分别与基板中间层（13）两个表面上的铜层（14）相连；
步骤4：在两层铜层（14）上分别铺设一层干膜（16），通过曝光、显影，去除两层铜层（14）上除图形部分外的干膜（16），在基板中间层（13）上表面的铜层（14）上形成与基板上表面印制线布线图相同的干膜图形，在基板中间层（13）下表面的铜层（14）上形成与基板下表面印制线布线图相同的干膜图形；蚀刻，去除裸露的铜层（14），在基板中间层（13）上表面和下表面分别形成印制线（5）以及与侧壁（10）相连的通孔焊盘（8）；去除该印刷线（5）表面覆盖的干膜，用油墨填塞侧壁（10）内孔，半固化后，打磨，得半成品基板；
步骤5：在半成品基板的上表面和下表面涂覆阻焊剂层（7）后，半固化；
步骤6：通过UV曝光、显影，去除半成品基板上表面第一基板焊盘（4）设计位置处的阻焊剂层（7），去除半成品基板下表面第二基板焊盘（11）设计位置处的阻焊剂层（7）；在露出的第一基板焊盘（4）的设计位置处镀锡，形成第一基板焊盘（4），在露出的第二基板焊盘（11）的设计位置处镀铜，形成第二基板焊盘（11）；
步骤7：水洗、干燥、分割、测试检验，得到基板（12）。
5.一种基于基板的凸点倒装芯片CSP封装件的制造方法，其特征在于，具体按以下步骤进行：
步骤1：按权利要求4所述的方法制得基板（12）；
步骤2：在晶圆表面形成钝化层（17）；
步骤3：去除芯片焊盘（2）表面的钝化层（17），露出芯片焊盘（2）上的铝压焊块，清洗该铝压焊块；
步骤4：在晶圆的整个表面溅射Ti层，再在该Ti层上溅射Cu层，形成Ti/Cu层，覆盖于芯片焊盘（2）上的Ti/Cu层为UBM层（18）；
步骤5：将光刻胶涂覆在Ti/Cu层上，形成光刻胶层（19），烘烤；
步骤6：将焊凸点掩模板对准晶圆；使掩模板上的一个窗口图形对应晶圆上的一个芯片焊盘（2），将紫外光通过掩模板上的窗口图形照射在光刻胶层（19）上，对晶圆进行曝光处理；溶解发生光化学反应的光刻胶层（19），将掩模板上的窗口图形复制到光刻胶层（19）上，露出UBM层（18）；
步骤7：在UBM层（18）上电镀Cu，形成Cu层（21），然后在Cu层（21）上电镀63wt%Sn和37wt%Pb组成的焊料，形成Sn/Pb金属层（22），Sn/Pb金属层（22）顶部的位置高于光刻胶层（19）顶部的位置；
步骤8：去除晶圆表面余留的光刻胶层（19）；
步骤9：去除Sn/Pb金属层（22）覆盖区外的Ti/Cu 层；
步骤10：回流焊炉中，融化Sn/Pb金属层（22），在芯片焊盘（2）上形成焊凸点（3）；
步骤11：将已制作好焊凸点（3）的晶圆切割分离成单个的IC芯片（1），清洗IC芯片（1）和步骤1制得的基板（12）；在基板（12）上的第一基板焊盘（4）上涂覆免清洗助焊剂，然后，使IC芯片（1）上的芯片焊盘（2）与第一基板焊盘（4）一一对齐，将IC芯片（1）倒扣在基板（12）上；
步骤12：融化免清洗助焊剂，使焊凸点（3）与第一基板焊盘（4）结合；
步骤13：将下填料（6）填充于IC芯片（1）和基板（12）之间，所有焊凸点（3）均封闭于下填料（6）内，后固化；
步骤14：通过检验、测试、打标记、切割分离、包装，得到基于基板的凸点倒装芯片CSP封装件。
6.如权利要求5所述的基于基板的凸点倒装芯片CSP封装件的制造方法，其特征在于，所述步骤3中采用蚀刻方法方法去除芯片焊盘（2）表面的钝化层（17）。
7.如权利要求5所述的基于基板的凸点倒装芯片CSP封装件的制造方法，其特征在于，所述步骤5中光刻胶层（19）的厚度为35±0.5μm，烘烤时间15±3秒，烘烤温度80±5℃。
8.如权利要求5所述的基于基板的凸点倒装芯片CSP封装件的制造方法，其特征在于，所述步骤9中，用过氧化氢蚀刻去除Ti/Cu 层，并回收使用过的过氧化氢溶液。
9.如权利要求5所述的基于基板的凸点倒装芯片CSP封装件的制造方法，其特征在于，所述步骤14中测试时，测试电源为直流5V，以避免电流对封装件电性能造成影响。
CN201410390811.7A 2014-08-08 2014-08-08 基于基板的凸点倒装芯片csp封装件、基板及制造方法 Pending CN104201156A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410390811.7A CN104201156A (zh) 2014-08-08 2014-08-08 基于基板的凸点倒装芯片csp封装件、基板及制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410390811.7A CN104201156A (zh) 2014-08-08 2014-08-08 基于基板的凸点倒装芯片csp封装件、基板及制造方法

Publications (1)

Publication Number Publication Date
CN104201156A true CN104201156A (zh) 2014-12-10

Family

ID=52086428

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410390811.7A Pending CN104201156A (zh) 2014-08-08 2014-08-08 基于基板的凸点倒装芯片csp封装件、基板及制造方法

Country Status (1)

Country Link
CN (1) CN104201156A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108511329A (zh) * 2018-06-15 2018-09-07 德阳帛汉电子有限公司 一种芯片清洗装置
CN110304604A (zh) * 2019-06-18 2019-10-08 上海应用技术大学 一种mems传感器的封装方法
CN110843394A (zh) * 2019-11-27 2020-02-28 西安航思半导体有限公司 Qfn封装器件的加工设备
CN113991004A (zh) * 2021-10-26 2022-01-28 东莞市中麒光电技术有限公司 Led基板制作方法、led基板、led器件制作方法及led器件
CN116053202A (zh) * 2023-02-11 2023-05-02 浙江嘉辰半导体有限公司 一种空腔结构晶圆级封装工艺方法
CN118412286A (zh) * 2024-07-04 2024-07-30 成都派奥科技有限公司 一种基板芯片安装孔位污染问题解决方法及烧结工装

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101145552A (zh) * 2006-09-12 2008-03-19 日月光半导体制造股份有限公司 集成电路封装用基板及其制造方法
CN102522347A (zh) * 2011-12-23 2012-06-27 清华大学 一种制备焊料凸块的方法
CN202633285U (zh) * 2012-05-17 2012-12-26 日月光半导体股份有限公司 堆叠封装的下封装体构造
CN103208428A (zh) * 2012-01-12 2013-07-17 欣兴电子股份有限公司 封装基板及其制法
CN204067332U (zh) * 2014-08-08 2014-12-31 天水华天科技股份有限公司 基于基板的凸点倒装芯片csp封装件

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101145552A (zh) * 2006-09-12 2008-03-19 日月光半导体制造股份有限公司 集成电路封装用基板及其制造方法
CN102522347A (zh) * 2011-12-23 2012-06-27 清华大学 一种制备焊料凸块的方法
CN103208428A (zh) * 2012-01-12 2013-07-17 欣兴电子股份有限公司 封装基板及其制法
CN202633285U (zh) * 2012-05-17 2012-12-26 日月光半导体股份有限公司 堆叠封装的下封装体构造
CN204067332U (zh) * 2014-08-08 2014-12-31 天水华天科技股份有限公司 基于基板的凸点倒装芯片csp封装件

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108511329A (zh) * 2018-06-15 2018-09-07 德阳帛汉电子有限公司 一种芯片清洗装置
CN108511329B (zh) * 2018-06-15 2024-03-15 德阳帛汉电子有限公司 一种芯片清洗装置
CN110304604A (zh) * 2019-06-18 2019-10-08 上海应用技术大学 一种mems传感器的封装方法
CN110843394A (zh) * 2019-11-27 2020-02-28 西安航思半导体有限公司 Qfn封装器件的加工设备
CN113991004A (zh) * 2021-10-26 2022-01-28 东莞市中麒光电技术有限公司 Led基板制作方法、led基板、led器件制作方法及led器件
CN116053202A (zh) * 2023-02-11 2023-05-02 浙江嘉辰半导体有限公司 一种空腔结构晶圆级封装工艺方法
CN116053202B (zh) * 2023-02-11 2023-09-29 浙江嘉辰半导体有限公司 一种空腔结构晶圆级封装工艺方法
CN118412286A (zh) * 2024-07-04 2024-07-30 成都派奥科技有限公司 一种基板芯片安装孔位污染问题解决方法及烧结工装
CN118412286B (zh) * 2024-07-04 2024-09-06 成都派奥科技有限公司 一种基板芯片安装孔位污染问题解决方法及烧结工装

Similar Documents

Publication Publication Date Title
CN101180727B (zh) 印刷线路板及其制造方法
US8390116B1 (en) Flip chip bump structure and fabrication method
US8759964B2 (en) Wafer level package structure and fabrication methods
CN104201156A (zh) 基于基板的凸点倒装芯片csp封装件、基板及制造方法
TW201503771A (zh) 配線基板
US8464423B2 (en) Method of manufacturing a printed circuit board having metal bumps
JP2010245280A (ja) 配線基板の製造方法及び配線基板
CN102468186A (zh) 基板的制作方法及半导体芯片的封装方法
US20080185711A1 (en) Semiconductor package substrate
WO2020238914A1 (zh) 一种高密度线路嵌入转移的扇出型封装结构及其制作方法
JP5530859B2 (ja) 配線基板の製造方法
US6759318B1 (en) Translation pad flip chip (TPFC) method for improving micro bump pitch IC substrate structure and manufacturing process
US7340829B2 (en) Method for fabricating electrical connection structure of circuit board
JP2012049250A (ja) 配線基板の製造方法
KR101131230B1 (ko) 범프 지지부를 갖는 인쇄회로기판 및 그 제조방법
CN204067332U (zh) 基于基板的凸点倒装芯片csp封装件
JP4117603B2 (ja) チップ状電子部品の製造方法、並びにその製造に用いる疑似ウェーハの製造方法
US7169641B2 (en) Semiconductor package with selective underfill and fabrication method therfor
JP2008177619A (ja) チップキャリア及び半導体装置並びにチップキャリアの製造方法
CN107104091A (zh) 一种半埋入线路基板结构及其制造方法
US20190304916A1 (en) Embedded ball land substrate, semiconductor package, and manufacturing methods
US20110061907A1 (en) Printed circuit board and method of manufacturing the same
KR100959856B1 (ko) 인쇄회로기판 제조방법
WO2024183832A1 (zh) 封装结构及封装方法
KR101222820B1 (ko) 반도체 패키지 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20141210