CN104143024A - 一种并行高速链路系统的快速时域仿真方法 - Google Patents

Abstract

本发明公开了一种并行高速链路系统的快速时域仿真方法，本发解决现有技术对于脉冲边沿不对称及器件非线性系统驱动器无法得到最坏码型和最坏眼图，对信号抖动参数的计算描述不明确，眼宽的计算精度不高的问题。本发明实现步骤是：(1)选用并行高速链路系统；(2)建立SPICE模型；(3)获得边沿响应信号(4)计算仿真阶数；(5)获得上升边和下降边向量(6)获得最坏码型序列向量；(7)获得预估的最坏眼图；(8)用步骤(2)建立的SPICE模型仿真最坏眼图；(9)获得预估精度的绝对误差。本发明能够得到精确的眼宽和抖动数据。

Description

一种并行高速链路系统的快速时域仿真方法

技术领域

本发明属于电子技术领域，更进一步涉及高速电路设计的快速时域仿真技术领域中的一种并行高速链路系统的快速时域仿真方法。本发明可应用于对并行高速链路系统中最坏系统性能的评估。

背景技术

随着电子系统向高速、高密度、低电压和大电流的趋势发展，板级互连的速度也越来越快，反射，串扰，地弹以及码间串扰(intersymbol interference ISI)等信号完整性问题日益凸显，上述问题对并行高速链路系统接收的信号质量有着严重的影响，因此在并行高速链路设计中快速评估这些信号完整性问题对系统性能的影响至关重要。目前预估并行高速链路系统性能的方法主要有统计域方法和时域方法，而基于统计链路的仿真流程中假设数据模板和抖动频谱是白色的，系统是线性的。这些假设将导致仿真不够准确。而时域快速仿真方法不仅能克服统计域仿真方法的缺陷还可以对并行高速链路系统性能进行准确快速的评估。

Casper B.K.,Haycok M.and Mooney R发表的“An accurate and efficientanalysis method for multi-Gb/s chip-to-chip signaling schemes”(IEEE Symposiumon VLSI Circuits Digest of Technical Papers.2002,Jun.54–57)论文，文中首次提出峰值失真分析(Peak Distortion Analysis PDA)时域仿真方法，它是真正意义上开创快速时域仿真技术的先河。峰值失真分析(Peak Distortion Analysis PDA)预测最坏码型总体分两部分：第一部分，预测码间串扰(Inter Symbol Interference ISI)影响的码型；第二部分，预测串扰影响的码型。串扰影响的预测不需要定主光标，其他步骤和码间串扰(Inter Symbol Interference ISI)一致。串扰的操作比码间串扰(Inter Symbol Interference ISI)更简单，只需要依照码间串扰(Inter SymbolInterference ISI)后两个操作步骤即可。但是，该方法的不足之处在于：对于上升边响应和下降边响应不对称的情况，若采用峰值失真分析(Peak DistortionAnalysis PDA)方法，边沿响应连1的情况将预测不准确。所以对于边沿不对称的驱动器构成的系统，峰值失真分析(Peak Distortion Analysis PDA)方法预测的眼高可能会比实际值偏大。

Rambus Inc.,Los Altos,CA(US)申请的发明专利“TECHNIQUE FORDETERMINING PERFORMANCE CHARACTERISTICS OF ELECTRONICSYSTEMS”(United States Patent Application，Appl.No.:10/097133，Patent No.:US 6775809BI，Date of Patent:Aug，10，2004)中公开了一种双边沿响应(Double Edge Responses DER)时域仿真方法。该方法主要为两步：第一步，求向量，第二步，解向量。该方法的目的是求解出引起边沿脉冲响应中最坏的高电平，最坏的低电平，最好的高电平，最好的低电平的向量。该方法的不足之处在于：对于脉冲边沿不对称及器件非线性系统驱动器有可能无法得到最坏码型和最坏眼图；虽然双边沿响应(Double Edge Responses DER)时域仿真方法可以仿真非线性系统，但是由于双边沿响应(Double Edge Responses DER)时域仿真方法没有考虑当前位周期(Unit Inerval UI)范围外的驱动器的开关活动，所以该方法不能充分捕获系统的非线性效应对后续码元的影响。

Ren J.and Oh D发表的“Multiple edge responses for fast and accurate systemsimulations”(IEEE Transactions on Advanced Packaging.2008,Nov,31(4).741–748.)论文中提出了多边沿响应(Multiple Edge Responses MER)时域仿真方法。该方法的具体步骤如下：1、定义多边沿响应(Multiple Edge Responses MER)上升边、下降边；2、求向量；3、确定仿真阶数；4、解向量。该方法的不足之处在于：该方法对信号抖动参数的计算描述不够明确，最后结果验证中仅给出了眼高的对比数据而未给出眼宽的对比数据，并且眼宽的计算精度不高。

发明内容

本发明的目的在于克服上述已有技术的不足，提出一种并行高速链路系统的快速时域仿真方法(Best Time-Domain Simulation BTDS)，以获得脉冲边沿不对称及器件非线性系统驱动器的最坏码型，并且提高了眼宽的仿真精度，进而设计出良好的系统驱动器。

为实现上述目的，本发明的具体步骤包括如下：

(1)选用并行高速链路系统。

(2)建立SPICE模型：

将并行高速链路系统中的线宽、线间距、介质厚度、介电常数、损耗因子和传输线厚度参数值，赋给通用模拟电路仿真器SPICE模型中对应的参数，完成并行高速链路系统的SPICE模型的建立。

(3)获得边沿响应信号：

(3a)将基准的上升边信号00000001111加载到通用模拟电路仿真器SPICE模型中进行仿真，得到基准上升边响应信号；

(3b)将基准的下降边信号11111110000加载到通用模拟电路仿真器SPICE模型中进行仿真，得到基准下降边响应信号；

(3c)将有前导位0101010的上升边信号01010101111和零信号01010100000加载到通用模拟电路仿真器SPICE模型中进行仿真，将这两个信号的仿真结果相减，得到受前导位影响上升边响应信号；

(3d)将有前导位0101010的零信号01010100000加载到通用模拟电路仿真器SPICE模型中进行仿真，得到受前导位影响下降边响应信号。

(4)计算仿真阶数：

按照下式，计算仿真并行高速链路系统中最坏眼图的阶数；

$N=\frac{T}{t}$

其中：N表示仿真并行高速链路系统中最坏眼图的阶数，T表示基准上升边响应信号和受前导位影响上升边响应信号相减的差值大于0.1％的持续时间，t表示基准上升边响应信号的上升边的上升时间。

(5)获得上升边和下降边向量：

(5a)将受前导位影响上升边响应信号值，与逻辑0响应信号值之差超过0.001的第一个点，设定为受前导位影响上升边响应信号的采样起点；

(5b)将有前导位0101010的上升边信号01010101111，加载到通用模拟电路仿真器SPICE模型中，对模型中任意一根进攻线进行仿真，获得仅有码间串扰的受前导位影响上升边响应信号；

(5c)对仅有码间串扰的受前导位影响上升边响应信号，从采样起点处以上升边信号01010101111的一个位宽为间隔进行采样，采样15次，每次采样50个点，获得15组仅有码间串扰的受前导位影响上升边响应信号向量；

(5d)将对进攻线进行仿真时受害线上感应出的串扰噪声，与仅有码间串扰的受前导位影响上升边响应信号相加,获得有串扰噪声时的受前导位影响上升边响应信号；

(5e)对有串扰噪声时的受前导位影响上升边响应信号，从采样起点处以上升边信号01010101111的一个位宽为间隔进行采样，采样15次，每次采样50个点，，获得15组有串扰噪声时的受前导位影响上升边响应信号向量；

(5f)将受前导位影响下降边响应信号值，与逻辑1响应信号值之差超过0.001的第一个点，设定为受前导位影响下降边响应信号的采样起点；

(5g)将有前导位0101010的下降边信号01010100000，加载到通用模拟电路仿真器SPICE模型中，对模型中任意一根进攻线进行仿真，获得仅有码间串扰的受前导位影响下降边响应信号；

(5h)对仅有码间串扰的受前导位影响下降边响应信号，从采样起点处以下降边信号01010100000的一个位宽为间隔开始采样，采样15次，每次采样50个点，获得15组仅有码间串扰的受前导位影响下降边响应信号向量；

(5i)将对进攻线进行仿真时受害线上感应出的串扰噪声，与仅有码间串扰的受前导位影响下降边响应信号相加,获得有串扰噪声时的受前导位影响下降边响应信号；

(5j)对有串扰噪声时的受前导位影响下降边响应信号，从采样起点处以下降边信号01010100000的一个位宽为间隔开始采样，采样15次，每次采样50个点，获得15组有串扰噪声时的受前导位影响下降边响应信号向量。

(6)获得最坏码型序列向量：

采用格子法，对有串扰噪声时的受前导位影响上升边和下降边响应信号向量进行计算，得到最坏累计电压和引起最坏眼图的最坏码型序列向量。

(7)获得预估的最坏眼图：

将获得的最坏码型序列向量加载到通用模拟电路仿真器SPICE模型中进行仿真，将仿真结果加载到通用模拟电路仿真器SPICE波形查看器中，查看最坏眼图，记录最坏眼高和眼宽。

(8)仿真并行高速链路系统的最坏眼图：

用通用模拟电路仿真器SPICE生成上升边和下降边不对称的输入信号，将输入信号加载到步骤(2)中的并行高速链路系统的通用模拟电路仿真器SPICE模型中进行仿真，将仿真结果加载到通用模拟电路仿真器SPICE波形查看器中，查看最坏眼图，记录最坏眼高和眼宽。

(9)获得预估精度的绝对误差：

(9a)将步骤(8)中的最坏眼高与步骤(7)中预估的最坏眼高代入下式，计算预估最坏眼高的绝对误差；

${\mathrm{\η}}_H=\left|\frac{H_{\mathrm{BTDS}}-H_{\mathrm{SPICE}}}{H_{\mathrm{BTDS}}}\right|$

其中：η_H表示预估最坏眼高H的绝对误差，H_BTDS表示用最优时域方法BTDS预估的最坏眼高H，H_SPICE表示用通用模拟电路仿真器SPICE仿真的最坏眼高H；

(9b)将步骤(8)中的最坏眼宽与步骤(7)中预估的最坏眼宽代入下式，计算眼宽的绝对误差；

${\mathrm{\η}}_W=\left|\frac{W_{\mathrm{BTDS}}-W_{\mathrm{SPICE}}}{W_{\mathrm{BTDS}}}\right|$

其中：η_W表示预估最坏眼宽W的绝对误差，W_BTDS表示用最优时域方法BTDS预估的最坏眼宽W，W_SPICE表示用通用模拟电路仿真器SPICE仿真的最坏眼宽W；

(9c)将输入信号位宽减去最坏眼宽得到峰峰值抖动，将峰峰值抖动代入下式，计算峰峰值抖动绝对误差；

${\mathrm{\η}}_J=\left|\frac{J_{\mathrm{BTDS}}-J_{\mathrm{SPICE}}}{J_{\mathrm{BTDS}}}\right|$

其中：η_J表示预估峰峰值抖动J的绝对误差，J_BTDS表示用最优时域方法BTDS预估的峰峰值抖动J，J_SPICE表示用通用模拟电路仿真器SPICE仿真的峰峰值抖动J。

本发明与现有技术相比具有以下优点：

第一，本发明通过对上升边和下降边向量进行多相位采样，克服了现有技术对于脉冲边沿不对称及器件非线性系统驱动器有可能无法得到最坏码型和最坏眼图的缺点，使得本发明具有能够对于脉冲边沿不对称及器件非线性系统驱动器准确的获得最坏码型和最坏眼图的优点。

第二，本发明通过将最优时域仿真方法BTDS工程化为最优时域的仿真工具(Best Time-Domain Simulation Tools BTDS_Tools)，可以方便的仿真出眼宽、眼高和抖动数据值，克服了现有技术对信号抖动参数的计算描述不够明确，并且眼宽的计算精度不高的缺点，使得本发明具有能够得到精确的眼宽，抖动数据的优点。

第三，本发明中通过将并行高速链路系统的时域仿真结果在图形用户界面中显示，用户可以清晰的看到仿真结果进而判断出所设计并行高速链路系统的优劣，克服现有技术没有直观显示仿真结果的缺点，使得本发明具有能够清楚的查看仿真结果的优点。

附图说明

图1是本发明的流程图；

图2是本发明的仿真图。

具体实施方式

下面结合附图对本发明作进一步的描述。

参照图1对本发明的实施步骤作进一步的描述。

步骤1，选用并行高速链路系统。

本发明的实施例中并行高速链路系统选用海力士公司生产的SKhynix的第三代双倍数据率同步动态随机存取存储器(Double-Data-Rate Three SynchronousDynamic Random Access Memory DDR3)并行高速链路系统进行时域仿真。

步骤2，建立SPICE模型。

将并行高速链路系统中的线宽、线间距、介质厚度、介电常数、损耗因子和传输线厚度参数值，赋给通用模拟电路仿真器SPICE模型中对应的参数，完成并行高速链路系统的通用模拟电路仿真器SPICE模型的建立。

步骤3，获得边沿响应信号。

将基准的上升边信号00000001111加载到通用模拟电路仿真器SPICE模型中进行仿真，得到基准上升边响应信号。

将基准的下降边信号11111110000加载到通用模拟电路仿真器SPICE模型中进行仿真，得到基准下降边响应信号。

将有前导位0101010的上升边信号01010101111和零信号01010100000加载到通用模拟电路仿真器SPICE模型中进行仿真，将这两个信号的仿真结果相减，得到受前导位影响上升边响应信号。

将有前导位0101010的零信号01010100000加载到通用模拟电路仿真器SPICE模型中进行仿真，得到受前导位影响下降边响应信号。

步骤4，计算仿真阶数。

按照下式，计算仿真并行高速链路系统中最坏眼图的阶数：

$N=\frac{T}{t}$

其中：N表示仿真并行高速链路系统中最坏眼图的阶数，T表示基准上升边响应信号和受前导位影响上升边响应信号相减的差值大于0.1％的持续时间，t表示基准上升边响应信号的上升边的上升时间。

步骤5，获得上升边和下降边向量。

将受前导位影响上升边响应信号值，与逻辑0响应信号值之差超过0.001的第一个点，设定为受前导位影响上升边响应信号的采样起点。

将有前导位0101010的上升边信号01010101111，加载到通用模拟电路仿真器SPICE模型中，对模型中任意一根进攻线进行仿真，获得仅有码间串扰的受前导位影响上升边响应信号。

对仅有码间串扰的受前导位影响上升边响应信号，从采样起点处以上升边信号01010101111的一个位宽为间隔进行采样，采样15次，每次采样50个点，获得15组仅有码间串扰的受前导位影响上升边响应信号向量。

将对进攻线进行仿真时受害线上感应出的串扰噪声，与仅有码间串扰的受前导位影响上升边响应信号相加,获得有串扰噪声时的受前导位影响上升边响应信号。

对有串扰噪声时的受前导位影响上升边响应信号，从采样起点处以上升边信号01010101111的一个位宽为间隔进行采样，采样15次，每次采样50个点，获得15组有串扰噪声时的受前导位影响上升边响应信号向量。

将受前导位影响下降边响应信号值，与逻辑1响应信号值之差超过0.001的第一个点，设定为受前导位影响下降边响应信号的采样起点。

将有前导位0101010的下降边信号01010100000，加载到通用模拟电路仿真器SPICE模型中，对模型中任意一根进攻线进行仿真，获得仅有码间串扰的受前导位影响下降边响应信号。

对仅有码间串扰的受前导位影响下降边响应信号，从采样起点处以下降边信号01010100000的一个位宽为间隔开始采样，采样15次，每次采样50个点，获得15组仅有码间串扰的受前导位影响下降边响应信号向量。

将对进攻线进行仿真时受害线上感应出的串扰噪声，与仅有码间串扰的受前导位影响下降边响应信号相加,获得有串扰噪声时的受前导位影响下降边响应信号。

对有串扰噪声时的受前导位影响下降边响应信号，从采样起点处以下降边信号01010100000的一个位宽为间隔开始采样，采样15次，每次采样50个点，获得15组有串扰噪声时的受前导位影响下降边响应信号向量。

步骤6，获得最坏码型序列向量。

采用格子法，对有串扰噪声时的受前导位影响上升边和下降边响应信号向量进行计算，得到最坏累计电压和引起最坏眼图的最坏码型序列向量。

格子法的具体步骤如下：

第一步，将仅有码间串扰的受前导位影响上升边响应信号向量的第一组值与1相减，得到使用格子法计算所需的上升边向量，标记为R(1，t)，t＝1,2,......,50，其中，R(1，t)表示使用格子法计算所需的上升边向量中第一组仅有码间串扰的受前导位影响上升边响应信号向量，t表示使用格子法计算所需的上升边向量所包含的值的个数。

第二步，将仅有码间串扰的受前导位影响下降边响应信号向量的第一组值与1相减，得到使用格子法计算所需的下降边向量，标记为F(1，t)，t＝1,2,......,50，其中，F(1，t)表示使用格子法计算所需的下降边向量中的第一组仅有码间串扰的受前导位影响下降边响应信号向量，t表示使用格子法计算所需的上升边向量所包含的值的个数。

第三步，用A_1,i，i＝1,2,......,51表示码间串扰对高电平的累积影响电压，其中，i表示码间串扰对高电平的累积影响电压的向量组数；用B_1,i，i＝1,2,......,51表示码间串扰对低电平的累积影响电压，其中，i表示码间串扰对低电平的累积影响电压的向量组数；设高电平累积影响电压A_1,1＝0，低电平累积影响电压B_1,1＝0；用M_H(1,i)，i＝1,2,......,51表示引起高电平累积电压的向量，用M_L(1,i)，i＝1,2,......,51表示引起低电平L累积电压的向量。

第四步，用R(A_1,i,A_1,i+1)＝0表示上升边向量中从第i个高电平的累积影响电压A_1,i转变到第i+1个高电平的累积影响电压A_1,i+1的累加值为0；用F(B_1,i,B_1,i+1)＝0表示下降边向量中从第i个低电平的累积影响电压B_1,i转变到第i+1个低电平的累积影响电压B_1,i+1的累加值为0；用F(A_1,i,B_1,i+1)＝F(1,i)表示下降边向量中从第i个高电平的累积影响电压A_i转变到第i+1个低电平的累积影响电压B_i+1的累加值为F(1,i)；用R(B_1,i,A_1,i+1)＝R(1,i)表示上升边向量中从第i个低电平的累积影响电压B_i转变到第i+1个高电平的累积影响电压A_i+1的累加值为R(1,i)。

第五步，从有串扰噪声时的受前导位影响上升边和下降边响应信号向量第0个到第50个值中依次的查找信号向量的负值，记录负值的位置i；当高电平累积电压向量M_H(1,i+1)的第i+1个值为1时，第i个高电平累积电压A_1,i转变到第i+1个高电平累积电压A_1,i+1的累加值为R(A_i,A_i+1)；当高电平累积电压的向量M_H(1，i+1)的第i+1个值为0时，第i个高电平累积电压A_1,i转变到第i+1个高电平累积电压A_1,i+1的累加值为F(A_i,B_i+1)；当查找出信号向量的所有负值时，得到由第一组有串扰噪声时的受前导位影响上升边响应信号向量引起的总的高电平累积电压A_1，51。

第六步，重复第五步，直到得出所有有串扰噪声时的受前导位影响上升边响应信号向量引起的总的高电平累积电压A_2，51,A_3，51,A_4，51,A_5，51,......A_14，51,A_14，51。

第七步，比较这十五个总的高电平累积电压A_n，51，n＝1,2,3,......15，得出最坏的累积电压A_j,51；引起最坏累积电压A_j,51的码型向量为M_H(j,i)，i＝1,2,......,51，其中，M_H(j,i)表示高电平H的最坏累积电压的码型向量。

第八步，从仅有码间串扰的受前导位影响上升边响应信号向量的第0个到第50个值中依次的查找信号向量的正值，记录正值的位置i；当低电平累积电压向量M_L(1,i+1)的第i+1个值为0时，第i个低电平累积电压B_1,i转变到第i+1个低电平累积电压B_1,i+1的累加值为F(B_i,B_i+1)；当低电平累积电压的向量M_L(1,i+1)的第i+1个值为1时，第i个低电平累积电压B_1,i转变到第i+1个高电平累积电压B_1,i+1的累加值为R(B_i,A_i+1)；当查找出信号向量的所有正值时，得到由第一组仅有码间串扰的受前导位影响上升边响应信号向量引起的总的低电平累积电压B_1，51。

第九步，重复步骤八直到得出其余十四组仅有码间串扰的受前导位影响上升边响应信号向量引起的总的低电平累积电压B_2，51,B_3，51,B_4，51,B_5，51,......B_14，51,B_14，51。

第十步，比较这十五个总的低电平累积电压B_n，51，n＝1,2,3,......15，得出最坏的累积电压B_j,51，引起最坏累积电压B_j,51的码型向量为M_L(j,i)，i＝1,2,......,51，其中，M_L(j,i)表示低电平L的最坏累积电压的码型向量。

以上步骤为用格子法对有串扰噪声时的受前导位影响上升边响应信号向量和仅有码间串扰的受前导位影响上升边响应信号向量进行计算，得到最坏累计电压和引起最坏眼图的最坏码型序列向量。

步骤7，获得预估的最坏眼图。

将获得的最坏码型序列向量加载到通用模拟电路仿真器SPICE模型中进行仿真，将仿真结果加载到通用模拟电路仿真器SPICE波形查看器中，查看最坏眼图，记录最坏眼高和眼宽。

步骤8，仿真并行高速链路系统的最坏眼图。

用通用模拟电路仿真器SPICE生成上升边和下降边不对称的输入信号，将输入信号加载到步骤(2)中的并行高速链路系统的通用模拟电路仿真器SPICE模型中进行仿真，将仿真结果加载到通用模拟电路仿真器SPICE波形查看器中，查看最坏眼图，记录最坏眼高和眼宽。

步骤9，获得预估精度的绝对误差。

将步骤(8)中的最坏眼高与步骤(7)中预估的最坏眼高代入下式，计算预估最坏眼高的绝对误差。

${\mathrm{\η}}_H=\left|\frac{H_{\mathrm{BTDS}}-H_{\mathrm{SPICE}}}{H_{\mathrm{BTDS}}}\right|$

其中：η_H表示预估最坏眼高H的绝对误差，H_BTDS表示用最优时域方法BTDS预估的最坏眼高H，H_SPICE表示用通用模拟电路仿真器SPICE仿真的最坏眼高H。

将步骤(8)中的最坏眼宽与步骤(7)中预估的最坏眼宽代入下式，计算眼宽的绝对误差。

${\mathrm{\η}}_W=\left|\frac{W_{\mathrm{BTDS}}-W_{\mathrm{SPICE}}}{W_{\mathrm{BTDS}}}\right|$

其中：η_W表示预估最坏眼宽W的绝对误差，W_BTDS表示用最优时域方法BTDS预估的最坏眼宽W，W_SPICE表示用通用模拟电路仿真器SPICE仿真的最坏眼宽W。

将输入信号位宽减去最坏眼宽得到峰峰值抖动，将峰峰值抖动代入下式，计算峰峰值抖动绝对误差。

${\mathrm{\η}}_J=\left|\frac{J_{\mathrm{BTDS}}-J_{\mathrm{SPICE}}}{J_{\mathrm{BTDS}}}\right|$

其中：η_J表示预估峰峰值抖动J的绝对误差，J_BTDS表示用最优时域方法BTDS预估的峰峰值抖动J，J_SPICE表示用通用模拟电路仿真器SPICE仿真的峰峰值抖动J。

下面结合仿真实验对本发明效果做进一步的描述。

1.仿真条件。

本发明的仿真条件采用通用模拟电路仿真器SPICE仿真工具、峰值失真分析仿真工具PDA_Tools、最优时域仿真方法仿真工具BTDS_Tools、海力士Skhynix decks文件；

2.仿真过程

将海力士Skhynix decks文件的参数设置如下：上升边为20ps，下降边为50ps，位周期UI为750ps，步长10ps，仿真时间为40ns。

对峰值失真分析PDA和最优时域BTDS仿真方法的仿真结果进行验证，将其预测的眼图的预测结果与用其得到的码型放入通用模拟电路仿真器SPICE仿真得到的眼图结果进行对比，误差应小于5％，用以下公式计算并验证误差对比结果。

${\mathrm{\η}}_H=\left|\frac{H_{\mathrm{BTDS}}-H_{\mathrm{SPICE}}}{H_{\mathrm{BTDS}}}\right|\≤5\%$

${\mathrm{\η}}_W=\left|\frac{W_{\mathrm{BTDS}}-W_{\mathrm{SPICE}}}{W_{\mathrm{BTDS}}}\right|\≤5\%$

其中：η_H表示预估最坏眼高H的绝对误差，H_BTDS表示用最优时域方法BTDS预估的最坏眼高H，H_SPICE表示用通用模拟电路仿真器SPICE仿真的最坏眼高H；η_W表示预估最坏眼宽W的绝对误差，W_BTDS表示用最优时域方法BTDS预估的最坏眼宽W，W_SPICE表示用通用模拟电路仿真器SPICE仿真的最坏眼宽W。

对峰值失真分析PDA和最优时域BTDS仿真方法的仿真结果进行验证的具体操作步骤如下。

第一步，首先把通用模拟电路仿真器SPICE仿真得到的tr0文件导入峰值失真分析仿真工具PDA_Tools，获得眼图眼高，眼宽及抖动参数值。然后把依据峰值失真分析PDA方法得到的码型导入通用模拟电路仿真器SPICE中仿真，记录得到的眼高，眼宽及抖动值。仿真结果表明，峰值失真分析仿真工具PDA_Tools预测得到的眼高为666.6mv，眼宽为531.4ps。通用模拟电路仿真器SPICE中测量得到的眼高为809mv，眼宽为608ps。眼高及眼宽误差均超过10％，从以上数据可以得出如下结论：峰值失真分析PDA方法无法处理上升边和下降边不对称的情况。

第二步，采用最优时域仿真方法BTDS得到的眼高预测结果为793mv，眼宽则为698.4ps。用最优时域仿真方法BTDS得到的码型放入通用模拟电路仿真器SPICE仿真得到的眼高为795mv，眼宽则为697ps，仿真结果如图2所示。其中图2(a)和2(b)是采用本发明最优时域的仿真方法BTDS预测的轮廓及眼图；图2(c)和2(d)是采用现有技术最优时域的仿真方法BTDS生成的码型序列放入通用模拟电路仿真器SPICE仿真得到的眼图。

第三步，用最优时域仿真方法BTDS预测的抖动为189.2ps。将预测得到的码型放入通用模拟电路仿真器SPICE中验证，得到的抖动为196.13ps，仿真结果如图2(c)和2(d)。对峰值失真分析PDA仿真方法、本发明最优时域BTDS仿真方法以及通用模拟电路仿真器SPICE的仿真结果如下表。

	PDA/SPICE	PDA误差	BTDS/SPICE	BTDS误差
					眼高(mv)	666.6/809	21.36％	697/670.2	3.8％
眼宽(ps)	531.4/608	14.4％	561/553.9	1.2％
					峰峰值抖动(ps)	217.6/141	35.1％	189.2/196.13	3.7％

其中：PDA表示峰值失真分析仿真方法，SPICE表示使用通用模拟电路仿真器的仿真方法，BTDS表示最优时域仿真方法。

3.仿真结果及分析。

通过与通用模拟电路仿真器SPICE仿真结果对比可知，本发明中的最优时域仿真方法BTDS得到的眼宽、眼高以及抖动误差的绝对值均小于5％。

本发明的最优时域仿真方法BTDS既能够解决并行高速链路系统驱动器边沿不对称问题又可以得到最坏的码型及眼图，通过上表的仿真数据可以证明本发明优于峰值失真分析PDA时域仿真方法和双边沿响应DER时域仿真方法，并且得出了眼宽和抖动的数据，又优于多边沿响应MER时域仿真方法。

Claims (2)

1.一种并行高速链路系统的快速时域仿真方法，具体步骤如下：

(1)选用并行高速链路系统；

(2)建立SPICE模型：

将并行高速链路系统中的线宽、线间距、介质厚度、介电常数、损耗因子和传输线厚度参数值，赋给通用模拟电路仿真器SPICE模型中对应的参数，完成并行高速链路系统的通用模拟电路仿真器SPICE模型的建立；

(3)获得边沿响应信号：

(3a)将基准的上升边信号00000001111加载到通用模拟电路仿真器SPICE模型中进行仿真，得到基准上升边响应信号；

(3b)将基准的下降边信号11111110000加载到通用模拟电路仿真器SPICE模型中进行仿真，得到基准下降边响应信号；

(3c)将有前导位0101010的上升边信号01010101111和零信号01010100000加载到通用模拟电路仿真器SPICE模型中进行仿真，将这两个信号的仿真结果相减，得到受前导位影响上升边响应信号；

(3d)将有前导位0101010的零信号01010100000加载到通用模拟电路仿真器SPICE模型中进行仿真，得到受前导位影响下降边响应信号；

(4)计算仿真阶数：

按照下式，计算仿真并行高速链路系统中最坏眼图的阶数；

$N=\frac{T}{t}$

其中：N表示仿真并行高速链路系统中最坏眼图的阶数，T表示基准上升边响应信号和受前导位影响上升边响应信号相减的差值大于0.1％的持续时间，t表示基准上升边响应信号的上升边的上升时间；

(5)获得上升边和下降边向量：

(5a)将受前导位影响上升边响应信号值与逻辑0响应信号值之差超过0.001的第一个点，设定为受前导位影响上升边响应信号的采样起点；

(5b)将有前导位0101010的上升边信号01010101111，加载到通用模拟电路仿真器SPICE模型中，对模型中任意一根进攻线进行仿真，获得仅有码间串扰的受前导位影响上升边响应信号；

(5c)对仅有码间串扰的受前导位影响上升边响应信号，从采样起点处以上升边信号01010101111的一个位宽为间隔进行采样，采样15次，每次采样50个点，获得15组仅有码间串扰的受前导位影响上升边响应信号向量；

(5d)将对进攻线进行仿真时受害线上感应出的串扰噪声，与仅有码间串扰的受前导位影响上升边响应信号相加,获得有串扰噪声时的受前导位影响上升边响应信号；

(5e)对有串扰噪声时的受前导位影响上升边响应信号，从采样起点处以上升边信号01010101111的一个位宽为间隔进行采样，采样15次，每次采样50个点，，获得15组有串扰噪声时的受前导位影响上升边响应信号向量；

(5f)将受前导位影响下降边响应信号值，与逻辑1响应信号值之差超过0.001的第一个点，设定为受前导位影响下降边响应信号的采样起点；

(5g)将有前导位0101010的下降边信号01010100000，加载到通用模拟电路仿真器SPICE模型中，对模型中任意一根进攻线进行仿真，获得仅有码间串扰的受前导位影响下降边响应信号；

(5h)对仅有码间串扰的受前导位影响下降边响应信号，从采样起点处以下降边信号01010100000的一个位宽为间隔开始采样，采样15次，每次采样50个点，获得15组仅有码间串扰的受前导位影响下降边响应信号向量；

(5i)将对进攻线进行仿真时受害线上感应出的串扰噪声，与仅有码间串扰的受前导位影响下降边响应信号相加,获得有串扰噪声时的受前导位影响下降边响应信号；

(5j)对有串扰噪声时的受前导位影响下降边响应信号，从采样起点处以下降边信号01010100000的一个位宽为间隔开始采样，采样15次，每次采样50个点，获得15组有串扰噪声时的受前导位影响下降边响应信号向量；

(6)获得最坏码型序列向量：

采用格子法，对有串扰噪声时的受前导位影响上升边和下降边响应信号向量进行计算，得到最坏累计电压和引起最坏眼图的最坏码型序列向量；

(7)获得预估的最坏眼图：

将获得的最坏码型序列向量加载到通用模拟电路仿真器SPICE模型中进行仿真，将仿真结果加载到通用模拟电路仿真器SPICE波形查看器中，查看最坏眼图，记录最坏眼高和眼宽；

(8)仿真并行高速链路系统的最坏眼图：

用通用模拟电路仿真器SPICE生成上升边和下降边不对称的输入信号，将输入信号加载到步骤(2)中的并行高速链路系统的通用模拟电路仿真器SPICE模型中进行仿真，将仿真结果加载到通用模拟电路仿真器SPICE波形查看器中，查看最坏眼图，记录最坏眼高和眼宽；

(9)获得预估精度的绝对误差：

(9a)将步骤(8)中的最坏眼高与步骤(7)中预估的最坏眼高代入下式，计算预估最坏眼高的绝对误差；

${\mathrm{\η}}_H=\left|\frac{H_{\mathrm{BTDS}}-H_{\mathrm{SPICE}}}{H_{\mathrm{BTDS}}}\right|$

其中：η_H表示预估最坏眼高H的绝对误差，H_BTDS表示用最优时域方法BTDS预估的最坏眼高H，H_SPICE表示用通用模拟电路仿真器SPICE仿真的最坏眼高H；

(9b)将步骤(8)中的最坏眼宽与步骤(7)中预估的最坏眼宽代入下式，计算眼宽的绝对误差；

${\mathrm{\η}}_W=\left|\frac{W_{\mathrm{BTDS}}-W_{\mathrm{SPICE}}}{W_{\mathrm{BTDS}}}\right|$

其中：η_W表示预估最坏眼宽W的绝对误差，W_BTDS表示用最优时域方法BTDS预估的最坏眼宽W，W_SPICE表示用通用模拟电路仿真器SPICE仿真的最坏眼宽W；

(9c)将输入信号位宽减去最坏眼宽得到峰峰值抖动，将峰峰值抖动代入下式，计算峰峰值抖动绝对误差；

${\mathrm{\η}}_J=\left|\frac{J_{\mathrm{BTDS}}-J_{\mathrm{SPICE}}}{J_{\mathrm{BTDS}}}\right|$

其中：η_J表示预估峰峰值抖动J的绝对误差，J_BTDS表示用最优时域方法BTDS预估的峰峰值抖动J，J_SPICE表示用通用模拟电路仿真器SPICE仿真的峰峰值抖动J。

2.根据权利要求1所述的一种并行高速链路系统的快速时域仿真方法，其特征在于，步骤(6)所述格子法的具体步骤如下：

第一步，将仅有码间串扰的受前导位影响上升边响应信号向量的第一组值与1相减，得到使用格子法计算所需的上升边向量；

第二步，将仅有码间串扰的受前导位影响下降边响应信号向量的第一组值与1相减，得到使用格子法计算所需的下降边向量；

第三步，用A_1,i，i＝1,2,......,51表示码间串扰对高电平的累积影响电压，其中，i表示码间串扰对高电平的累积影响电压的向量组数；用B_1,i，i＝1,2,......,51表示码间串扰对低电平的累积影响电压，其中，i表示码间串扰对低电平的累积影响电压的向量组数；设高电平累积影响电压A_1,1＝0，低电平累积影响电压B_1,1＝0；用M_H(1,i)，i＝1,2,......,51表示引起高电平累积电压的向量，用M_L(1,i)，i＝1,2,......,51表示引起低电平L累积电压的向量；

第四步，用R(A_1,i,A_1,i+1)＝0表示上升边向量中从第i个高电平的累积影响电压A_1,i转变到第i+1个高电平的累积影响电压A_1,i+1的累加值为0；用F(B_1,i,B_1,i+1)＝0表示下降边向量中从第i个低电平的累积影响电压B_1,i转变到第i+1个低电平的累积影响电压B_1,i+1的累加值为0；用F(A_1,i,B_1,i+1)＝F(1,i)表示下降边向量中从第i个高电平的累积影响电压A_i转变到第i+1个低电平的累积影响电压B_i+1的累加值为F(1,i)；用R(B_1,i,A_1,i+1)＝R(1,i)表示上升边向量中从第i个低电平的累积影响电压B_i转变到第i+1个高电平的累积影响电压A_i+1的累加值为R(1,i)；

第五步，从有串扰噪声时的受前导位影响上升边和下降边响应信号向量第0个到第50个值中依次的查找信号向量的负值，记录负值的位置i；当高电平累积电压向量M_H(1,i+1)的第i+1个值为1时，第i个高电平累积电压A_1,i转变到第i+1个高电平累积电压A_1,i+1的累加值为R(A_i,A_i+1)；当高电平累积电压的向量M_H(1，i+1)的第i+1个值为0时，第i个高电平累积电压A_1,i转变到第i+1个高电平累积电压A_1,i+1的累加值为F(A_i,B_i+1)；当查找出信号向量的所有负值时，得到由第一组有串扰噪声时的受前导位影响上升边响应信号向量引起的总的高电平累积电压A_1，51；

第六步，重复第五步，直到得出所有有串扰噪声时的受前导位影响上升边响应信号向量引起的总的高电平累积电压；

第七步，比较得出的所有总的高电平累积电压，得出最坏的累积电压；

第八步，从仅有码间串扰的受前导位影响上升边响应信号向量的第0个到第50个值中依次的查找信号向量的正值，记录正值的位置i；当低电平累积电压向量M_L(1,i+1)的第i+1个值为0时，第i个低电平累积电压B_1,i转变到第i+1个低电平累积电压B_1,i+1的累加值为F(B_i,B_i+1)；当低电平累积电压的向量M_L(1,i+1)的第i+1个值为1时，第i个低电平累积电压B_1,i转变到第i+1个高电平累积电压B_1,i+1的累加值为R(B_i,A_i+1)；当查找出信号向量的所有正值时，得到由第一组仅有码间串扰的受前导位影响上升边响应信号向量引起的总的低电平累积电压B_1，51；

第九步，重复第八步直到得出所有仅有码间串扰的受前导位影响上升边响应信号向量引起的总的低电平累积电压；

第十步，比较得出的所有总的低电平累积电压，得出最坏的累积电压。