CN104078470B - 阵列基板及其制作方法、显示装置 - Google Patents
阵列基板及其制作方法、显示装置 Download PDFInfo
- Publication number
- CN104078470B CN104078470B CN201410273389.7A CN201410273389A CN104078470B CN 104078470 B CN104078470 B CN 104078470B CN 201410273389 A CN201410273389 A CN 201410273389A CN 104078470 B CN104078470 B CN 104078470B
- Authority
- CN
- China
- Prior art keywords
- substrate
- area
- layer
- pattern
- segment difference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 170
- 238000000034 method Methods 0.000 title claims abstract description 69
- 230000008569 process Effects 0.000 claims abstract description 42
- 238000004519 manufacturing process Methods 0.000 claims abstract description 24
- 229910052751 metal Inorganic materials 0.000 claims description 62
- 239000002184 metal Substances 0.000 claims description 62
- 238000002161 passivation Methods 0.000 claims description 22
- 238000000059 patterning Methods 0.000 claims description 20
- 238000009413 insulation Methods 0.000 claims description 5
- 230000004888 barrier function Effects 0.000 claims 4
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 239000007788 liquid Substances 0.000 abstract description 20
- 239000004642 Polyimide Substances 0.000 abstract description 19
- 229920001721 polyimide Polymers 0.000 abstract description 19
- 239000004973 liquid crystal related substance Substances 0.000 abstract description 15
- 239000010410 layer Substances 0.000 description 191
- 229920002120 photoresistant polymer Polymers 0.000 description 105
- 239000010408 film Substances 0.000 description 16
- 238000002207 thermal evaporation Methods 0.000 description 12
- 238000005530 etching Methods 0.000 description 10
- 238000001755 magnetron sputter deposition Methods 0.000 description 10
- 150000002739 metals Chemical class 0.000 description 8
- 229910052750 molybdenum Inorganic materials 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 239000002356 single layer Substances 0.000 description 8
- 229910052719 titanium Inorganic materials 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 6
- 230000000717 retained effect Effects 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 230000005684 electric field Effects 0.000 description 5
- 229910052779 Neodymium Inorganic materials 0.000 description 4
- 229910004205 SiNX Inorganic materials 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 229910052748 manganese Inorganic materials 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
- H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
- H10D64/311—Gate electrodes for field-effect devices
- H10D64/411—Gate electrodes for field-effect devices for FETs
- H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
- H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/01—Manufacture or treatment
- H10D86/021—Manufacture or treatment of multiple TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/01—Manufacture or treatment
- H10D86/021—Manufacture or treatment of multiple TFTs
- H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/441—Interconnections, e.g. scanning lines
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/441—Interconnections, e.g. scanning lines
- H10D86/443—Interconnections, e.g. scanning lines adapted for preventing breakage, peeling or short circuiting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
Abstract
本发明提供了一种阵列基板及其制作方法、显示装置，属于液晶显示领域。所述阵列基板包括基板以及位于所述基板上相邻的第一区域和第二区域，所述第一区域和第二区域的段差超过阈值，其中，所述基板上设置有段差补偿图案，在垂直于基板的方向上所述段差补偿图案与所述第一区域以及第二区域均存在重叠，且所述段差补偿图案不超出所述第一区域和所述第二区域。本发明的技术方案能够减小阵列基板上数据线处与相邻区域的段差，从而在进行摩擦工艺时，增大聚酰亚胺液被摩擦到的范围，在不降低像素开口率的情况下，降低漏光风险。
Description
技术领域
本发明涉及液晶显示领域，特别是指一种阵列基板及其制作方法、显示装置。
背景技术
平面电场技术作为TFT-LCD(Thin Film Transistor Liquid Crystal Display，薄膜晶体管液晶显示器)的一种主流宽视角技术，具有超宽视角、高开口率、低响应时间等优点。目前的平面电场技术中，一般是采用6次构图工艺来制作阵列基板，生产工序比较多，导致阵列基板的制作成本较高；为降低阵列基板的制作成本，可以在沟道处采用HTM(HalfTone Mask，半色调掩膜)或者是SSM(Single Slit Mask，单狭缝掩模)进行构图，以一次构图工艺同时形成有源层的图案和源漏金属层的图案，从而实现以5次构图工艺制作阵列基板，减少了生产工序，提高了生产效率。
然而，在以5次构图工艺制作阵列基板的工艺中，由于没有采用单独的构图工艺来制作有源层的图案，因此除沟道区域外，源漏金属层的下方均存在有源层，这就造成在有效显示区域，由源漏金属层构成的数据线处的膜层高度与相邻区域的膜层高度差距比较大，因此在进行摩擦工艺时(目前普遍采用的是摩擦聚酰亚胺液来使液晶分子的排布变得有序)，阵列基板上数据线处附近的区域不容易被摩擦到，从而导致数据线处附近的区域液晶排布紊乱，一旦该区域没有BM(Black Matrix，黑矩阵)的覆盖，就会发生漏光现象，然而如果设置BM来覆盖该区域，就又会降低像素的开口率。
发明内容
本发明要解决的技术问题是提供一种阵列基板及其制作方法、显示装置，能够减小阵列基板上数据线处与相邻区域的段差，从而在进行摩擦工艺时，增大聚酰亚胺液被摩擦到的范围，在不降低像素开口率的情况下，降低漏光风险。
为解决上述技术问题，本发明的实施例提供技术方案如下：
一方面，提供一种阵列基板，包括基板以及位于所述基板上相邻的第一区域和第二区域，所述第一区域和第二区域的段差超过阈值，所述基板上设置有段差补偿图案，在垂直于基板的方向上所述段差补偿图案与所述第一区域以及第二区域均存在重叠，且所述段差补偿图案不超出所述第一区域和所述第二区域，其中，所述第一区域为数据线所在区域，所述第二区域为数据线相邻区域。
进一步地，在平行于基板的方向上所述段差补偿图案沿着所述数据线延伸。
进一步地，所述段差补偿图案为采用栅金属层形成。
进一步地，所述阵列基板具体包括：
基板；
位于所述基板上由栅金属层形成的栅电极、栅线和所述段差补偿图案；
位于所述栅电极、栅线和段差补偿图案上的栅绝缘层；
位于所述栅绝缘层上的有源层的图案；
位于所述有源层的图案上由源漏金属层形成的源电极、漏电极和所述数据线；
位于像素电极、源电极、漏电极和数据线上的钝化层；
位于所述钝化层上的公共电极；
位于所述公共电极上的取向层。
进一步地，所述段差补偿图案为采用有源层形成。
进一步地，所述阵列基板具体包括：
基板；
位于所述基板上由栅金属层形成的栅电极和栅线；
位于所述栅电极、栅线上的栅绝缘层；
位于所述栅绝缘层上的有源层的图案和由所述有源层形成的所述段差补偿图案；
位于所述有源层的图案和所述段差补偿图案上由源漏金属层形成的源电极、漏电极和所述数据线；
位于像素电极、源电极、漏电极和数据线上的钝化层；
位于所述钝化层上的公共电极；
位于所述公共电极上的取向层。
本发明实施例还提供了一种显示装置，包括如上所述的阵列基板。
本发明实施例还提供了一种阵列基板的制作方法，所述阵列基板包括基板以及位于所述基板上相邻的第一区域和第二区域，所述第一区域和第二区域的段差超过阈值，所述制作方法包括：
在所述基板上形成段差补偿图案，其中，在垂直于基板的方向上所述段差补偿图案与所述第一区域以及第二区域均存在重叠，且所述段差补偿图案不超出所述第一区域和所述第二区域；
其中，所述第一区域为数据线所在区域，所述第二区域为数据线相邻区域。
进一步地，所述在所述基板上形成段差补偿图案包括：
在所述基板上形成所述段差补偿图案，其中，在平行于基板的方向上所述段差补偿图案沿着所述数据线延伸。
进一步地，所述在所述基板上形成段差补偿图案包括：
通过一次构图工艺采用栅金属层形成栅电极、栅线和所述段差补偿图案。
进一步地，所述在所述基板上形成段差补偿图案包括：
通过一次构图工艺采用有源层形成有源层的图案和所述段差补偿图案。
本发明的实施例具有以下有益效果：
上述方案中，基板上相邻的第一区域和第二区域之间的段差超过阈值，在基板上设置有段差补偿图案，在垂直于基板的方向上段差补偿图案与第一区域以及第二区域均存在重叠，且段差补偿图案不超出第一区域和第二区域，这样在第一区域和第二区域的交界处能够形成台阶结构，减小阵列基板上第一区域与第二区域的段差，从而减小聚酰亚胺液覆盖区域的段差，在进行摩擦工艺时，增大聚酰亚胺液被摩擦到的范围，在不降低像素开口率的情况下，降低漏光风险。
附图说明
图1为现有阵列基板的平面示意图；
图2为图1所示阵列基板的A-B截面示意图；
图3为现有阵列基板的制作方法的流程示意图；
图4为本发明实施例一阵列基板的平面示意图；
图5为图4所示阵列基板的A-B截面示意图；
图6为本发明实施例一阵列基板的制作方法的流程示意图；
图7为本发明实施例二阵列基板的平面示意图；
图8为图7所示阵列基板的A-B截面示意图；
图9为本发明实施例二阵列基板的制作方法的流程示意图；
图10为本发明实施例二利用有源层形成段差补偿图案的流程示意图。
附图标记
10 栅金属层 11 栅绝缘层 12 有源层
13 源漏金属层 14 像素电极 15 钝化层
16 公共电极 17 取向层 18 半色调掩膜处
19 光刻胶 20 段差补偿图案
具体实施方式
为使本发明的实施例要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。
本发明的实施例针对现有技术中由源漏金属层构成的数据线处的膜层高度与相邻区域的膜层高度差距比较大，因此在进行摩擦工艺时阵列基板上数据线处附近的区域不容易被摩擦到，从而导致数据线处附近的区域液晶排布紊乱的问题，提供一种阵列基板及其制作方法、显示装置，能够减小阵列基板上数据线处与相邻区域的段差，从而在进行摩擦工艺时，增大聚酰亚胺液被摩擦到的范围，在不降低像素开口率的情况下，降低漏光风险。
本发明实施例提供了一种阵列基板，包括基板以及位于所述基板上相邻的第一区域和第二区域，所述第一区域和第二区域的段差超过阈值，其中，所述基板上设置有段差补偿图案，在垂直于基板的方向上所述段差补偿图案与所述第一区域以及第二区域均存在重叠，且所述段差补偿图案不超出所述第一区域和所述第二区域。
本发明的基板上相邻的第一区域和第二区域之间的段差超过阈值，在基板上设置有段差补偿图案，在垂直于基板的方向上段差补偿图案与第一区域以及第二区域均存在重叠，且段差补偿图案不超出第一区域和第二区域，这样在第一区域和第二区域的交界处能够形成台阶结构，减小阵列基板上第一区域与第二区域的段差，从而减小聚酰亚胺液覆盖区域的段差，在进行摩擦工艺时，增大聚酰亚胺液被摩擦到的范围，在不降低像素开口率的情况下，降低漏光风险。
进一步地，所述第一区域为数据线所在区域，在平行于基板的方向上所述段差补偿图案沿着所述数据线延伸。
进一步地，所述段差补偿图案为采用栅金属层形成。
具体地，所述阵列基板可以包括：
基板；
位于所述基板上由栅金属层形成的栅电极、栅线和所述段差补偿图案；
位于所述栅电极、栅线和段差补偿图案上的栅绝缘层；
位于所述栅绝缘层上的有源层的图案；
位于所述有源层的图案上由源漏金属层形成的源电极、漏电极和所述数据线；
位于所述像素电极、源电极、漏电极和数据线上的钝化层；
位于所述钝化层上的公共电极；
位于所述公共电极上的取向层。
进一步地，所述段差补偿图案为采用有源层形成。
具体地，所述阵列基板可以包括：
基板；
位于所述基板上由栅金属层形成的栅电极和栅线；
位于所述栅电极、栅线上的栅绝缘层；
位于所述栅绝缘层上的有源层的图案和由所述有源层形成的所述段差补偿图案；
位于所述有源层的图案和所述段差补偿图案上由源漏金属层形成的源电极、漏电极和所述数据线；
位于所述像素电极、源电极、漏电极和数据线上的钝化层；
位于所述钝化层上的公共电极；
位于所述公共电极上的取向层。
本发明实施例还提供了一种阵列基板的制作方法，所述阵列基板包括基板以及位于所述基板上相邻的第一区域和第二区域，所述第一区域和第二区域的段差超过阈值，其中，所述制作方法包括：
在所述基板上形成段差补偿图案，其中，在垂直于基板的方向上所述段差补偿图案与所述第一区域以及第二区域均存在重叠，且所述段差补偿图案不超出所述第一区域和所述第二区域。
本发明制作的阵列基板上相邻的第一区域和第二区域之间的段差超过阈值，在基板上设置有段差补偿图案，在垂直于基板的方向上段差补偿图案与第一区域以及第二区域均存在重叠，且段差补偿图案不超出第一区域和第二区域，这样在第一区域和第二区域的交界处能够形成台阶结构，减小阵列基板上第一区域与第二区域的段差，从而减小聚酰亚胺液覆盖区域的段差，在进行摩擦工艺时，增大聚酰亚胺液被摩擦到的范围，在不降低像素开口率的情况下，降低漏光风险。
进一步地，所述第一区域为数据线所在区域，所述在所述基板上形成段差补偿图案包括：
在所述基板上形成所述段差补偿图案，其中，在平行于基板的方向上所述段差补偿图案沿着所述数据线延伸。
进一步地，所述在所述基板上形成段差补偿图案包括：
通过一次构图工艺采用栅金属层形成栅电极、栅线和所述段差补偿图案。
进一步地，所述在所述基板上形成段差补偿图案包括：
通过一次构图工艺采用有源层形成有源层的图案和所述段差补偿图案。
本发明实施例还提供了一种显示装置，包括如上所述的阵列基板。其中，阵列基板的结构同上述实施例，在此不再赘述。另外，显示装置其他部分的结构可以参考现有技术，对此本文不再详细描述。该显示装置可以为：液晶面板、电子纸、液晶电视、液晶显示器、数码相框、手机、平板电脑等具有任何显示功能的产品或部件。
下面以第一区域为数据线所在区域为例，结合附图以及具体的实施例对本发明的阵列基板及其制作方法进行详细介绍：
图1是现有技术采用5次构图工艺制作的阵列基板的平面示意图，图2为图1所示阵列基板的A-B截面示意图，图3是现有技术采用5次构图工艺制作阵列基板的流程示意图，如图3所示，现有阵列基板的制作方法包括以下步骤：(1)提供一基板，并在基板上形成栅线和栅电极(未图示)；(2)在基板上沉积栅绝缘层；(3)在基板上沉积有源层和源漏金属层；(4)利用半色调掩膜板进行构图，形成沟道图案和源电极、漏电极；(5)在基板上形成像素电极；(6)在基板上沉积钝化层；(7)在基板上形成公共电极；(8)在基板上形成取向层。其中，本发明所述的构图工艺包括：镀膜→PR(Photo Resist，光阻)胶涂布→利用Mask(掩膜板)进行曝光→显影→刻蚀→剥离PR胶等步骤。
现有采用5次构图工艺制作阵列基板的工艺中，由于没有采用单独的构图工艺来制作有源层的图案，因此除沟道区域外，源漏金属层的下方均存在有源层，如图2所示，在有效显示区域，由源漏金属层形成的数据线下方是有有源层存在的，数据线与有源层的交叠导致数据线处的膜层高度与相邻区域的膜层高度差距比较大，对于取向层(即聚酰亚胺液)所覆盖的膜层数，图2中的1，2，3，4处的膜层数目依次是4，3，4，6，可以看到，在数据线边缘，即3，4处的膜层数从4直接跳变为6，这样的段差，会使得数据线边缘附近的聚酰亚胺液在进行摩擦工艺时，不容易全部摩擦到，从而导致液晶排布紊乱，即液晶分子的起始排布方向不受控制，在有电场存在的时候，一旦此处没有BM的覆盖，就有发生漏光的风险。然而，如果增大BM的宽度，就又会降低像素的开口率。近年来，出现了光配向(Photo Alignment)技术，可以不使用摩擦聚酰亚胺液的工艺来使液晶分子排布有序，该技术从理论上讲可以解决上述漏光风险，然而，这种技术工序繁琐，需要对现有工艺进行设备改造，还会引起残像(ImageSticking)等其他不良。
为了解决上述问题，本发明的阵列基板在基板上设置有段差补偿图案，在垂直于基板的方向上该段差补偿图案与数据线以及数据线相邻区域均存在重叠，这样可以在数据线边缘处形成台阶结构，减小取向层覆盖区域的段差，从而在进行摩擦工艺时，增大聚酰亚胺液被摩擦到的范围，在不降低像素开口率的情况下，降低漏光风险。
实施例一：
本实施例是采用栅金属层来形成段差补偿图案，通过一次构图工艺同时形成栅电极、栅线和段差补偿图案。
图4为本实施例阵列基板的平面示意图，图5为图4所示阵列基板的A-B截面示意图，从图4和图5中可以看到，在数据线的边缘下方设置有由栅金属层形成的段差补偿图案，图5中1，2，3，4，5处取向层17下的膜层数依次为4，3，4，5，6，可以看出，正是因为有段差补偿图案的存在，使得膜层的段差不再像图2那样，从4直接跳到6，在数据线边缘处形成了台阶结构，该段差补偿图案是和栅电极、栅线一同形成的，但不起栅电极或栅线的作用。
图6为本实施例阵列基板的制作方法的流程示意图，如图6所示，本实施例的阵列基板的制作方法包括以下步骤：
步骤a1：如图6(1)所示，提供一基板，该基板可为玻璃基板或石英基板。具体地，可以采用溅射或热蒸发的方法在基板上沉积一层栅金属层，栅金属层可以是Cu，Mo，Cr，Nd，Ni，Mn，Ti，W等金属以及这些金属的合金，栅金属层可以为单层结构或者多层结构，多层结构比如Cu\Mo,Ti\Cu\Ti等。在栅金属层上涂覆一层光刻胶，采用掩膜板对光刻胶进行曝光，使光刻胶形成光刻胶未保留区域和光刻胶保留区域，其中，光刻胶保留区域对应于栅电极、栅线和段差补偿图案所在区域，光刻胶未保留区域对应于上述图形以外的区域；进行显影处理，光刻胶未保留区域的光刻胶被完全去除，光刻胶保留区域的光刻胶厚度保持不变；通过刻蚀工艺完全刻蚀掉光刻胶未保留区域的栅金属薄膜，剥离剩余的光刻胶，形成栅电极、栅线和段差补偿图案20，段差补偿图案20设置在数据线的正下方，可以使数据线边缘在垂直于基板的方向上的投影落入段差补偿图案20中，也可以使整个数据线在垂直于基板的方向上的投影上落入段差补偿图案20中。
步骤a2：如图6(2)所示，在基板上形成栅绝缘层，具体地，可以采用等离子体增强化学气相沉积(PECVD)方法，在完成步骤a1的基板上沉积栅绝缘层，其中，栅绝缘层材料可以选用氧化物、氮化物或者氮氧化物，栅绝缘层可以为单层、双层或多层结构。具体地，栅绝缘层可以是SiNx，SiOx或Si(ON)x。
步骤a3：如图6(3)所示，在基板上依次沉积有源层和源漏金属层，具体地，可以在完成步骤a2的基板上采用磁控溅射、热蒸发或其它成膜方法沉积一层半导体层，再采用磁控溅射、热蒸发或其它成膜方法沉积一层源漏金属层，源漏金属层可以是Cu，Mo，Cr，Nd，Ni，Mn，Ti，W等金属以及这些金属的合金。源漏金属层可以是单层结构或者多层结构，多层结构比如Cu\Mo，Ti\Cu\Ti等。
步骤a4：如图6(4)所示，具体地，在源漏金属层上涂覆一层光刻胶，采用半色调掩膜板对光刻胶进行曝光，形成沟道图案、数据线、源电极和漏电极，其中，数据线下方保留有有源层。数据线边缘在垂直于基板的方向上的投影落入段差补偿图案20中，通过段差补偿图案20可以在数据线边缘形成台阶结构。
步骤a5：如图6(5)所示，在完成步骤a4的基板上采用磁控溅射、热蒸发或其它成膜方法沉积透明导电层，透明导电层可以是ITO或IZO。在透明导电层上涂敷一层光刻胶；采用掩膜板对光刻胶进行曝光，使光刻胶形成光刻胶未保留区域和光刻胶保留区域，其中，光刻胶保留区域对应于像素电极的图形，光刻胶未保留区域对应于上述图形以外的区域；进行显影处理，光刻胶未保留区域的光刻胶被完全去除，光刻胶保留区域的光刻胶厚度保持不变；通过刻蚀工艺完全刻蚀掉光刻胶未保留区域的透明导电层，剥离剩余的光刻胶，形成像素电极。
步骤a6：如图6(6)所示，在完成步骤a5的基板上采用磁控溅射、热蒸发、PECVD或其它成膜方法沉积一层钝化层材料，其中，钝化层材料可以选用氧化物、氮化物或氮氧化物，具体地，钝化层可以是SiNx，SiOx或Si(ON)x。钝化层可以是单层结构，也可以是采用氮化硅和氧化硅构成的两层结构。
步骤a7：如图6(7)所示，在完成步骤a6的基板上采用磁控溅射、热蒸发或其它成膜方法沉积透明导电层，透明导电层可以是ITO或IZO。在透明导电层上涂敷一层光刻胶；采用掩膜板对光刻胶进行曝光，使光刻胶形成光刻胶未保留区域和光刻胶保留区域，其中，光刻胶保留区域对应于公共电极的图形，光刻胶未保留区域对应于上述图形以外的区域；进行显影处理，光刻胶未保留区域的光刻胶被完全去除，光刻胶保留区域的光刻胶厚度保持不变；通过刻蚀工艺完全刻蚀掉光刻胶未保留区域的透明导电层，剥离剩余的光刻胶，形成公共电极，公共电极与像素电极之间的电场驱动液晶分子旋转。
步骤a8：如图6(8)所示，在完成步骤a7的基板上沉积一层PI(聚酰亚胺)液，形成取向层17。
本实施例在基板上利用栅金属层形成段差补偿图案，数据线的边缘在垂直于基板的方向上的投影完全落入段差补偿图案中，这样在阵列基板上数据线的边缘处能够形成台阶结构，减小阵列基板上数据线处与相邻区域的段差，从而减小聚酰亚胺液覆盖区域的段差，在进行摩擦工艺时，增大聚酰亚胺液被摩擦到的范围，在不降低像素开口率的情况下，降低漏光风险。
实施例二：
本实施例是采用有源层来形成段差补偿图案，通过一次构图工艺同时形成有源层的图案和段差补偿图案。
图7为本实施例阵列基板的平面示意图，图8为图7所示阵列基板的A-B截面示意图，从图7和图8中可以看到，在数据线的边缘下方设置有由有源层形成的段差补偿图案，图8中1，2，3，4，5处取向层17下的膜层数依次为4，3，4，5，6，可以看出，正是因为有段差补偿图案的存在，使得膜层的段差不再像图2那样，从4直接跳到6，在数据线边缘处形成了台阶结构。
图9为本实施例阵列基板的制作方法的流程示意图，如图9所示，本实施例的阵列基板的制作方法包括以下步骤：
步骤b1：如图9(1)所示，提供一基板，该基板可为玻璃基板或石英基板。具体地，可以采用溅射或热蒸发的方法在基板上沉积一层栅金属层，栅金属层可以是Cu，Mo，Cr，Nd，Ni，Mn，Ti，W等金属以及这些金属的合金，栅金属层可以为单层结构或者多层结构，多层结构比如Cu\Mo,Ti\Cu\Ti等。在栅金属层上涂覆一层光刻胶，采用掩膜板对光刻胶进行曝光，使光刻胶形成光刻胶未保留区域和光刻胶保留区域，其中，光刻胶保留区域对应于栅电极、栅线所在区域，光刻胶未保留区域对应于上述图形以外的区域；进行显影处理，光刻胶未保留区域的光刻胶被完全去除，光刻胶保留区域的光刻胶厚度保持不变；通过刻蚀工艺完全刻蚀掉光刻胶未保留区域的栅金属薄膜，剥离剩余的光刻胶，形成栅电极、栅线。
步骤b2：如图9(2)所示，在基板上形成栅绝缘层，具体地，可以采用等离子体增强化学气相沉积(PECVD)方法，在完成步骤b1的基板上沉积栅绝缘层，其中，栅绝缘层材料可以选用氧化物、氮化物或者氮氧化物，栅绝缘层可以为单层、双层或多层结构。具体地，栅绝缘层可以是SiNx，SiOx或Si(ON)x。
步骤b3：如图9(3)所示，在基板上依次沉积有源层和源漏金属层，具体地，可以在完成步骤b2的基板上采用磁控溅射、热蒸发或其它成膜方法沉积一层半导体层，再采用磁控溅射、热蒸发或其它成膜方法沉积一层源漏金属层，源漏金属层可以是Cu，Mo，Cr，Nd，Ni，Mn，Ti，W等金属以及这些金属的合金。源漏金属层可以是单层结构或者多层结构，多层结构比如Cu\Mo，Ti\Cu\Ti等。
步骤b4：如图9(4)所示，具体地，在源漏金属层上涂覆一层光刻胶，采用半色调掩膜板对光刻胶进行曝光，形成沟道图案、数据线、源电极和漏电极，其中，数据线下方不但保留有有源层，还保留有由有源层形成的段差补偿图案20，数据线在垂直于基板的方向上的投影上落入段差补偿图案20，通过段差补偿图案20可以在数据线边缘形成台阶结构。
现有工艺采用半色调掩膜板形成沟道图案、源电极和漏电极，与现有工艺相比，本实施例还需要采用半色调掩膜板形成数据线。图10为本实施例利用有源层形成段差补偿图案的流程示意图，如图10所示，利用有源层形成段差补偿图案主要包括以下步骤：
(1)：如图10(1)所示，在有源层12和源漏金属层13上涂覆一层光刻胶19；
(2)：如图10(2)所示，采用掩膜板对光刻胶进行曝光，使光刻胶形成光刻胶未保留区域、光刻胶部分保留区域和光刻胶完全保留区域，其中，光刻胶部分保留区域对应于段差补偿图案所在区域，光刻胶完全保留区域对应于数据线所在区域，光刻胶未保留区域对应于上述图形以外的区域；进行显影处理，光刻胶未保留区域的光刻胶被完全去除，光刻胶完全保留区域的光刻胶厚度保持不变，光刻胶部分保留区域保留有较薄的一层光刻胶；
(3)如图10(3)所示，通过刻蚀工艺完全刻蚀掉光刻胶未保留区域的源漏金属层和有源层；
(4)如图10(4)所示，灰化掉光刻胶部分保留区域的光刻胶；
(5)如图10(5)所示，通过刻蚀工艺完全刻蚀掉光刻胶部分保留区域的源漏金属层；
(6)如图10(6)所示，剥离光刻胶完全保留区域的光刻胶，形成数据线。
可以看出，除沟道区域外，在需要形成台阶结构的地方也使用半色调掩膜板进行曝光，通过两次刻蚀形成所需要的台阶结构。
步骤b5：如图9(5)所示，在完成步骤b4的基板上采用磁控溅射、热蒸发或其它成膜方法沉积透明导电层，透明导电层可以是ITO或IZO。在透明导电层上涂敷一层光刻胶；采用掩膜板对光刻胶进行曝光，使光刻胶形成光刻胶未保留区域和光刻胶保留区域，其中，光刻胶保留区域对应于像素电极的图形，光刻胶未保留区域对应于上述图形以外的区域；进行显影处理，光刻胶未保留区域的光刻胶被完全去除，光刻胶保留区域的光刻胶厚度保持不变；通过刻蚀工艺完全刻蚀掉光刻胶未保留区域的透明导电层，剥离剩余的光刻胶，形成像素电极。
步骤b6：如图9(6)所示，在完成步骤b5的基板上采用磁控溅射、热蒸发、PECVD或其它成膜方法沉积一层钝化层材料，其中，钝化层材料可以选用氧化物、氮化物或氮氧化物，具体地，钝化层可以是SiNx，SiOx或Si(ON)x。钝化层可以是单层结构，也可以是采用氮化硅和氧化硅构成的两层结构。
步骤b7：如图9(7)所示，在完成步骤b6的基板上采用磁控溅射、热蒸发或其它成膜方法沉积透明导电层，透明导电层可以是ITO或IZO。在透明导电层上涂敷一层光刻胶；采用掩膜板对光刻胶进行曝光，使光刻胶形成光刻胶未保留区域和光刻胶保留区域，其中，光刻胶保留区域对应于公共电极的图形，光刻胶未保留区域对应于上述图形以外的区域；进行显影处理，光刻胶未保留区域的光刻胶被完全去除，光刻胶保留区域的光刻胶厚度保持不变；通过刻蚀工艺完全刻蚀掉光刻胶未保留区域的透明导电层，剥离剩余的光刻胶，形成公共电极，公共电极与像素电极之间的电场驱动液晶分子旋转。
步骤b8：如图9(8)所示，在完成步骤b7的基板上沉积一层PI(聚酰亚胺)液，形成取向层17。
本实施例在基板上利用有源层形成段差补偿图案，数据线在垂直于基板的方向上的投影完全落入段差补偿图案中，这样在阵列基板上数据线的边缘处能够形成台阶结构，减小阵列基板上数据线处与相邻区域的段差，从而减小聚酰亚胺液覆盖区域的段差，在进行摩擦工艺时，增大聚酰亚胺液被摩擦到的范围，在不降低像素开口率的情况下，降低漏光风险。
上述实施例以栅金属层或有源层形成段差补偿图案来介绍本发明的技术方案，但本发明并不局限于采用栅金属层或有源层形成段差补偿图案，本发明的技术方案还可以利用形成公共电极的透明导电层在数据线的正上方形成段差补偿图案。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (9)
1.一种阵列基板，包括基板以及位于所述基板上相邻的第一区域和第二区域，所述第一区域和第二区域的段差超过阈值，其特征在于，所述基板上设置有段差补偿图案，在垂直于基板的方向上所述段差补偿图案与所述第一区域以及第二区域均存在重叠，且所述段差补偿图案不超出所述第一区域和所述第二区域，其中，所述第一区域为数据线所在区域，所述第二区域为数据线相邻区域；所述段差补偿图案为采用栅金属层形成。
2.根据权利要求1所述的阵列基板，其特征在于，在平行于基板的方向上所述段差补偿图案沿着所述数据线延伸。
3.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板具体包括：
基板；
位于所述基板上由栅金属层形成的栅电极、栅线和所述段差补偿图案；
位于所述栅电极、栅线和段差补偿图案上的栅绝缘层；
位于所述栅绝缘层上的有源层的图案；
位于所述有源层的图案上由源漏金属层形成的源电极、漏电极和所述数据线；
位于像素电极、源电极、漏电极和数据线上的钝化层；
位于所述钝化层上的公共电极；
位于所述公共电极上的取向层。
4.根据权利要求1或2所述的阵列基板，其特征在于，所述段差补偿图案为采用有源层形成。
5.根据权利要求4所述的阵列基板，其特征在于，所述阵列基板具体包括：
基板；
位于所述基板上由栅金属层形成的栅电极和栅线；
位于所述栅电极、栅线上的栅绝缘层；
位于所述栅绝缘层上的有源层的图案和由所述有源层形成的所述段差补偿图案；
位于所述有源层的图案和所述段差补偿图案上由源漏金属层形成的源电极、漏电极和所述数据线；
位于像素电极、源电极、漏电极和数据线上的钝化层；
位于所述钝化层上的公共电极；
位于所述公共电极上的取向层。
6.一种显示装置，其特征在于，包括如权利要求1～5中任一项所述的阵列基板。
7.一种阵列基板的制作方法，所述阵列基板包括基板以及位于所述基板上相邻的第一区域和第二区域，所述第一区域和第二区域的段差超过阈值，其特征在于，所述制作方法包括：
在所述基板上形成段差补偿图案，其中，在垂直于基板的方向上所述段差补偿图案与所述第一区域以及第二区域均存在重叠，且所述段差补偿图案不超出所述第一区域和所述第二区域；
其中，所述第一区域为数据线所在区域，所述第二区域为数据线相邻区域；
所述在所述基板上形成段差补偿图案包括：
通过一次构图工艺采用栅金属层形成栅电极、栅线和所述段差补偿图案。
8.根据权利要求7所述的阵列基板的制作方法，其特征在于，所述在所述基板上形成段差补偿图案包括：
在所述基板上形成所述段差补偿图案，其中，在平行于基板的方向上所述段差补偿图案沿着所述数据线延伸。
9.根据权利要求7或8所述的阵列基板的制作方法，其特征在于，所述在所述基板上形成段差补偿图案包括：
通过一次构图工艺采用有源层形成有源层的图案和所述段差补偿图案。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410273389.7A CN104078470B (zh) | 2014-06-18 | 2014-06-18 | 阵列基板及其制作方法、显示装置 |
| US14/525,625 US9721974B2 (en) | 2014-06-18 | 2014-10-28 | Array substrate and method for manufacturing the same, and display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410273389.7A CN104078470B (zh) | 2014-06-18 | 2014-06-18 | 阵列基板及其制作方法、显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104078470A CN104078470A (zh) | 2014-10-01 |
| CN104078470B true CN104078470B (zh) | 2017-02-15 |
Family
ID=51599641
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410273389.7A Active CN104078470B (zh) | 2014-06-18 | 2014-06-18 | 阵列基板及其制作方法、显示装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9721974B2 (zh) |
| CN (1) | CN104078470B (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104617041B (zh) * | 2015-02-05 | 2018-06-26 | 京东方科技集团股份有限公司 | 一种图形制作方法、阵列基板及显示装置 |
| CN105094479B (zh) * | 2015-06-30 | 2018-05-01 | 京东方科技集团股份有限公司 | 触控显示面板、制备方法、驱动方法及显示装置 |
| CN105589261B (zh) | 2016-03-17 | 2019-06-25 | 京东方科技集团股份有限公司 | 显示基板及其制作方法、液晶显示装置 |
| CN106935599B (zh) * | 2017-05-12 | 2020-05-26 | 京东方科技集团股份有限公司 | 一种显示基板的制作方法、显示基板及显示装置 |
| EP3828624A4 (en) * | 2018-09-12 | 2021-08-11 | Huawei Technologies Co., Ltd. | LIQUID CRYSTAL DISPLAY PANEL, LIQUID CRYSTAL DISPLAY SCREEN, AND ELECTRONIC DEVICE |
| EP4064357A4 (en) * | 2019-11-21 | 2022-11-30 | BOE Technology Group Co., Ltd. | DISPLAY PANEL AND METHOD OF MANUFACTURING THEREOF, AND DISPLAY DEVICE |
| CN111223907B (zh) * | 2020-01-16 | 2022-09-23 | 合肥鑫晟光电科技有限公司 | 一种阵列基板及其制作方法、显示装置 |
| CN111697008B (zh) * | 2020-06-22 | 2023-07-14 | 成都京东方显示科技有限公司 | 阵列基板及阵列基板制作方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3596471B2 (ja) * | 2000-03-27 | 2004-12-02 | セイコーエプソン株式会社 | 電気光学装置、その製造方法および電子機器 |
| KR100955382B1 (ko) * | 2004-12-31 | 2010-04-29 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
| KR101256545B1 (ko) * | 2009-08-05 | 2013-04-19 | 엘지디스플레이 주식회사 | 횡전계 모드 반사투과형 액정표시장치 |
| KR101648934B1 (ko) * | 2009-10-09 | 2016-08-17 | 엘지디스플레이 주식회사 | 액정표시장치 |
| CN103713437B (zh) * | 2013-12-16 | 2016-03-09 | 合肥京东方光电科技有限公司 | 一种阵列基板、其制作方法、液晶显示屏及显示装置 |
-
2014
- 2014-06-18 CN CN201410273389.7A patent/CN104078470B/zh active Active
- 2014-10-28 US US14/525,625 patent/US9721974B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN104078470A (zh) | 2014-10-01 |
| US9721974B2 (en) | 2017-08-01 |
| US20150372014A1 (en) | 2015-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104078470B (zh) | 阵列基板及其制作方法、显示装置 | |
| CN103779360B (zh) | 显示基板及其制作方法、显示装置 | |
| CN101526707B (zh) | Tft-lcd阵列基板制造方法 | |
| US10502994B2 (en) | Color filter on array substrate and fabricating method thereof as well as a display device | |
| CN103295970B (zh) | 阵列基板、其制造方法及显示装置 | |
| CN105957867B (zh) | 阵列基板母板及其制作方法、显示装置 | |
| CN102709234B (zh) | 薄膜晶体管阵列基板及其制造方法和电子器件 | |
| CN105070684B (zh) | 阵列基板的制备方法、阵列基板及显示装置 | |
| US10651204B2 (en) | Array substrate, its manufacturing method and display device | |
| CN103412450A (zh) | 阵列基板及其制作方法和显示装置 | |
| CN105070727B (zh) | 一种薄膜晶体管阵列基板、其制作方法及显示装置 | |
| CN102629577A (zh) | 一种tft阵列基板及其制造方法和显示装置 | |
| CN103762199B (zh) | 一种液晶显示器的阵列基板的制造方法 | |
| CN103454798B (zh) | 阵列基板及其制作方法、显示装置 | |
| CN103309105B (zh) | 阵列基板及其制备方法、显示装置 | |
| CN104934443A (zh) | 阵列基板及其制造方法、显示装置 | |
| WO2016029601A1 (zh) | 阵列基板及其制备方法、显示装置 | |
| CN204101855U (zh) | 阵列基板、显示面板及显示装置 | |
| CN101825815A (zh) | Tft-lcd阵列基板及其制造方法 | |
| CN106298646B (zh) | Tft基板的制作方法 | |
| CN105204223A (zh) | 一种基板的制作方法、基板和显示装置 | |
| CN103048840B (zh) | 阵列基板及其制作方法、液晶显示面板和显示装置 | |
| CN106847757B (zh) | 一种显示基板及其制作方法、显示装置 | |
| CN103700670B (zh) | 阵列基板及其制作方法、显示装置 | |
| CN103413782A (zh) | 一种阵列基板及其制作方法和显示面板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |