Nothing Special   »   [go: up one dir, main page]

CN104063290B - 处理超时的系统、方法和装置 - Google Patents

处理超时的系统、方法和装置 Download PDF

Info

Publication number
CN104063290B
CN104063290B CN201410257505.6A CN201410257505A CN104063290B CN 104063290 B CN104063290 B CN 104063290B CN 201410257505 A CN201410257505 A CN 201410257505A CN 104063290 B CN104063290 B CN 104063290B
Authority
CN
China
Prior art keywords
state
equipment
logic unit
ltssm
known state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410257505.6A
Other languages
English (en)
Other versions
CN104063290A (zh
Inventor
M·韦格
S·W·利姆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Priority to CN201810044405.3A priority Critical patent/CN108089940B/zh
Publication of CN104063290A publication Critical patent/CN104063290A/zh
Application granted granted Critical
Publication of CN104063290B publication Critical patent/CN104063290B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L65/00—Network arrangements, protocols or services for supporting real-time applications in data packet communication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3293—Power saving characterised by the action undertaken by switching to a less power-consuming processor, e.g. sub-CPU
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0745—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in an input/output transactions management context
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4295—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using an embedded synchronisation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Multimedia (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Information Transfer Systems (AREA)

Abstract

描述了在链路状态训练序列中用于处理超时的系统、装置和方法。经受链路状态训练的端口的所有模块在进入最低功率状态之前被置为中间状态。

Description

处理超时的系统、方法和装置
技术领域
本发明的实施例涉及设备间的互连领域。
背景技术
移动设备面临其每个功能带宽增长的需求，以及集成在系统中功能的数量增长。这需要宽的带宽、提供能吸引多个应用的充分灵活性的低引脚计数(串行)和高能效(网络)接口，但这也可以用一个物理层技术覆盖。移动行业处理器接口联盟(MIPI)定义了若干高速串行链路标准。
MIPI的M-PHY(为移动平台开发的物理层技术)提供了两种传输模式：低速和高速，各支持多个变速档，还可支持若干省电状态：用于高速模式的STALL，用于低速模式的SLEEP，以及HIBERN8。STALL和SLEEP优化为在其各传输模式下快速唤醒，而HIBERN8是超低功率模式，具有更长的唤醒时间。M-PHY还定义为支持光链路。
附图说明
在所附附图中用示例的方式而不是用限制的方式描述本发明，其中相同的参考符号表示相同元件。应该指出的是，本公开中引用的不同的“一”或“一个”实施例并不一定指相同的实施例，该引用表示至少一个。此外，当结合一个实施例描述特定特征、结构或特性时，应该承认的是，无论是否明确描述，关于其他实施例而影响该特征、结构或特性都在本领域技术人员知识范围之内。
图1描述了示例性的M-PHY链路。
图2描述了用于PCI-Express中的MIPI M-PHY的示例性适应。
图3描述了不同视图中的PCIe实现的实施例。
图4描述了用于M-PCIe的训练，所述M-PCIe负责M-PHY航道的多航道管理。以及
图5描述了处理超时错误的方法的实施例。
图6描述了包括高速外围部件互连快速(PCIe)兼容架构的计算系统的实施例。
图7描述了包括分层堆栈的PCIe兼容互连架构的实施例。
图8描述了在互连架构中生成或接收的PCIe兼容请求或分组的实施例。
图9描述了用于PCIe兼容互连架构的发送器和接收器对的实施例。
图10描述了低功率计算平台的实施例。
图11描述了在互连架构的不同物理层上发送的不同协议的实施例。
图12描述了计算系统的框图的实施例。
图13描述了计算系统的框图的另一个实施例。
具体实施方式
在如下描述中，提出了大量具体的细节。然而，应该理解的是，可以没有这些具体的细节而实现本发明的实施例。在其他示例中，为了不模糊对本说明书的理解，没有详细示出众所周知的电路、结构和技术。然而本领域技术人员应该认识到的是，可以没有这些具体的细节而实现本发明。用所包括的描述，本领域技术人员无需过度的实验就能够实现适当的功能。
在说明书中引用的“一个实施例”、“一实施例”、“一示例性实施例”等，表示所述实施例包括特定的特征、结构或特性，但是，每个实施例可以不必要的包括特定的特征、结构或特性。此外，所述术语不一定指相同的实施例。进一步的，当结合一个实施例描述了特定的特征、结构或特性时，应该指出的是，无论是否明确描述，结合其他实施例而实施所述特征、结构或特性也属于本领域技术人员知识范围之内。在如下描述和权利要求中，使用了术语“耦合”和“连接”以及其等同物。应该理解的是，所述术语不旨在作为彼此的同义词。“耦合”用于表示两个或多个元件直接物理或电气的彼此接触或不接触、彼此协作或交互。“连接”用于表示在两个或多个彼此耦合的元件之间建立通信。一个互连结构架构包括外围部件互连(PCI)快速(PCIe)架构。PCIe的首要目的是使得来自不同厂商的部件和设备跨多个细分市场而在开放结构中协作；客户端(桌面和移动)，服务器(标准和企业)，以及嵌入式和通信设备。PCI快速是为各种各样未来的计算和通信平台定义的高性能的通用I/O互连。已经通过其修订维护了某些PCI属性，例如其使用率模型、负载存储架构、以及软件接口，然而从前的并行总线实现已经被高度可扩展的完全串行接口所替代。较新版本的PCI快速利用点对点互连，基于交换机技术，以及分组协议来传递新级别的性能和特性。PCI快速所支持的一些高级特征包括功率管理、服务质量(QoS)，支持热插/热拔、数据完整性、以及差错处理。
参考图6，示出了包括互连一组部件的点到点链路的结构的实施例。系统600包括处理器605和耦合到控制器中心615的系统存储器610。处理器605包括任何处理元件，例如微处理器、主机处理器、嵌入式处理器、协同处理器、或其他处理器。处理器605通过前侧总线(FSB)606耦合到控制器中心615。在一个实施例中，FSB 606是如下所述的串行点到点互连。在另一个实施例中，链路606包括与不同的互连标准兼容的串行、差别互连架构。
系统存储器610包括任何存储设备，例如随机存取存储器(RAM)、非易失性(NV)存储器、或系统600中设备可访问的其他存储器。系统存储器610通过存储器接口616耦合到控制器中心615。存储器接口的示例包括双数据率(DDR)存储器接口、双信道DDR存储器接口、以及动态RAM(DRAM)存储器接口。
在一个实施例中，控制器中心615是外部设备互连快速(PCIe或PCIE)互连层次结构中的根中心、根联合体、或根控制器。控制器中心615的示例包括芯片组、存储控制器中心(MCH)、北桥、互连控制器中心(ICH)、南桥、以及根控制器/中心。通常术语“芯片组”指的是两个物理上独立的控制器中心，即耦合到互连控制器中心(ICH)的存储控制器中心(MCH)。注意，以如下所述同样的方式，当前的系统通常包括与处理器605集成的MCH，而控制器615和I/O设备通信。在某些实施例中，通过根联合体615可选地支持对等路由。
此处，控制器中心615通过串行链路619耦合到交换机/桥620。输入/输出逻辑617和621，还可以称作接口/端口617和621，包括/实现了分层协议栈，用于在控制器中心615和交换机620之间提供通信。在一个实施例中，多个设备能耦合到交换机620。
交换机/桥620将分组/消息从设备625上行路由到控制器中心615，即层次结构向上朝向根联合体，以及从处理器605或系统存储器610下行路由到设备625，即层次结构向下远离根控制器。在一个实施例中，交换机620指的是多个虚拟PCI到PCI桥设备的逻辑组件。设备625包括耦合到电子系统的任何内部或外部设备或部件，例如I/O设备、网络接口控制器(NIC)、插入卡、音频处理器、网络处理器、硬盘驱动器、存储设备、CD/DVD ROM、监视器、打印机、鼠标、键盘、路由器、便携式存储设备、固件设备、通用串行总线(USB)设备、扫描仪、和其他输入/输出设备。通常在PCIe行业术语中，例如设备指的是端点。虽然没有具体示出，但设备625可包括PCIe到PCI/PCI-X的桥，用于支持传统或其他版本的PCI设备。PCIe中的端点设备通常被分类为传统、PCIe、或根联合体集成端点。
图形加速器630还通过串行链路632耦合到控制器中心615。在一个实施例中，图形加速器630耦合到MCH，MCH耦合到ICH。交换机620以及相应地I/O设备625随后耦合到ICH。I/O逻辑631和618还实现了分层协议栈，用于在图形加速器630和控制器中心615之间通信。和如上讨论的MCH相同，图形控制器或图形加速器630本身可集成在处理器605中。
返回图7，示出了分层协议栈的实施例。分层协议栈700包括任何形式的分层通信栈，例如快速路径互连(QPI)栈、PCIe栈、下一代高性能计算互连栈、或其他分层栈。虽然参考图6-9的紧随其后的讨论是关于PCIe栈，但相同的原理还可以用于其他互连栈。在一个实施例中，协议栈700是PCIe协议栈，包括事务层705、链路层710、以及物理层720。图1中的接口，例如接口617、618、621、622、626和631，可表示为通信协议栈700。通信协议栈的表示还可以指实现/包括协议栈的逻辑或接口。
PCI快速使用分组在部件之间传输信息。在事务层705和数据链路层710中形成分组，用于携带从发送部件到接收部件的信息。随着发送的分组流通过其他层，用在这些层处理分组所必须的额外信息来扩充它们。在接收侧，进行相反的进程，分组从其物理层720表示转换为数据链路层710表示，最终(为事务层分组)转换为能由接收设备的事务层705处理的形式。
事物层
在一个实施例中，事务层705在设备处理核心和互连架构之间提供接口，例如数据链路层710和物理层720。就这一点而言，事务层705的首要责任是装配和分解分组(即事务层分组，或TLP)。事务层705通常管理TLP的基于信用的流控制。PCIe实现拆分事务，即具有时间分离的请求和响应的事务，使得在目标设备收集用于响应的数据的同时，链路能携带其他流量。
此外PCIe使用基于信用的流控制。在该方案中，设备在事务层705中对每个接收缓存通告信用的初始量。在链路对端的外部设备，例如图1中的控制器中心115，计数每个TLP消费的信用量。如果事务不超过信用限制，则发送事务。一旦接收到响应，就恢复信用量。信用方案的一个优点是，如果遭遇信用限制，信用返回的延时不影响性能。
在一个实施例中，四个事务地址空间包括配置地址空间、存储器地址空间、输入/输出地址空间、以及消息地址空间。存储器空间事务包括从/向存储器映射位置传输数据的一个或多个读请求和写请求。在一个实施例中，存储器空间事务能够使用两种不同的地址格式，例如短地址格式，如32比特地址，或长地址格式，如64比特地址。配置空间事务用于访问PCIe设备的配置空间。到配置空间的事务包括读请求和写请求。消息空间事务(或简称消息)被定义为支持PCIe代理之间的带内通信。
因此，在一个实施例中，事务层705装配分组报头/有效负载706。可以在PCIe规范网站中的PCIe规范中找到当前分组报头/有效负载的格式。
快速参考图8，示出了PCIe事务描述符的实施例。在一个实施例中，事务描述符800是携带事务信息的机制。就这一点而言，事务描述符800支持系统中事务的标识。其他可能的用处包括追踪缺省事务顺序的修改和使事务与信道相关联。
事务描述符800包括全局标识符字段802、属性字段804和信道标识符字段806。在所述示例中，全局标识符字段802描述为包括局部事务标识符字段808和源标识符字段810。在一个实施例中，全局事务标识符802对所有的未处理请求是唯一的。
根据一个实现，局部事务标识符字段808是请求代理所生成的字段，其对要求对该请求代理的完成的所有的未处理请求是唯一的。此外，在该示例中，源标识符810在PCIe层次中唯一地识别请求者代理。因此，和源ID 810一起，局部事务标识符808字段在层次域中提供事务的全局标识。
属性字段804指定事务的特性和关系。就这点而言，属性字段804可能用于提供允许修改事务的缺省处理的附加信息。在一个实施例中，属性字段804包括优先级字段812、预留字段814、排序字段816、以及非监听字段818。此处，优先级子字段812可以由启动器修改，以为事务分配优先级。预留属性字段814是为将来或厂商定义的用途预留的。使用优先级或安全属性的可能的使用模型可以用预留的属性字段实现。
在该示例中，排序属性字段816用于提供可选的信息，传送可以修改缺省排序规则的排序的类型。根据一个示例性的实现，排序属性“0”表示应用的缺省排序规则，其中排序属性“1”表示松散排序，其中写可以在同一方向通过写，而读完成可以在同一方向上通过写。监听属性字段818用于确定事务是否被监听。如所示出的，信道ID字段806标识和事务相关联的信道。
链路层
链路层710，也称作数据链路层710，作为事务层705和物理层720之间的中间阶段。在一个实施例中，数据链路层710的职责是提供在链路的两个部件之间交换事务层分组(TLP)的可靠机制。数据链路层710的一侧接收事务层705装配的TLP，应用分组序列标识符711，即识别数或分组数，计算和应用差错检测码，即CRC 712，并向物理层720提交修改后的TLP用于跨物理层向外部设备传输。
物理层
在一个实施例中，物理层720包括逻辑子块721和电气子块722，用于物理地将分组发送到外部设备。此处，逻辑子块721负责物理层721的“数字”功能。就这点而言，所述逻辑子块包括发送部分，用于准备物理子块722发送的输出信息，以及接收机部分，用于在将接收到的信息传送到链路层710之前识别和准备接收到的信息。
物理块722包括发送机和接收机。逻辑子块721给所述发送机提供符号，所述发送机将符号串行化并发送到外部设备。从外部设备为所述接收机提供串行化的符号，并将接收到的信号转换为比特流。将所述比特流去串行化并提供给逻辑子块721。在一个实施例中，采用8b/10b传输码，其中发送/接收十比特符号。此处，使用特殊的符号以用帧723构造分组。此外，在一个示例中，接收机还提供从输入的串行流恢复的符号时钟。
正如上面指出的，虽然参考PCIe协议栈的具体实施例讨论事务层705、链路层710、以及物理层720，但分层协议栈并不得以限制。事实上，可以包括/实施任何的分层协议。例如，表示为分层协议的端口/接口包括：(1)装配分组的第一层，即事务层；序列化分组的第二层，即链路层；以及发送分组的第三层，即物理层。作为具体的示例，使用通用标准接口(CSI)分层协议。
下一步参考图9，示出了PCIe串行点到点结构的实施例。虽然示出了PCIe串行点到点链路的实施例，但串行点到点链路并不受限于此，由于其包括发送串行数据的任何传输路径。在示出的实施例中，基本PCIe链路包括两个低电压差别驱动的信号对；发送对906/911和接收对912/907。由此，设备905包括向设备910发送数据的发送逻辑906，以及从设备910接收数据的接收逻辑907。换言之，PCIe链路中包括两个发送路径，即路径916和917，以及两个接收路径，即路径918和919。
发送路径指用于发送数据的任何路径，例如传输线路、铜线路、光线路、无线通信信道、红外通信链路、或其他通信路径。两个设备(例如设备905和910)之间的连接指链路，例如链路415。链路支持一个航道，每个航道表示一组差分信号对(一对用于发送，一对用于接收)。为了扩展带宽，链路聚合了用xN表示的多个航道，其中N是任何支持的链路带宽，例如1、2、4、8、12、16、32、64或更宽。
差分对指发送差分信号的两个传输路径，例如路线416和417。作为一个示例，当航道416从低电压等级切换到高电压等级时，即上升沿，航道417从高逻辑等级切换到低逻辑等级，即下降沿。差分信号可能表现出更好的电气特性，例如更好的信号完整性，即交叉耦合，电压过冲/下冲，瞬变等。这使得有更好的时间窗口，能实现更快的传输频率。
参考图10，示出了低功率计算平台的实施例。在一个实施例中，低功率计算平台1000包括用户设备(UE)。在某些实施例中，UE指能用于通信的设备，例如具有语音通信功能的设备。UE的示例包括电话、智能电话、平板电脑、超轻型笔记本、和低功率笔记本。然而，低功率计算平台还指获取低功率操作点的任何其他的平台，例如平板电脑、低功率笔记本、超轻超薄型笔记本、微服务器型服务器、低功率台式机、发送设备、接收设备，或任何其他已知的或可用的计算平台。示出的平台描述了若干耦合多个不同设备的不同互连。如下提供了这些互连的示例性讨论，用于提供了实现和包括这里公开的装置和方法的选项。然而，低功率平台1000不需要包括或实现示出的互连或设备。此外，可以包括没有特定示出的其他设备和互连结构。
在图的中心开始，平台1000包括应用处理器1005。通常其包括低功率处理器，其可以是这里描述的或在工业中已知的处理器配置版本。作为一个示例，处理器1000实现为片上系统(SoC)。作为具体的图示示例，处理器1000包括基于架构核心TM的处理器，例如i3，i5，i7或另一个可从加利福尼亚的圣克拉拉的英特尔公司获得的处理器。然而，可以理解的是，其他低功率处理器，例如可从加利福尼亚桑尼韦尔的Advanced MicroDevices，Inc.(AMD)获得的，来自加利福尼亚桑尼韦尔的MIPS Technologies，Inc的基于MIPS的设计，来自ARM持股公司授权的基于ARM的设计，或其顾客，或其被许可者或采用者也可替换的出现在其他实施例中，例如苹果A5/A6处理器，高通Snapdragon处理器，或TI OMAP处理器。注意，作为来自这些公司的处理器和SoC技术，示出为与主机处理器1000分离的更多部件可以集成在SoC上。结果是，可以在“片上”使用类似的互连(和这里的发明)。
在一个实施例中，应用处理器1005运行操作系统、用户接口和应用。此处，应用处理器1005通常认出或关联于所述操作系统、用户接口和应用使用来指示处理器1005的操作/运行的指令集结构(ISA)。其还通常接入到传感器、摄像机、显示器、麦克风和大容量存储器。某些实现将时间关键电信相关的处理卸载到其他部件。
正如所示出的，主机处理器1005耦合到无线接口1030，例如WLAN、WiGig、WirelessHD或其他无线接口。这里，使用LLI、SSIC或UniPort兼容的互连来耦合主机处理器1005和无线接口1030。
LLI代表低时延接口。LLI通常使得存储器能在两个设备间共享。双向接口在两个设备之间传输存储器事务，并允许设备访问另一设备的本地存储器；这通常无需软件干预就可以完成，如同其是单个设备一样。在一个实施例中，LLI允许三种类别的流量，在链路上携带信号，降低GPIO计数。作为一个示例，LLI定义用于通信或或物理层(PHY)的分层协议栈，例如如下更详细描述的MPHY。
SSIC指超速晶片互连。SSIC使得能使用低功率物理层设计高速USB设备。作为一个示例，使用MPHY层，而为了更好的功率性能在MPHY上使用USB 3.0兼容协议和软件。
UniPro描述了具有物理层概念的分层协议栈，提供了用于互连范围广泛的设备和部件的通用、差错处理、高速解决方案；应用处理器、协同处理器、调制解调器、和外部设备，以及支持不同种类的数据流量，包括控制消息、批量数据传输和分组流。UniPro支持使用MPHY或DPHY。
其他接口还可以直接耦合到主机处理器1005，例如通过可以使用此处所述装置和方法的其它接口的调试器1090、网络1085、显示器1070、摄像机1075、以及存储设备1080。
调试接口1090和网络1085通过调试接口1091(例如PTI)或网络连接(例如在功能性网络连接1085上运行的调试接口)与应用处理器1005通信。
显示器1070包括一个或多个显示器。在一个实施例中，显示器1070包括具有能接收/感知触摸输入的一个或多个触摸传感器的显示器。此处，显示器1070通过显示器接口(DSI)1071耦合到应用处理器1005。DSI 1071定义了在主机处理器和外围设备之间的协议，其可以使用DPHY物理接口。通常采用像素格式和为视频格式和信令定义的命令集，例如显示器像素接口2(DPI-2)，以及控制显示器逻辑参数，例如通过显示器命令集(DCS)。作为示例，DSI 1071运行于约每条航道1.5Gb/s或6Gb/s。
在一个实施例中，摄像机1075包括用于静止图片、视频捕捉或这两者的图像传感器。在移动设备上前侧和后侧摄像机是常见的。可使用双摄像机来提供立体支持。根据描述，摄像机1075通过外围互连(例如CSI 1076)耦合到应用处理器1005。CSI 1076定义了在外围设备(例如摄像机、图像信号处理器)和主机处理器(例如，1005，基带，应用引擎)之间的接口。在一个实施例中，在DPHY上单向差分串行接口上和数据以及时钟信号一起进行图像数据传输。在一个实施例中，在独立的后向信道上进行外围部件的控制，例如摄像机控制。作为描述性的示例，CSI的速度可能在50Mbps-2Gbps的范围内，或此处的任何范围/值。
在一个示例中，存储设备1080包括应用处理器1005存储大量信息所用的非易失性存储器。所述存储器可以基于闪存技术或磁盘类型存储，例如硬盘。在此，1080通过通用闪存存储(UFS)互连1081耦合到处理器1005。在一个实施例中，UFS 1081包括为低功率计算平台(例如移动系统)定制的互连。作为示例，提供200和500MB/s之间的传输率(例如300MB/s)，使用排队特征来增加随机读/写速度。在一个实现中，UFS 1081使用MPHY物理层和协议层，例如UniPro。
调制解调器1010通常代表调制器/解调器。调制解调器1010通常提供到蜂窝网络的接口。它能够根据使用的通信标准而与不同网络类型和不同频率通信。在一个实施例中，同时支持语音和数据连接。调制解调器1010用任何已知的互连耦合到主机1005，例如LLI、SSIC、UniPro、移动高速等中的一个或多个。
在一个实施例中，使用控制总线来耦合控制或数据接口，例如无线1035、扬声器1040、麦克风1045。该总线的一个示例是SLIMbus；灵活的低功率多点接口能支持范围广泛的音频和控制解决方案。其他的示例包括PCM、I2S、I2C、SPI和UART。无线1035包括接口，例如两个设备之间的短距离通信标准(例如蓝牙或NFC)，能三角定位和/或定时的导航系统(例如GPS)，用于模拟或无线电广播的接收器(例如FM无线电)，或其他已知的无线接口或标准。扬声器1040包括能生成声音的任何设备，例如生成铃音或音乐的电子机械设备。可将多个扬声器用于立体声或多信道声音。通常将麦克风1045用于语音输入，例如在呼叫过程中讲话。
射频集成电路(RFIC)1015进行模拟处理，例如处理无线电信号，例如放大、混频、滤波以及数字转换。根据描述，RFIC 1015通过接口1012耦合到调制解调器1010。在一个实施例中，接口1012包括支持通信标准(例如LTE，3GPP，EGPRS，UMTS，HSPA+，以及TD-SCDMA)的双向高速接口(例如DigRF)。作为具体示例，DigRF使用基于M-PHY物理层的面向帧的协议。DigRF通常指友好、低延时、低功率的RF，其具有优化的引脚数，当前运行在每个航道1.5或3Gbps之间，并配置为多航道，例如4航道。
接口1061(例如RF控制接口)包括用于支持简单到复杂设备的柔性总线。作为具体示例，接口1061包括为控制RF前端部件而设计的灵活的双线串行总线。一个总线主控可以向多个设备写入和读取，例如放大RF信号的功率放大器1050，接收传感器输入的传感器，根据网络模式在RF信号路径之间切换的交换逻辑1060，以及补偿天线不良状况或增强带宽的天线调谐器1065。在一个实施例中，接口1061具有用于时间关键事件的群组触发功能和低EMI。
功率管理1020用于为移动设备1000中的所有不同部件提供功率管理的电压，例如减少电压或增加电压，以改善移动设备中部件的效率。在一个实施例中，其还控制和监控电池充电和剩余能量。还在功率管理1020和电池之间使用电池接口。作为图示示例，电池接口包括移动终端和智能/低成本电池之间的单线通信。
图11示出了用于此处讨论的一个或多个接口中的示例性协议栈的实施例。例如，互连可以包括提供电气/物理通信的物理层(PHY)，而更高等级的层，例如协议、事务、应用、或链路层，可以提供附加的通信功能。此处，MPHY 1150能用多个不同的协议层实现，例如DigRF 1155、UniPro 1160、LLI 1165、SSIC 1170(即USB 3协议)或PCIe 1175(即移动高速)。
图1示出了示例性M-PHY链路。链路包括下行端口和上行端口，以及一个或多个子链路103，所述子链路包括M-TX(M-PHY电气发送模块)107的一个或多个航道109，M-RX(M-PHY电气接收模块)111，以及航道。在某些实施例中，线路是耦合到M-RX的两个引脚和M-TX的两个引脚的双绞线。每个航道109包括其自身到协议层的接口。航道109是用于从点A到点B传输信息的单向、单信号、物理传输信道。每个M-TX或M-RX分别具有一个差分电气输出或输入线路接口，其对应于每个模块的两个信令引脚。设备中组成一个接口端口的一组M-TX和M-RX表示为M端口105。
图2示出了为用于PCI快速(PCIe)的MIPI M-PHY的示例性适应(所述配置称为M-PCIe)。M-PCIe包括事务层201，其首要责任是装配和分解事务层分组(TLP)。TLP用于传输事务，例如读和写，以及某些类型的事件。
数据链路层203作为事务层201和物理层205之间的中间阶段。数据链路层的首要责任包括链路管理和数据完整性，包括差错检测和差错校正。
物理层205包括用于接口操作的所有电路，包括驱动器和输入缓存、并串以及串并转换、PLL、以及阻抗匹配电路。其还包括关于接口初始化以及维护的逻辑功能，包括链路训练和状况状态机(LTSSM)。该层205负责将从数据链路层203接收到的信息转换为适当的串行化格式，并将其用和连接到链路另一侧的设备兼容的频率和带宽通过PCI快速链路发送。在M-PCIe中，物理层205并入M-PHY特征，例如M-TX和R-TX。
图3示出了不同视图中的PCIe实现的实施例。如图所示，M端口上的TX-LANE(n)指M-TX模块和用于发送子链路的发送机差分对信号TXDP和TXDN，其中n对应于发送子链路支持的M-TX模块的航道数量。在M端口上的RX-LANE(m)指M-RX模块和用于接收子链路的接收机差分对信号TXDP和RXDN，其中m关于接收子链路支持的M-RX模块的航道数量。
最小链路配置包括用于发送子链路的一个航道和用于接收子链路的一个航道。该组合称作LANE PAIR0且是链路初始化发现和配置过程所需要的。LANE PAIR0包括下行端口上的TX-LANE(0)和RX-LANE(0)以及上行端口上对应的RX0-LANE(0)以及TX-LANE(0)。
为了“配置”任何航道，所述TX-LANE(x)必须连接到对应的远程RX-LANE(x)。TX-LANE和RX-LANE的计数必须由系统积分器通过特定实现机制静态地确定。
串行技术具有用于训练串行链路的链路训练状态机，在多航道配置中装配多个航道以形成链路。所述训练状态机的一部分用于管理链路并定义超时情况，其中当不能做出转发过程时，训练状态机将航道转换为已知状态。
图4示出了用于M-PCIe的LTSSM，用于负责M-PHY航道的多航道管理。图示示出了PCIe链路状态和M-PHY航道状态。如下描述使用了传统的奇数个PCIe链路状态和偶数个M-PHY航道状态(M-RX和M-TX的状态)。
PCIe检测状态401是在加点重启后的初始状态，还能进入如下的状态：配置407，热重启417，禁止状态403，L2 415，回送413，以及恢复405。检测状态401和禁止状态403通常具有M-PHY状态HIBERN8。HIBERN8状态支持超低功率消耗，同时维持线路的配置设置。其是无需损失配置信息的最深低功率状态。
在PCIe配置状态407中，发现M-PHY M-RX和M-TX能力并配置其属性。一旦配置了M-PHY参数和链路能力，M-TX和M-RX两者以配置的子链路带宽、速率级数和数据率发送和接收数据。在配置状态401，线路状态包括低速模式(LS-MODE)或高速模式(HS-MODE)。HS-MODE是高速运行回路，包括INSTALL状态和HS-BURST状态。HS-BURST是HS-MODE的数据传输状态。STALL是HS-BURST之间的省电状态。LS-MODE和HS-BURST相比具有更慢的数据传输状态。
此外，必须进行航道到航道的纠偏(de-skew)，如果允许的话禁止加扰，且可进入禁止状态403。
在恢复状态405，发送机和接收机都发送和接收训练序列。恢复允许配置链路以改变链路带宽，重建比特锁定，符号锁定，和航道到航道纠偏。恢复状态405还用于重配置链路带宽。
L0状态409是普通运行状态，其中可以发送和接收数据和控制分组。所有的功率管理状态都是由此状态进入的。而在L0 409中时，发送子链路的所有配置航道都被允许进入STALL状态。当一个航道进入STALL时，子链路的所有配置航道都必须进入STALL。在L0 409时，需要接收子链路的所有配置航道支持进入STALL状态。当离开STALL状态时，子链路必须重建比特锁定、符号锁定、和航道到航道纠偏。每个子链路可以独立地进入和离开STALL。
L1状态411意在作为省电状态。在L2状态415能够有力的节约电能。可以关闭大多数发送机和接收机。不能保证主电源和时钟，但辅助电力可用。
回送状态413意图用于测试和故障隔离。回送413仅基于每个航道运行，且必须选择和配置回送接收航道。
禁止状态403的目的是允许禁止配置链路，直到被重定向。热重启状态417仅能由下行端口触发。下行端口使用训练序列来传送热重启417。
不幸的是，LTSSM并非一直成功。图5示出了在LTSSM中处理超时错误的方法的实施例。在501处，实例化LTSSM。正如上面指出的，该状态机用于训练串行链路和/或从多个航道形成链路。
在503处执行特定状态流。用图4作为示例，LTSSM开始于检测401状态。
在检测401之后，下一个状态是配置407，其中发现M-PHY M-RX和M-TX能力并配置其属性。图YYY示出了在配置407中执行的步骤的示例流。完成所述步骤中每一个以成功配置链路。然而，如果流在这些步骤中的一个上挂起(超时情况)，则配置407失败。如果流通过配置，则LTSSM进入下一个状态，等等。
在503处在LTSSM的每一个状态(以及在某些示例中，状态的每一个步骤)确定是否存在错误。例如，在图YYY的配置状态407中，确定在规定时间内是否成功运行Cfg.开始、Cfg.更新等。超时值通常存储在状态机中，但也可以存储在其他地方。当不存在错误时，在503处LTSSM继续运行(例如，执行下一步骤)。
然而，当存在错误时，LTSSM中止，并在507处转换到已知状态。在一个实施例中，已知状态是M-PHY线路状态STALL。在某些实施例中，在进入STALL状态前，向下的端口的所有M-TX模块向其接收端口上的对应M-RX模块发送至少一个电气空闲有序集(EIOS)。作为答复，在发送和接收最初的至少一个EIOS之后，从非向下的端口的M-TX模块向向下的端口的M-RX模块发送对应的一个或多个EIOS。
在某些实施例中，在进入STALL状态之前，所有的M-TX和M-RX模块终止其HS-BURST状态。通常，在向下端口上，该终止是响应于接收或发送EIOS。例如，在某些示例中，当完成发出EIOS时，向下的端口的M-TX从HS-BURST转换到STALL，且当从不向下的端口的M-TX接收到EIOS时，该端口的M-RX将从HS-BURST转换到STALL。在向上端口中，当从向下端口的M-TX接收到EIOS时，M-RX模块从HS-BURST转换到STALL，且当完成发送EIOS时，M-TX从HS-BURST转换到STALL。
转换为STALL确保终端上超时的发送机进入STALL。M-PHY还确保连接到该发送机的远程接收机也进入STALL。当由于远程终端也因为不能和本地终端通信而不能前进时，这使得其发送机转换到STALL，如上所述。
在509处，当所有的M-PHY模块都处于STALL后，将其带入另一个已知状态。在某些实施例中，该已知状态是HIBERN8。为了和M-PHY标准兼容，在M-TX航道之前M-RX航道转换到HIBERN8。在某些实施例中，当所有M-TX和M-RX航道都处于STALL之后，端口的M-RX航道立刻进入HIBERN8。在某些实施例中，在设定时间期之后(例如1us)，在所述端口的所有M-TX和M-RX航道都进入STALL后，端口的M-TX航道进入HIBERN8。这确保了当两个端口进入STALL时，在两个端口之间存在同步，并提供同步点以触发进入HIBERN8。总而言之，一旦LTSSM失败，将每个端口中的M-PHY航道置于STALL且随后置于HIBERN8。这是在航道重设方法上的改进，在故障情况下运行期间为了经由线路重设M-RX，这是最低等级重设机制。虽然如上按照LTSSM进行描述，但该方法可以用于其他差错处理。
本发明不同的实施例可以用软件、固件、和/或硬件的不同组合来实现。因此，图中所示技术能用一个或多个电子设备(例如端系统，网络元件)上存储和执行的代码和数据实现。这种电子设备用计算机可读介质，例如非易失性计算机可读存储介质(例如磁盘，光盘，随机存取存储器，只读存储器，闪存设备，相位改变存储器)和易失性计算机可读传输介质(例如，电气的，光学的，声学的，或其他形式的传动信号-例如载波，红外信号，数字信号)存储和传输(内部的和/或和其他网络上的电子设备)代码和数据。此外，该电子设备通常包括一组或耦合到一个或多个其他部件的一个或多个处理器，例如一个或多个存储设备(非易失性机器可读存储介质)，用户输入/输出设备(例如键盘、触摸屏、和/或显示器)，以及网络连接。这组处理器和其他部件的耦合通常是通过一个或多个总线和桥(还称作总线控制器)。因此，给定电子设备的存储设备通常存储用于在该电子设备的一个或多个处理器上执行的代码和/或数据。
虽然上述流程图示出了本发明某些实施例执行操作的特定顺序，但应该理解该顺序是示例性的(例如可选的实施例可以用不同的顺序执行所述操作、组合某些操作、重叠某些操作等)。
虽然以若干实施例的方式描述了本发明，但本领域技术人员应该认识到的是，本发明不限于所述的实施例，可以在所附权利要求的精神范围之内修改和改变后实现。本说明书因此应视作阐释性的而非限制。
注意到上述装置、方法和系统可以在之前提及的任何电子设备或系统中实现。根据具体的描述，如下的图提供了如本文描述那样使用本发明的示例性系统。由于将更详细描述如下的系统，公开、描述并根据上述讨论修订出了若干不同的互连。且已经显而易见的是，上述的优点可用于这些互连、结构或架构中的任一中。
现在参考图12，示出了根据本发明实施例的在计算机系统中出现的部件的框图。如图12所示，系统1200包括部件的任一组合。这些部件可以实现为IC、其部分、离散电子设备、或其他一个或多个逻辑、在计算机系统中适用的硬件、软件、固件或其组合，或作为可以在计算机系统的机架上并入的部件。还应该注意的是，图12的框图意在示出所述计算机系统的许多部件的高等级视图。然而，应该理解，可以省略某些示出的部件，出现其他的部件，在其他实现中可能出现不同排列的部件。因此，上述的本发明可以用如下所述或所示互连中的一个或多个的任何组件中实现。
如图12中可见，在一个实施例中，处理器1210包括微处理器、多核处理器、多线程处理器、超低电压处理器、嵌入式处理器、或其他已知的处理元件。在所示实现中，处理器1210用作与系统1200的若干各部件通信的主要处理单元和中央中心。作为一个示例，处理器1200实现为片上系统(SoC)。作为具体的示例，处理器1210包括基于架构核心TM的处理器，例如i3，i5，i7或另一可从加利福尼亚的圣克拉拉的英特尔公司获得的这种处理器。然而，可以理解的是，其他低功率处理器，例如可从加利福尼亚的桑尼韦尔的AdvancedMicro Devices，Inc.(AMD)获得的，来自加利福尼亚的桑尼韦尔的MIPS Technologies，Inc.的基于MIPS的设计，来自ARM Holdings，Ltd授权的基于ARM的设计，或其顾客，或其被许可者或采用者也可替换的出现在其他实施例中，例如苹果A5/A6处理器，高通Snapdragon处理器，或TI OMAP处理器。注意到修改和改变了许多客户版本的该处理器；然而其应该支持或识别处理器授权者提出的执行定义算法的特定指令集。此处，微架构实现可能变化，然而所述处理器的架构功能通常是恒定的。将在下面进一步讨论在一个实现中关于所述架构的某些细节和处理器1210的操作，以提供示例。
在一个实施例中，处理器1210和系统存储器1215通信。作为示例，在一个实施例中，可以经由多个存储器设备实现以提供给定量的系统存储器。作为示例，所述存储器可以根据联合电子设备工程委员会(JEDEC)基于低功率双数据率(LPDDR)的设计，例如根据JEDEC JESD 209-2E的当前LPDDR2标准(2009年4月公布)，或为了增加带宽而提供对LPDDR2扩展的称作LPDDR3或LPDDR4的下一代LPDDR标准。在各种实现中，个体存储器设备可以是不同的分组类型，例如单管芯封装(SDP)、双管芯封装(DDP)或四管芯封装(Q17P)。在某些示例中，这些设备直接焊接在母板上并提供较低的剖面方案，而在其他实施例中，设备配置为反过来由给定连接器耦合到母上板的一个或多个存储器逻辑。当然，其他存储器实现也是可能的，例如其他类型的存储器逻辑，例如不同类别的双列直插存储逻辑(DIMM)，包括但不限于微DIMM、迷你DIMM。在特定示例中，存储器大小在2GB和16GB之间，可配置为通过球阵列封装(BGA)焊接到母板上的DDR3LM封装或LPDDR2或LPDDR3存储器。
为了提供注入数据、应用、一个或多个操作系统等的信息的持久性存储，大容量存储设备1220还可以耦合到处理器1210。在各实施例中，为了能够提供更轻薄的系统设计以及改善系统敏感性，该大容量存储器可以通过SSD实现。然而在其他实施例中，大容量存储器首先用具有较小量SSD存储的硬盘驱动(HDD)实现，作为SSD缓存，以能够在掉电事件中非易失性地存储上下文状态和其他这种信息，以使得在系统活动的重初始化时快速加电。还可以在图12中示出，闪存设备1222例如经由串行外围接口(SPI)耦合到处理器1210。该闪存设备提供系统软件的非易失性存储，包括基本输入/输出软件(BIOS)以及系统的其他固件。
在各实施例中，仅用SSD实现系统的大容量存储器，或用磁盘、光盘、或具有SSD缓存的其他驱动器实现。在某些实施例中，大容量存储器实现为SSD或具有恢复(RST)缓存逻辑的HDD。在各实现中，HDD提供了具有320GB-4兆兆字节(TB)之间的存储以及当用具有24GB-256GB容量的SSD实现RST缓存时存储升高。注意到，这种SSD缓存可配置为单级缓存(SLC)或多级缓存(MLC)选项，用于提供适当级别的响应性。在仅SSD选项中，可以在各种位置中容纳该逻辑，例如在mSATA或NGFF槽中。作为示例，SSD具有从120GB到1TB范围的容量。
在系统1200中可以存在各种输入/输出(IO)设备。在图12的实施例中具体示出的是显示器1224，其是在机架的盖子部分内配置的高分辨率LCD或LED面板。该显示器面板还可提供触摸屏1225，例如在显示器面板上外部适应的，以使得通过用户和触摸屏的交互，将用户输入提供给系统从而实现期望的操作，例如关于信息的显示、访问信息，等等。在一个实施例中，显示器1224经由可实现为高性能图像互连的显示器互连耦合到处理器1210。触摸屏1225通过另一个互连(在一个实施例中可以是I2C互连)耦合到处理器1210。在图12中进一步示出，除了触摸屏1225，还可以经由触摸板1230产生触摸方式的用户输入，触摸板1230可配置在机架内，并且还可以和触摸屏1225耦合于同一个I2C互连。
可以用多种方式操作显示器面板。在第一模式下，显示器面板可以布置为透明状态，其中显示器面板对可见光是透明的。在各实施例中，显示器面板的大部分是显示器，除了外周周围的框之外。当用笔记本模式操作系统且显示器面板在透明状态运行时，用户可以看到在显示器面板上呈现的信息，同时还能看见显示器后面的物体。此外，位于显示器后面的用户也能看见在显示器面板上显示的信息。或者显示器面板的运行状态可以是不透明状态，其中可见光不能通过显示器面板。
在平板模式下，系统是折叠关闭的，从而当基板的底表面位于表面上或由用户握持时，显示面板的背面显示表面处于朝外面向用户的位置。在操作平板模式中，背部显示器表面起显示器和用户界面的作用，由于该表面具有触摸屏功能，并执行传统触摸屏设备(例如平板设备)的其他已知功能。有鉴于此，显示器面板可以包括布置在触摸屏层和前端显示器表面之间的透明度调节层。在某些实施例中，透明度调节层可以是电致变色层(EC)、LCD层、或EC和LCD层的组合。
在各实施例中，显示器可以是不同的大小，例如11.6”或13.3”屏幕，并可具有16:9纵横比，以及至少300尼特亮度。此外显示器可以是具有完整的高清晰度(HD)分辨率(至少1920×1080p)，和嵌入式显示器端口(eDP)兼容，并且具有面板自刷新的低电源层。
关于触摸屏能力，该系统可以提供显示器多触摸面板，其是电容式多点触摸且至少能用5个手指。在某些示例中，显示器可以能用10个手指。在一个示例中，为了减少“手指烫伤”和避免“手指跳过”的低摩擦力，在防止损坏和划伤的玻璃和涂层(例如GorillaGlassTM或Gorilla Glass 2TM)中放置触摸屏。为了提供增强的触摸体验和响应性，在某些实现中，触摸面板具有多点触摸功能，例如在双指缩放期间每静态视图少于2帧(30Hz)，200ms(手指滞后于指针)的每帧(30Hz)小于1cm的单点触摸功能。在某些实现中，显示器支持带有最小屏幕边框的边到边玻璃，边框也是与面板表面齐平，其当使用多点触摸时限制了IO干扰。
为了感知计算和其他的目的，在系统中出现了各种传感器，用不同的方式耦合到处理器1210。某些惯性和环境传感器通过传感器中心1240(例如，经由I2C互连)耦合到处理器1210。在图12所示的实施例中，这些传感器包括加速器1241、环境光传感器(ALS)1242、指南针1243以及陀螺仪1244。其他的环境传感器包括一个或多个热传感器1246，其在一些实施例中经由系统管理总线(SMBus)耦合到处理器1210。
使用在平台中出现的各种惯性和环境传感器，可以实现各种不同的用例。这些用例能够实现包括感知计算的高级计算操作，并且允许增强关于功率管理/电池寿命、安全、和系统响应性。
例如关于功率管理/电池寿命问题，至少部分地基于来自环境光传感器的信息，确定平台位置上的环境光情况以及据此确定所控制显示器的亮度。因此，在特定光情况下，降低了操作所述显示器消耗的功率。
关于安全操作，基于从传感器获取的上下文信息，例如位置信息，可以确定是否允许用户访问某些安全文档。例如，允许用户访问工作场所或家庭位置的这种文档。然而，当在公共位置显示所述平台时，阻止用户访问这种文档。在一个实施例中，所述确定基于位置信息，例如经由GPS传感器或地标的摄像机识别而确定。其他安全操作可以包括在彼此邻近范围内提供设备配对，例如此处所述便携式平台和用户桌面计算机、移动电话等等。在某些实现中，当这些设备如此配对时，经由近场通信实现特定共享。然而，当设备超出一定范围时，该共享将被禁止。此外，当处于公共位置时，当将本文所述的平台和智能电话配对时，当设备移动到彼此超过预定距离时配置触发警告。相反的，当这些配对的设备位于安全位置，例如工作场所或家庭位置，设备可以超过该预定限制而不触发该警告。
还可以使用传感器信息增强响应性。例如，即使当平台处于低功率状态，传感器还能够运行在相对较低频率。因此，确定平台位置的任何变化，例如由惯性传感器、GPS传感器等确定。如果没有注册这样的改变，则发生和之前的无线中心的更快的连接，例如Wi-FiTM接入点或类似的无线使能器，因为这种情况下不需要扫描可用的无线网络资源。因此，当从低功率状态唤醒时能获得更高级别的响应性。
应该理解的是，可以使用经由在如本文所述的平台中集成的传感器获取的传感器信息来启用若干其他的用例，且上述示例仅用作示出的目的。使用此处描述的系统，感知计算系统可以允许增加可选输入模式，包括手势识别，并使得系统能够感知用户操作和意图。
在某些实施例中，可能出现一个或多个红外或其他热传感元件，或任何其他用于感知用户的存在或移动的元件。这种感知元件包括同时运行、依次运行、或上述两者的多个不同的元件。例如，感知元件包括提供初始化感知的元件，例如光线或声音投射，随后例如飞行摄像机或图案光摄像机的超声时间的手势检测的感知。
此外在某些实施例中，系统包括光生成器，用于产生光线。在某些实施例中，该光线提供关于虚拟边界的可视化提示，即空间中假想的或虚拟的位置，其中通过或穿过虚拟边界或平面的用户行为被解释为意图与计算系统接合。在某些实施例中，随着计算系统关于用户转换为不同的状态，光线颜色可以变化。可以使用光线为空间中虚拟边界的用户提供可视化提示，系统可以使用光线来确定计算机关于用户的状态转换，包括确定何时用户希望与计算系统接合。
在某些示例中，计算机感知用户位置，并操作以解释通过虚拟边界的用户手的移动，作为指示用户与计算系统接合的意图的手势。在某些实施例中，一旦用户通过虚拟线或平面，光线生成器生成的光变化，因此向用户提供可视化反馈：用户已经进入区域，提供手势来向计算机提供输入。
显示器屏幕提供关于用户的计算系统状态转换的视觉指示。在某些实施例中，将第一屏幕提供为第一状态，其中系统感知用户的存在，例如通过使用一个或多个感知元件。
在某些实现中，系统用于感知用户身份，例如通过脸部识别。此处，在第二状态提供到第二屏幕的转换，其中，计算机系统已经识别了用户身份，其中该第二屏幕向用户提供用户已经转换到新状态的视觉反馈。在第三状态发生向第三屏幕的转换，其中用户已经证实了对用户的识别。
在某些示例中，计算系统使用转换机制来确定用户的虚拟边界的位置，其中虚拟边界的位置随着用户和上下文而变化。所述计算系统可以生成光，例如光线，来指示用于与所述系统结合的虚拟边界。在某些实施例中，所述计算系统处于等待状态，且生成第一颜色的光。计算系统可以检测用户是否达到超过了虚拟边界，例如通过使用感知元件来感知用户的存在和移动。
在某些实施例中，如果已经检测到用户穿过了虚拟边界(例如用户的手比虚拟边界线更接近计算系统)，则计算系统可以转换到从用户接收手势输入的状态，其中指示转换的机制包括指示虚拟边界变为第二颜色的光。
在某些实施例中，计算系统随后确定是否检测到手势移动。如果检测到手势移动，则计算系统继续手势识别过程，其包括使用来自手势数据库的数据，其驻留在计算设备的存储器中，或可另外的由计算设备访问。
如果识别了用户手势，如果用户位于虚拟边界内，则计算系统响应于所述输入执行功能，并返回接收额外的手势。在某些实施例中，如果没有识别用户手势，则计算系统转换为差错状态，其中指示差错状态的机制包括指示虚拟边界变为第三颜色的光，如果用户位于与计算系统结合的虚拟边界之内，则系统返回接收额外的手势。
如上所述，在其他实施例中，系统可配置为可以在至少两个不同模式下使用的可变换的平板系统：平板模式和笔记本模式。可变化的系统有两个面板，即显示器面板和基本面板，以使得在平板模式下，两个面板在彼此之上叠放。在平板模式下，显示屏面板面超外，并提供传统平板中能找到的触摸屏功能。在笔记本模式下，两个面板放置为打开的蚌壳配置。
在各实施例中，加速器可以是具有至少50Hz数据率的三轴加速器。还可以包括陀螺仪，其可以是三轴陀螺仪。此外，可以有电子指南针/磁力计。此外，提供了一个或多个接近传感器(例如对于打开的盖子，感知何时有人接近(或不接近)系统并调节功率/性能以延长电池寿命)。对某些OS的传感器融合能力，包括加速器、陀螺仪以及指南针以提供增强的特征。此外，经由具有实时时钟(RTC)的传感器中心，当系统的剩余部分处于低功率状态时，来自传感器机构的唤醒可以被实现以接收传感器输入。
在某些实施例中，内部盖子/显示器开启开关或传感器以指示何时盖子关闭/开启，并能用于将系统置于连接待机状态或自动从连接待机状态唤醒。其他系统传感器包括用于内部处理器的ACPI传感器、存储器、以及皮肤温度监测，能够基于感知的参数改变处理器和系统运行状态。
在一个实施例中，OS可以是实现连接待机的8OS(这里也称作Win8CS)。Windows 8连接待机或具有类似状态的另一OS能经由如此处所述的平台提供极低超空闲功率，以使得应用以非常低的能耗保持连接，例如连接到基于云的位置。平台能够支持3种功率状态，即屏幕开启(普通)；连接待机(作为缺省“关闭”状态)；以及关闭(零瓦特功率消耗)。因此在连接待机状态，即使屏幕关闭平台在逻辑上是开启的(处于最小功率级别)。在这种平台中，对应用做出透明的功率管理，并维持持续的连接性，部分由于有效负载技术以支持最低功率部件来执行操作。
还可以从图12中看到，各种外围设备可经由低引脚计数(LPC)互连耦合到处理器1210。在示出的实施例中，各部件可通过嵌入式控制器1235耦合。这些部件包括键盘1236(例如经由PS2接口耦合)、风扇1237、以及热传感器1239。在某些实施例中，触摸板1230还可以经由PS2接口耦合到EC 1235。此外，例如可信平台逻辑(TPM)1238的安全处理器符合2003年10月2日的可信计算组(TCG)TPM规范版本1.2，还可以经由LPC互连耦合到处理器1210。然而，理解本发明的范围不限于此，并且安全信息的安全处理和存储还可以在另一受保护位置，例如在安全协同处理器中的静态随机存储存储器(SRAM)，或作为仅当安全区域(SE)处理器模式保护时被解码的加密数据块。
在特定实现中，外围端口包括高清晰度媒体接口(HDMI)连接器(其可以具有不同形状因子，例如全尺寸、迷你或微型)。一个或多个USB端口，例如根据通用串行总线修订3.0规范(2008年11月)的全尺寸的外部端口，当系统处于连接待机状态并插入AC墙壁电源时，具有至少一个电源充电USB设备(例如智能电话)。此外，提供了一个或多个ThunderboltTM端口。其他端口包括外部访问读卡器，例如用于WWAN的全尺寸的SD-XC读卡器和/或SIM读卡器(例如8引脚读卡器)。对于音频，可以存在具有立体声和麦克风功能(例如组合功能)的3.5mm插口，同时支持插口检测(例如仅支持使用盖子上的麦克风的头戴式耳机或在线上具有麦克风的头戴式耳机)。在某实施例中，该插口可在立体声头戴式耳机和立体声麦克风输入之间重新分配任务。此外，可提供耦合到AC块的电源插口。
系统1200可以和外部设备以多种方式通信，包括无线地通信。在图12所示的实施例中，存在各种无线逻辑，其每一个都可以对应于被配置为用于特定无线通信协议的无线电设备。一种短距离无线通信方式(例如近场)可以经由近场通信(NFC)单元1245，去耦在一个实施例中可经由SMBus和处理器1210通信。注意，通过这种NFC单元1245，彼此紧密相邻的各种设备可以通信。例如，用户可以通过将两个设备适应彼此靠近并能够传送例如识别信息支付信息的信息、诸如图像数据等的数据，以使系统1100与另一(例如)便携式设备(例如用户的智能手机)进行通信。还可以使用NFC系统执行无线功率传输。
使用本文所描述的NFC单元，用户可以边对边地碰撞设备，并通过调整一个或多个这种设备的线圈之间的耦合，将设备边对边地放置以用于近场耦合功能(如近场通信和无线功率传输(WPT))。更具体的，实施例提供具有战略性定形和放置的铁氧体材料的设备，提供线圈的更佳耦合。每个线圈具有与之相关联的电感，这可以结合系统的电阻、电容和其他特征来进行选择，以获得系统的共同谐振频率。
如图12中进一步可见的，附加的无线单元包括其他短距离无线引擎，包括WLAN单元1250和蓝牙单元1252。使用WLAN单元1250，可以实现根据电气与电子工程师协会(IEEE)给定的802.11标准的Wi-FiTM通信，而经由蓝牙单元1252，可以实现经由蓝牙协议的短距离通信。这些单元可以例如经由USB链路或通用异步接收发送器(UART)链路与处理器1210通信。或这些单元可以经由根据外围部件互连快速TM(PCIeTM)协议的互连耦合到处理器1210，例如根据PCI快速TM规范基础规范3.0版本(2007年1月17日公布)，或另一个这种协议，如串行数据输入/输出(SDIO)标准。当然，这些外围设备(其配置在一个或多个插入卡上)之间的实际物理连接可以通过适应于母板的NGFF连接器的方式。
此外，例如根据蜂窝或其他无线广域协议，可以经由WWAN单元1256进行无线广域通信，所述WWAN单元反过来耦合到订户标识逻辑(SIM)1257。此外，为了能够接收和使用位置信息，还可以存在GPS逻辑1255。注意，在图12所示的实施例中，WWAN单元1256和集成采集设备(例如摄像机逻辑1254)可以经由给定的USB协议(例如USB 2.0或3.0链路)或UART或I2C协议通信。这些单元的实际物理连接还可以经由将NGPP插入卡适配于配置在母板上的NGFF连接器。
在特定实施例中，例如，通过支持Windows 8CS的WiFiTM 802.11ac解决方案(例如，向后兼容IEEE 802.11abgn的插入卡)，能够模块化地设置无线功能。这种卡可以配置在内部卡槽中(例如经由NGFF适配器)。附加的逻辑可提供蓝牙功能(例如具有向后兼容的蓝牙4.0)以及无线显示功能。此外，可经由独立设备或多功能设备提供NFC支持，并可例如为了方便访问而放置于机架的右前部分。另一附加逻辑可以是WWAN设备，其提供对3G/4G/LTE和GPS的支持。这种逻辑可在内部卡槽中(例如NGFF)实现。可以为WiFiTM、Bluetooth、WWAN、NFC和GPS提供集成的天线支持，使得能根据无线千兆规范(2010年7月)从WiFiTM无缝转换到WWAN无线电、无线千兆(WiGig)，反之亦然。
如上所述，可在盖子中引入集成的摄像机。作为一个示例，该摄像机可以是高分辨率摄像机，例如具有至少2.0百万像素(MP)的分辨率以及扩展到6.0MP及以上。
为了提供音频输入和输出，可经由数字信号处理器(DSP)1260提供音频处理器，其经由高清晰度音频(HDA)链路耦合到处理器1210。类似的，DSP 1260可以与集成编码器/解码器(CODEC)和放大器1262通信，它反过来耦合到在机架中实现的输出扬声器1263。类似的，放大器和CODEC 1262可以耦合以从麦克风1265接收音频输入，所述麦克风在实施例中可经由双阵列麦克风(例如数字麦克风阵列)实现，以提供高品质音频输入，从而实现系统中各种操作的语音激活控制。注意，还可以从放大器/CODEC 1262向头戴式耳机插口1264提供音频输出。虽然在图12的实施例中用这些特定的部件表示，但应该理解本发明的范围不限于这些方面。
在特定实施例中，数字音频编解码器和放大器能驱动立体声头戴式耳机插口、立体声麦克风插口、内部麦克风阵列和立体声扬声器。在不同实施例中，编解码器可集成在音频DSP中或经由HD音频路径耦合到外围控制器中心(PCH)。在某些实现中，除了集成立体声扬声器，还可提供一个或多个低音扬声器，且扬声器方案可支持DST音频。
在某些实施例中，可以由外部稳压器(VR)和在处理器管芯中集成的多个内部稳压器为处理器1210供电，其称为完全集成稳压器(FIVR)。在处理器中使用多个FIVR能将部件组合为独立的电源层，以使得能由FIVR仅向组合中的部件稳压和供电。在功率管理期间，当处理器置于特定低功率状态时，掉电或关闭一个FIVR的特定电源层，而另一个FIVR的另一个电源层保持活动，或完全供电。
在一个实施例中，在某些深度睡眠状态期间，可使用持续电源层为若干I/O信号的I/O引脚加电，例如处理器和PCH之间的接口、带有外部VR的接口，以及带有EC 1235的接口。这种持续电源层还为片上稳压器加电，所述稳压器支持板上SRAM或在睡眠状态下保存处理器上下文的其他缓存存储器。持续电源层还用于为监控和处理各种唤醒源信号的处理器的唤醒逻辑加电。
在功率管理期间，虽然当处理器进入特定深度睡眠状态时其他电源层断电或关闭，但持续电源层却保持通电以支持上述提及的部件。然而，当不需要这些部件时，这可能引起不必要的功率消耗或浪费。有鉴于此，实施例提供了连接待机睡眠状态，以使用专用电源层来维持处理器上下文。在一个实施例中，利用PCH的资源，连接待机睡眠状态有利于处理器唤醒，所述PCH本身存在于具有处理器的封装中。在一个实施例中，连接待机睡眠状态有利于在PCH中维持处理器架构功能，直到处理器唤醒，这使得能关闭所有在深度睡眠状态期间先前保留供电的不必要的处理器部件，包括关闭所有的时钟。在一个实施例中，PCH维持时间戳计数器(TSC)和在连接待机状态期间控制系统的连接待机逻辑。用于持续电源层的集成稳压器也驻留在PCH上。
在实施例中，在连接待机状态期间，集成的稳压器可充当专用电源层，其保持供电以支持专用快速缓冲存储器，当处理器进入深度睡眠状态和连接待机状态时该存储器中存储有处理器的上下文，例如临界状态变量。所述临界状态包括与架构、微架构、调试状态相关联的状态变量、和/或与处理相关联的类似状态变量。
在连接待机状态期间，可将来自EC 1235的唤醒源信号发送到PCH而不是处理器，以使得PCH能代替处理器管理唤醒处理。此外，在PCH中保持TSC，有利于持续的处理器架构功能。虽然在图12的实施例中用这些特定部件表示，但应该理解的是本发明的范围不限于这些方面。
处理器中的功率控制可导致增强的省电。例如，可以在内核之间动态分配功率，各个内核可以改变频率/电压，并可提供多个深度低功率状态以支持极低的功率消耗。此外，通过不使用部件时对部件断电，对内核或独立内核部件的动态控制可以提供降低的功率消耗。
某些实现提供了具体的功率管理IC(PMIC)来控制平台功率。使用这种方案，当处于给定待机状态时，例如Win8连接待机状态时，系统能确保在延长的持续时间(例如16个小时)极低(例如低于5％)的电池退化。在Win8空闲状态，可实现电池寿命超过例如9小时(例如在150尼特时)。关于视频回放，可以实现长电池寿命，例如全HD视频回放可以持续最低6个小时。在一个实现中，平台可以具有的能量容量为：例如使用SSD用于Win8CS的35瓦特小时(Whr)，和(例如)使用具有RST快速缓存配置的HDD用于Win8CS的40-44Whr。
特定实现可以提供对15W标称CPU热设计功率(TDP)的支持，具有高达约25W TDP设计点的可配置CPU TDP。由于上述热特征，平台可包括最小的通风口。此外，所述平台是枕头友好的(其中不会有热空气吹向用户)。根据机架材料，可以实现不同的最高温度点。在一个塑料机架的实现中(至少盖或基体部分为塑料)，最高工作温度可以是52摄氏度(℃)。而对于金属机架的实现，最高工作温度可以是46℃。
在不同的实现中，可以将例如TPM的安全逻辑集成在处理器中，或者可以是分立的设备，例如TPM 2.0设备。具有集成的安全逻辑，也称作可信平台技术(PTT)，可使BIOS/固件为了特定安全特性而表现出特定的硬件特性，包括安全指令、安全启动、防盗技术，身份保护技术、可信执行技术(TXT)、以及管理引擎技术，同时伴随着如安全键盘和显示器的安全用户接口。
现在参考图13，所示是根据本发明实施例的第二系统1300的框图。如图13所示，多处理器系统1300是点对点互连系统，包括经由点对点互连1350耦合的第一处理器1370和第二处理器1380。处理器1370和1380中的每一个可以是某版本的处理器。在一个实施例中，1352和1354是串行、点对点一致性互连架构(例如Intel的快速路径互连(QPI)架构)的一部分。结果是，本发明在QPI结构中实现。
虽然仅示出了两个处理器1370、1380，但应该理解的是本发明的范围不限于此。在其他实施例中，在给定处理器中还可出现一个或多个额外的处理器。
处理器1370和1380分别示出包括集成存储控制器单元1372和1383。处理器1370还包括作为其总线控制器单元一部分的点对点(P-P)接口1376和1378；类似的，第二处理器1380包括P-P接口1386和1388。处理器1370、1380经由点对点(P-P)接口1350用P-P接口电路1378、1388交换信息。如图13所示，IMC 1372和1382将处理器耦合到各自的存储器，即存储器1332和存储器1334，其是本地附接到各处理器的主存储器的一部分。
处理器1370、1380中的每个和芯片组1390与芯片组1390利用点对点接口电路1376、1394、1386、1398经由各自的P-P接口1352、1354交换信息。芯片组1390还可以沿高性能图形互连1339经由接口电路1392与高性能图形电路1338交换信息。
共享缓存(未示出)包括在两个处理器中的任一处理器中或外部；但仍经由P-P互连和处理器相连，以使得如果处理器置于低功率模式，则处理器中的一个或两者的本地缓存信息可以被存储在共享缓存中。
芯片组1390可经由接口1396耦合到第一总线1316。在一个实施例中，第一总线1316是外围部件互连(PCI)总线，或例如PCI快速总线或另一个第三代I/O互连总线的总线，但本发明的范围不限于此。
如图13所示，多种I/O设备1314耦合到第一总线1316，以及将第一总线1316耦合到第二总线1320的总线桥1318。在一个实施例中，第二总线1320包括低引脚数(LPC)总线。在一个实施例中，多种设备耦合到第二总线1320，例如包括键盘和/或鼠标1322、通信设备1327和存储单元1328，如硬盘驱动器或通常包括指令/代码和数据1330的其他大容量存储设备。此外，示出的音频输入/输出1324耦合到第二总线1320。注意，其他架构也是可能的，其中包括的部件和互连架构可能变化。例如，替代图13的点对点架构，系统可实现多点总线或其他这种架构。
虽然相对于有限数量的实施例描述了本发明，但本领域技术人员应该认识到各种修改和改变。目的是所附的权利要求覆盖所有的所述修改和改变，落在本发明真实的精神和范围之内。
设计可能经过各种阶段，从创建到仿真到构造。呈现设计的数据能以多种方式呈现所述设计。首先，由于可用于仿真，硬件可用硬件描述语言或另一种功能性描述语言呈现。此外，在设计过程的某些阶段产生具有逻辑和/或晶体管门的电路级别模型。此外，在某些阶段的大多数设计，达到在硬件模型中呈现各设备物理放置的数据级别。在使用传统半导体结构技术的情况下，呈现硬件模型的数据可以是指定在对用于产生集成电路的掩膜的不同掩膜层上各特征的出现或缺失的数据。在所述设计的任何呈现中，可以在机器可读介质的任何形式中存储数据。存储器或者磁或光存储设备(例如光盘)是存储信息的机器可读介质，所述信息经由已调的或其它方式生成的光或电波发送以传输这种信息。当传输指示或携带代码或设计的电子载波时，在执行复制、缓冲、或重传电子信号的程度，进行新的复制。因此，通信运营商或网络运营商可以在有形的机器可读介质上至少暂时的存储物品，例如编码为载波的信息，实施本发明实施例的技术。
这里使用的逻辑指硬件、软件、和/或固件的任意组合。作为示例，逻辑包括硬件，例如与非瞬态介质相关联的微控制器，所述非瞬态介质用于存储适于由微控制器执行的代码。因此，在一个实施例中，提及“逻辑”指硬件，其具体配置为识别和/或执行在非瞬态介质上保持的代码。此外，在另一个实施例中，逻辑的使用指的是包括代码的非瞬态介质，所述代码具体的适于由微控制器执行以进行预定操作。可以推断的是，在另一个实施例中，术语“逻辑”(在该示例中)指的是微控制器和非瞬态介质的组合。通常示出为独立的逻辑边界通常变化并可能重叠。例如，第一和第二逻辑可以共享硬件、软件、固件、或其组合，而可能保持某些独立的硬件、软件或固件。在一个实施例中，术语“逻辑”的使用包括硬件，例如晶体管、寄存器、或其他硬件，例如可编程逻辑设备。
在一个实施例中，短语“为”或“配置为”的使用指的是排列、共同放置、制造、供销售、进口和/或设计装置、硬件、逻辑、或元件，来执行指定的或确定的任务。在这个示例中，如果被设计、耦合、和/或互连以执行所述指定的任务，则未运行的装置或其元件仍然“配置为”执行指定的任务。作为纯示例性的例子，逻辑门在运行期间提供0或1。但“配置为”向时钟提供使能信号的逻辑门不包括每个提供1或0的可能的逻辑门。相反，逻辑门是在运行期间以某种形式耦合输出1或0来使能时钟的逻辑门。再次注意的是，术语“配置为”的使用不需要操作，而是相反的关注装置、硬件和/或元件的潜在状态，其中在潜在状态时，当所述装置、硬件、和/或元件运行时，所述装置、硬件、和/或元件设计为执行特定的任务。
此外，在一个实施例中，术语“能/能够”或“可操作为”的使用，指的是以这种方式设计的某些装置、逻辑、硬件、和/或元件能以特定的方式使用所述装置、逻辑、硬件、和/或元件。注意如上所述，在一个实施例中，“以”、“能够”或“可操作为”的使用指的是装置、逻辑、硬件、和/或元件的潜在状态，其中所述装置、逻辑、硬件、和/或元件未运行，但以某种方式设计，能以特定的方式使用装置。
这里使用的值，包括数字、状态、逻辑状态、或二进制逻辑状态的任何已知表示。通常，逻辑等级、逻辑值、或逻辑化值还指的是1或0，其仅表示二进制逻辑状态。例如，1指高逻辑级别，而0指低逻辑级别。在一个实施例中，存储单元(例如晶体管或闪存单元)能维持单个逻辑值或多个逻辑值。然而，已经使用过计算机系统中值的其他表示。例如，十进制10可表示二进制1010，和十六进制的A。因此，值包括能在计算机系统中维持的信息的任何表示。
此外，状态可以用值或值的部分表示。作为示例，第一值(例如逻辑一)表示缺省或初始状态，而第二值(例如逻辑零)表示非缺省状态。此外，在一个实施例中，术语“重置”和“设置”分别指缺省的和更新的值或状态。例如，缺省值可能包括高逻辑值，即重置，而更新的值可能包括低逻辑值，即设置。注意，可以使用值的任意组合来表示任意数目的状态。
上述提出的方法、硬件、软件、固件或代码集的实施例可以通过存储在机器可访问的、机器可读的、计算机可访问的、或计算机可读的介质上，可由处理元件执行的指令或代码实现。非瞬态机器可访问/可读介质包括以机器(例如计算机或电子系统)可读的形式提供(即存储和/或发送)信息的任何机制。例如，非瞬态机器可访问介质包括随机存取存储器(RAM)，例如静态RAM(SRAM)或动态RAM(DRAM)；ROM；磁性或光存储介质；闪存设备；电子存储设备；光存储设备；声学存储设备；维持从瞬时(传播)信号(例如载波、红外信号、数字信号)中接收的信息的其他形式的存储设备等，区别于从其接收信息的非瞬态存储设备。
用于编程逻辑以执行本发明实施例的指令可以存储在系统的存储器中，例如DRAM、缓存、闪存、或其他存储器。此外，可以经由网络或用其他计算机可读介质的形式分发所述指令。因此，机器可读介质包括用机器(例如计算机)可读的格式存储和发送信息的任何机制，但不限于软盘、光盘、高密度磁盘、只读存储器(CD-ROM)、磁光盘、只读存储器(ROM)，随机存取存储器(RAM)、可擦除可编程只读存储器(EPROM)、电子可擦除可编程只读存储器(EEPROM)、磁性或光学卡、闪存、或有形的机器可读存储器，可用于经由电、光、声学或其他形式的传播信号(例如载波、红外信号、数字信号等)在网络上传输信息。因此，计算机可读介质包括适用于用机器(例如计算机)可读的格式存储或发送电子指令或信息的任何类型的有形的机器可读介质。
在整个说明书中引用的“一个实施例”或“一实施例”表示结合所述实施例描述的特定的特征、结构、或特性包括在本发明的至少一个实施例之中。因此，在本说明书的多处出现词组“在一个实施例中”或“在一实施例中”并不一定指相同的实施例。此外，在一个或多个实施例中，特定的特征、结构、或特性可以用任何适当的方式组合。
在前述说明书中，参考具体示例性实施例提出了详细的说明。然而，显而易见的是，不背离所附权利要求所提出的本发明的更广泛的精神和范围，可以对其作出各种修改和改变。因此，这些说明书和附图可视为示例性的，而不是限制性的。此外，前述使用的实施例和其他示例性语言不必指相同的实施例或相同的示例，而指的是不同的和有区别的实施例，以及可能是同样的实施例。
示例性实施例包括一种装置，其包括发送模块、接收模块、以及存储链路训练和状况状态机(LTSSM)的存储器。当遇到LTSSM中的差错时，发送模块和接收模块首先转换为LTSSM的第一已知状态，然后转换为第二已知状态，且在发送和接收模块均处于第二已知状态后重启LTSSM。
在所述装置的某些示例中，彼此组合或独立的实现如下的一个或多个：i)第一已知状态是包括STALL状态的省电状态；ii)第二已知状态是维持包括HIBERN8状态在内的配置设置的LTSSM的最低功率消耗状态；iii)接收模块必须在发送模块之前转换到第二已知状态；和/或iv)所述装置是PCI快速设备。
示例性实施例还包括一种系统，其包括第一设备，包括发送模块和接收模块；第二设备，包括发送模块和接收模块；第一设备的发送模块和第二设备的接收模块之间的第一物理线路；第一设备的发送模块和第二设备的接收模块之间的第二物理线路；以及在每个设备中的存储器，用于在设备中存储链路训练和状况状态机(LTSSM)，其中当遇到LTSSM中的差错时，所有的发送模块和所有的接收模块都首先转换到LTSSM的第一已知状态，然后转换到第二已知状态，在设备的所有的发送和接收模块都处于第二已知状态后，重启LTSSM。
在系统的某些实施例中，彼此组合或独立的实现如下的一个或多个：i)第一已知状态是包括STALL状态的省电状态；ii)第二已知状态是维持包括HIBERN8状态在内的配置设置的LTSSM的最低功率消耗状态；iii)接收模块必须在发送模块之前转换到第二已知状态；和/或iv)所述装置是PCI快速设备。
示例性实施例还包括一种方法，包括启动设备中的链路训练和状况状态机(LTSSM)，当遇到LTSSM中的差错时，转换为LTSSM的第一已知状态，将设备所有的发送和接收模块转换为第二已知状态，并在设备的所有发送和接收模块均处于第二已知状态后重启LTSSM。
在所述方法的某些示例中，彼此组合或独立的实现如下的一个或多个：i)第一已知状态是包括STALL状态的省电状态；ii)第二已知状态是维持包括HIBERN8状态在内的配置设置的LTSSM的最低功率消耗状态；iii)接收模块必须在发送模块之前转换到第二已知状态；和/或iv)所述装置是PCI快速设备。

Claims (14)

1.一种用于链路管理的装置，包括：
发送逻辑单元；
接收逻辑单元；以及
存储器，其用于存储链路训练和状况状态机(LTSSM)，其中当遇到LTSSM中的差错时，所述发送逻辑单元和所述接收逻辑单元首先被转换为LTSSM的第一已知状态，然后被转换为第二已知状态，并且在所述发送逻辑单元和所述接收逻辑单元均处于所述第二已知状态后重启所述LTSSM，其中所述第一已知状态是省电状态，所述第二已知状态是维持配置设置的LTSSM的最低功率消耗状态。
2.如权利要求1所述的装置，其中所述省电状态是STALL状态。
3.如权利要求1所述的装置，其中所述第二已知状态是HIBERN8。
4.如权利要求1所述的装置，其中所述接收逻辑单元必须在所述发送逻辑单元之前转换到所述第二已知状态。
5.如权利要求1所述的装置，其中所述装置是PCI快速设备。
6.一种用于链路管理的系统，包括：
第一设备，包括发送逻辑单元和接收逻辑单元；
第二设备，包括发送逻辑单元和接收逻辑单元；
在所述第一设备的发送逻辑单元和所述第二设备的接收逻辑单元之间的第一物理线路；
在所述第一设备的发送逻辑单元和所述第二设备的接收逻辑单元之间的第二物理线路；
在每个设备中的存储器，其用于在设备中存储链路训练和状况状态机(LTSSM)，其中当遇到LTSSM中的差错时，所有的发送逻辑单元和所有的接收逻辑单元都首先被转换为LTSSM的第一已知状态，然后被转换为第二已知状态，并且在设备的所有的发送逻辑单元和接收逻辑单元都处于所述第二已知状态后，重启所述LTSSM，其中，所述第一已知状态是省电状态，所述第二已知状态是维持配置设置的LTSSM的最低功率消耗状态。
7.如权利要求6所述的系统，其中省电状态是STALL状态。
8.如权利要求6所述的系统，其中所述第二已知状态是HIBERN8。
9.如权利要求6所述的系统，其中所述接收逻辑单元必须在所述发送逻辑单元之前转换到所述第二已知状态。
10.如权利要求6所述的系统，其中所述设备是PCI快速设备。
11.一种用于链路管理的方法，包括：
启动设备中的链路训练和状况状态机(LTSSM)；
当遇到LTSSM中的差错时，
将所述设备的所有的发送逻辑单元和接收逻辑单元转换为所述LTSSM的第一已知状态，
将所述设备的所有的发送逻辑单元和接收逻辑单元转换为第二已知状态，以及
在所述设备的所有的发送逻辑单元和接收逻辑单元均处于所述第二已知状态后重启所述LTSSM，其中，所述第一已知状态是省电状态，所述第二已知状态是维持配置设置的LTSSM的最低功率消耗状态。
12.如权利要求11所述的方法，其中所述省电状态是STALL状态。
13.如权利要求11所述的方法，其中所述第二已知状态是HIBERN8。
14.如权利要求11所述的方法，其中所述接收逻辑单元必须在所述发送逻辑单元之前转换到所述第二已知状态。
CN201410257505.6A 2013-03-15 2014-03-14 处理超时的系统、方法和装置 Active CN104063290B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810044405.3A CN108089940B (zh) 2013-03-15 2014-03-14 处理超时的系统、方法和装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/840,394 2013-03-15
US13/840,394 US9086966B2 (en) 2013-03-15 2013-03-15 Systems, apparatuses, and methods for handling timeouts

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201810044405.3A Division CN108089940B (zh) 2013-03-15 2014-03-14 处理超时的系统、方法和装置

Publications (2)

Publication Number Publication Date
CN104063290A CN104063290A (zh) 2014-09-24
CN104063290B true CN104063290B (zh) 2018-02-16

Family

ID=50486739

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201410257505.6A Active CN104063290B (zh) 2013-03-15 2014-03-14 处理超时的系统、方法和装置
CN201810044405.3A Active CN108089940B (zh) 2013-03-15 2014-03-14 处理超时的系统、方法和装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201810044405.3A Active CN108089940B (zh) 2013-03-15 2014-03-14 处理超时的系统、方法和装置

Country Status (6)

Country Link
US (1) US9086966B2 (zh)
EP (1) EP2778945B1 (zh)
KR (1) KR101565357B1 (zh)
CN (2) CN104063290B (zh)
BR (1) BR102014005717A2 (zh)
GB (1) GB2514886A (zh)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI413907B (zh) * 2010-06-02 2013-11-01 Realtek Semiconductor Corp 一種用於訊號傳輸之省電方法及裝置
US8446903B1 (en) * 2012-05-22 2013-05-21 Intel Corporation Providing a load/store communication protocol with a low power physical unit
US9753487B2 (en) * 2013-03-14 2017-09-05 Micron Technology, Inc. Serial peripheral interface and methods of operating same
US9910816B2 (en) * 2013-07-22 2018-03-06 Futurewei Technologies, Inc. Scalable direct inter-node communication over peripheral component interconnect-express (PCIe)
US10429889B2 (en) 2013-08-08 2019-10-01 Dell Products L.P. Information handling system docking with coordinated power and data communication
US9377814B2 (en) 2013-08-08 2016-06-28 Dell Products L.P. Information handling system docking with coordinated power and data communication
US9304545B2 (en) * 2013-08-08 2016-04-05 Dell Products L.P. Information handling system docking with coordinated power and data communication
US20150049101A1 (en) * 2013-08-16 2015-02-19 Nobuyuki Suzuki Display adaptation system for mipi display serial interface applications
US9674310B2 (en) * 2013-08-19 2017-06-06 Qualcomm Incorporated Operating M-PHY based communications over mass storage-based interfaces, and related connectors, systems and methods
US9864861B2 (en) * 2014-03-27 2018-01-09 Intel Corporation Object oriented marshaling scheme for calls to a secure region
US9910809B2 (en) * 2014-12-19 2018-03-06 Intel Corporation High performance interconnect link state transitions
EP3282653A4 (en) 2015-04-06 2018-12-05 Sony Corporation Bus system and communication device
WO2016178717A1 (en) * 2015-05-07 2016-11-10 Intel Corporation Bus-device-function address space mapping
CN106294252B (zh) * 2015-06-05 2019-07-09 瑞昱半导体股份有限公司 超高速芯片互连装置及其连接控制方法
KR102268699B1 (ko) 2015-06-29 2021-06-28 삼성전자주식회사 저장 장치의 동작 방법, 호스트 장치의 동작 방법, 그리고 저장 장치 및 호스트 장치를 포함하는 사용자 시스템의 동작 방법
US10772101B2 (en) 2015-12-08 2020-09-08 Huawei Technologies Co., Ltd. Systems and methods for determining air interface configuration
CN108370398B (zh) * 2015-12-08 2020-09-29 华为技术有限公司 用于多个服务的用户设备状态配置的系统和方法
KR102466160B1 (ko) * 2016-01-08 2022-11-14 삼성전자주식회사 데이터의 루프백을 수행하는 시스템 온 칩과 집적 회로, 및 이들을 포함하는 모바일 장치
CN107015931A (zh) * 2016-01-27 2017-08-04 三星电子株式会社 用于中断处理的方法和加速器单元
JP6695739B2 (ja) 2016-05-26 2020-05-20 ソニーセミコンダクタソリューションズ株式会社 処理装置、画像センサ、およびシステム
JP6722044B2 (ja) 2016-05-27 2020-07-15 ソニーセミコンダクタソリューションズ株式会社 処理装置、画像センサ、およびシステム
WO2017209876A1 (en) * 2016-05-31 2017-12-07 Brocade Communications Systems, Inc. Buffer manager
EP3515025A4 (en) 2016-09-15 2019-08-21 Sony Semiconductor Solutions Corporation EMISSION DEVICE AND SYSTEM
US10084683B2 (en) * 2016-10-20 2018-09-25 Mediatek Inc. Unified protocol device with self functional test and associated method
WO2018159046A1 (ja) 2017-03-02 2018-09-07 ソニーセミコンダクタソリューションズ株式会社 画像センサ、および制御システム
US11202033B2 (en) * 2017-03-08 2021-12-14 Sony Semiconductor Solutions Corporation Image sensor and transmission system with collision detection based on state of collision detection line
WO2018229238A1 (en) * 2017-06-14 2018-12-20 Idt Europe Gmbh Arrangement and method for connecting various integrated circuits in an automotive control system
JP2021132239A (ja) 2018-05-15 2021-09-09 ソニーセミコンダクタソリューションズ株式会社 受信装置、および通信システム
CN109800628B (zh) * 2018-12-04 2023-06-23 华南理工大学 一种加强ssd小目标行人检测性能的网络结构及检测方法
US10698856B1 (en) * 2018-12-18 2020-06-30 Ati Technologies Ulc Alternative protocol selection
US11126575B1 (en) * 2019-03-05 2021-09-21 Amazon Technologies, Inc. Interrupt recovery management
US10817454B2 (en) * 2019-04-26 2020-10-27 Intel Corporation Dynamic lane access switching between PCIe root spaces
US11669385B2 (en) * 2019-08-30 2023-06-06 Intel Corporation Power error monitoring and reporting within a system on chip for functional safety
CN113641601A (zh) 2020-04-27 2021-11-12 三星电子株式会社 存储设备的链路启动方法、存储设备、主机及其实现系统
US11675531B2 (en) 2020-06-17 2023-06-13 Samsung Electronics Co., Ltd. Storage device for high speed link startup and storage system including the same
US11606316B2 (en) * 2020-11-20 2023-03-14 Qualcomm Incorporated System and method for modem stabilization when waiting for AP-driven link recovery
WO2022126341A1 (zh) * 2020-12-14 2022-06-23 华为技术有限公司 通信系统、链路训练方法及相关设备
KR20220093983A (ko) 2020-12-28 2022-07-05 삼성전자주식회사 데이터 전송률을 조정하는 스토리지 장치 및 이를 포함하는 스토리지 시스템
KR102669925B1 (ko) 2021-06-01 2024-05-29 에스케이하이닉스 주식회사 PCIe 인터페이스 장치 및 그 동작 방법
KR102635450B1 (ko) 2021-05-26 2024-02-13 에스케이하이닉스 주식회사 PCIe 장치 및 그 동작 방법
KR102669923B1 (ko) 2021-06-01 2024-05-29 에스케이하이닉스 주식회사 PCIe 인터페이스 장치 및 그 동작 방법
US11921657B2 (en) 2021-05-26 2024-03-05 SK Hynix Inc. Peripheral component interconnect express (PCIE) device for supporting separate reference clock(s) operating between host and direct memory access (DMA) controller
TW202324986A (zh) 2021-12-09 2023-06-16 韓商愛思開海力士有限公司 用於互連協定的錯誤處理的方法、控制器以及儲存裝置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7730376B2 (en) * 2005-06-24 2010-06-01 Intel Corporation Providing high availability in a PCI-Express™ link in the presence of lane faults
CN102298544A (zh) * 2010-06-25 2011-12-28 广达电脑股份有限公司 计算机系统的除错方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6799233B1 (en) * 2001-06-29 2004-09-28 Koninklijke Philips Electronics N.V. Generalized I2C slave transmitter/receiver state machine
US7836352B2 (en) * 2006-06-30 2010-11-16 Intel Corporation Method and apparatus for improving high availability in a PCI express link through predictive failure analysis
US8184758B2 (en) * 2008-12-16 2012-05-22 Hewlett-Packard Development Company, L.P. Method and apparatus for detecting electrical idle
US8621128B2 (en) * 2009-12-04 2013-12-31 St-Ericsson Sa Methods and systems for reliable link startup
US8327042B2 (en) * 2010-09-03 2012-12-04 Plx Technology, Inc. Automatic port accumulation
US8782461B2 (en) * 2010-09-24 2014-07-15 Intel Corporation Method and system of live error recovery
US8689028B2 (en) * 2011-07-01 2014-04-01 Intel Corporation Method and apparatus to reduce idle link power in a platform
US8996747B2 (en) * 2011-09-29 2015-03-31 Cypress Semiconductor Corporation Methods and physical computer-readable storage media for initiating re-enumeration of USB 3.0 compatible devices
US8949497B2 (en) * 2011-08-24 2015-02-03 Nvidia Corporation Method and apparatus for interleaving bursts of high-speed serial interconnect link training with bus data transactions
US8972640B2 (en) * 2012-06-27 2015-03-03 Intel Corporation Controlling a physical link of a first protocol using an extended capability structure of a second protocol
MY169964A (en) * 2012-06-29 2019-06-19 Intel Corp An architected protocol for changing link operating mode
US8745296B2 (en) * 2012-10-02 2014-06-03 Intel Corporation Serial storage protocol compatible frame conversion, at least in part being compatible with SATA and one packet being compatible with PCIe protocol

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7730376B2 (en) * 2005-06-24 2010-06-01 Intel Corporation Providing high availability in a PCI-Express™ link in the presence of lane faults
CN102298544A (zh) * 2010-06-25 2011-12-28 广达电脑股份有限公司 计算机系统的除错方法

Also Published As

Publication number Publication date
CN108089940A (zh) 2018-05-29
EP2778945A1 (en) 2014-09-17
KR101565357B1 (ko) 2015-11-03
GB201404713D0 (en) 2014-04-30
US20140281753A1 (en) 2014-09-18
GB2514886A (en) 2014-12-10
BR102014005717A2 (pt) 2015-07-21
EP2778945B1 (en) 2017-08-23
CN108089940B (zh) 2021-09-07
CN104063290A (zh) 2014-09-24
US9086966B2 (en) 2015-07-21
KR20140113571A (ko) 2014-09-24

Similar Documents

Publication Publication Date Title
CN104063290B (zh) 处理超时的系统、方法和装置
CN104050114B (zh) 同步端口进入低功率状态的系统、方法和设备
CN107409056B (zh) 用于促进数据通信的装置、系统、方法和设备
CN104052621B (zh) 用于跨快速外围组件互连(pcie)段的平台管理消息的方法和系统
KR101995623B1 (ko) 고속 구성 메커니즘을 위한 장치, 방법, 및 시스템
CN110532212A (zh) 用于有效外围组件管理的dvsec的系统、方法和装置
CN108701109A (zh) 用于计算机扩展总线的插件机制的方法、装置和系统
CN107924380A (zh) 使用业务类别分配高速缓存的方法、装置和系统
CN104956347A (zh) 将一种互连协议的枚举和/或配置机制用于不同的互连协议
CN109634899A (zh) 针对pcie进行sris模式选择的系统、方法和装置
EP3822800B1 (en) Reduced pin count interface
CN108027785A (zh) 用于对链路拆分进行去偏斜的方法、设备和系统
CN105426335A (zh) 集成时钟差分缓冲
CN116368477A (zh) 使用具有电路切换的增强型重定时器对计算设备的分解
CN109936434A (zh) 非对称全双工usb ss链路的机制
TWI736559B (zh) 用以針對實體層裝置的組件傳輸資料之控制器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant