CN104051623B

CN104051623B - 多位高集成度垂直结构存储器的制备方法

Info

Publication number: CN104051623B
Application number: CN201410276211.8A
Authority: CN
Inventors: 付英春; 王晓峰; 杨富华
Original assignee: Institute of Semiconductors of CAS
Current assignee: Institute of Semiconductors of CAS
Priority date: 2014-06-19
Filing date: 2014-06-19
Publication date: 2016-09-14
Anticipated expiration: 2034-06-19
Also published as: CN104051623A

Abstract

一种多位高集成度垂直结构存储器的制备方法，包括：在衬底上淀积第一电热隔离材料层；淀积第一电极材料层，淀积第二电热隔离材料层；淀积第二电极材料层，形成第二下电极；淀积第三电热隔离材料层；制作第三下电极；淀积第四电热隔离材料层；依次淀积存储材料层及第四电极材料层，淀积第五电热隔离材料层；淀积第五电极材料层；在第五电热隔离材料层开孔至上电极的上表面；淀积第六电极材料层，并去除第六掩模开槽并剥离形成三个第二测试电极。本发明对于快速实现小单元功耗及大单位面积集成度，与现有的CMOS工艺兼容，具有非常好的产业化应用前景。

Description

多位高集成度垂直结构存储器的制备方法

技术领域

本发明涉及微纳技术领域，特别涉及一种多位高集成度垂直结构存储器的制备方法。

背景技术

高新技术产业和基础服务设施的加速发展对于快速计算和高效存储的要求越来越高，而CPU处理能力的提升对存储芯片的速度和功耗的依赖性越来越显著，因此如何发展高效存储成为未来急需突破的关键技术之一。相变存储器PCRAM(phase change random access memory)具有非挥发性，与目前大多数的存储器相比，具有器件尺寸小、功耗低、读取速度快、抗辐照、能实现多级存储以及与现有的CMOS工艺兼容等诸多优点。具有类似器件结构，基于金属氧化物的电阻存储器RRAM由于其结构简单、成分精确可控、与逻辑工艺兼容等优点。PCRAM和RRAM被认为最有可能取代目前的SRAM、DRAM、FLASH等主流产品而成为未来主流存储的半导体存储器。

PCRAM以硫系化合物为存储介质，依靠电流的热效应控制相变材料在晶态(低阻)和非晶态(高阻)之间转化实现信息的写入与擦除，依靠探测存储区域电阻的变化实现信息的读出。目前，相变存储器面临的最主要问题是操作电流过大，对驱动电路的要求较高，限制了存储功耗的降低、存储速度的提升和存储密度的提高。对于PCRAM操作电流过大的技术瓶颈，常规的解决方法(例如垂直器件中的插塞电极制备)对于光学光刻分辨率、CMP、MOCVD等工艺的依赖性较强，难于实现大面积、高精度、经济、高效地制备。而制备精度较高的电子束曝光、聚焦粒子束刻蚀等线性加工技术虽然能实现较高的制备精度，但受限于加工的速度无法实现大面积衬底上精细图形的高效制备。

电阻存储器(Resistance RandomAccess Memory，RRAM)是基于一些介质材料的电诱导阻变效应发展起来的非挥发存储器。它以简单的MIM(Metal-Insulator-Metal)电容结构为功能器件。电容结构中间的绝缘层是具有电诱导阻变特性的材料，其材料电阻会在特定外加电信号下发生可逆的非挥发的变化。这种可逆的阻值变化就形成了存储器工作的基础。

对于PCRAM和RRAM来说，最具有产业化发展前景的是垂直结构，但垂直结构的制备产业化过程中都离不开CMP工艺。相比较其它工艺来说，对于新材料的刻蚀和CMP工艺优化则是一个比较耗时、耗钱的过程，这也是新型存储材料验证要面临的最大瓶颈。

发明内容

为解决现有技术中存在的上述问题，本发明提出了一种多位高集成度垂直结构存储器的制备方法。本发明对于快速实现小单元功耗及大单位面积集成度，与现有的CMOS工艺兼容，具有非常好的产业化应用前景。

本发明提供一种多位高集成度垂直结构存储器的制备方法，该方法包括：

步骤1：在衬底上，淀积第一电热隔离材料层，旋涂掩模层并光刻形成第一掩模开槽；然后，在第一掩模开槽及第一电热隔离材料层暴露的上表面上，淀积第一电极材料层，并去除第一掩模开槽，剥离形成第一下电极；其次，在第一电热隔离材料层及第一下电极暴露的上表面，淀积第二电热隔离材料层；

步骤2：在第二电热隔离材料层上，旋涂掩模层并光刻形成第二掩模开槽；然后，在第二掩模开槽及第二电热隔离材料层暴露的上表面，淀积第二电极材料层，并去除第二掩模开槽，剥离形成第二下电极；其次，在第二电热隔离材料层及第二下电极暴露的上表面，淀积第三电热隔离材料层；

步骤3：在第三电热隔离材料层上旋涂掩模层，并光刻形成第三掩模开槽；然后，在第三掩模开槽及第三电热隔离材料层暴露的上表面淀积第三电极材料层，并去除第三掩模开槽，剥离形成第三下电极；其次，在第三电热隔离材料层及第三下电极暴露的上表面，淀积第四电热隔离材料层；

步骤4：在第四电热隔离材料层上，旋涂掩模层并光刻形成第四掩模开槽；然后，在第四掩模开槽及第四电热隔离材料层暴露的上表面，依次淀积存储材料层及第四电极材料层，并去除第四掩模开槽，剥离形成条形存储区及垂直叠加在条形存储区正上方的上电极；其次，在第四电热隔离材料层及上电极暴露的上表面，淀积第五电热隔离材料层；

步骤5：在第五电热隔离材料层上旋涂掩模层，并光刻形成第五掩模开槽；然后，通过第五掩模开槽，在第五、第四、第三、第二电热隔离材料层上，各开孔至第一、第二、第三下电极的上表面；其次，在第五掩模开槽及第一、第二、第三下电极暴露的上表面，淀积第五电极材料层，并去除第五掩模开槽并剥离形成三个第一测试电极；

步骤6：在第五电热隔离材料层及三个第一测试电极暴露的上表面上旋涂掩模层，并光刻形成第六掩模开槽；然后，通过第六掩模开槽，在第五电热隔离材料层开孔至上电极的上表面；其次，在第六掩模开槽及上电极暴露的上表面，淀积第六电极材料层，并去除第六掩模开槽并剥离形成三个第二测试电极。

本发明公开了一种多位高集成度垂直结构存储器的制备方法。该方法采用薄膜淀积工艺和腐蚀工艺制备多位高集成度垂直结构存储器。该方法一方面，通过控制下电极薄膜的淀积厚度，有效可控与下电极边缘接触的存储材料的有效存储体积，从而达到降低单个存储bit的功耗的目的；另一方面，通过将下电极与电热隔离层材料交替淀积，可实现多位存储，从而提高存储密度；其次，由于与该种方法所述器件结构的研发和生产工艺较好地兼容于当前晶体管的主流工艺，研发及产业化转移成本低，利用该方法所述的器件结构可以快速实现产业化布局。本方法在高精度光刻手段，及高精度的薄膜淀积与腐蚀工艺辅助下，解决了以往研发此类垂直结构由CMP技术的研发瓶颈所导致的研发周期长、难度大、成本高、适用性差的缺点，并在制备精度、制备效率、经济性以及与现有的CMOS工艺兼容性等方面具有很大的优越性。

附图说明

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明作进一步的详细说明，其中：

图1是本发明提供的多位高集成度垂直结构存储器的制备方法的流程图；

图2是基于多位高集成度垂直结构存储器的制备工艺流程总装后结构示意图；

图3是本发明提出的器件结构的三维结构示意图。

具体实施方式

请参阅图1、图2和图3所示，本发明提供一种多位高集成度垂直结构存储器的制备方法，该方法包括：

1)在衬底101上，淀积第一电热隔离材料层102A，并在第一电热隔离材料层102A上，旋涂掩模层，并光刻形成第一掩模开槽；

其中衬底101的材料可以为硅、氮化镓、蓝宝石、碳化硅、砷化镓或玻璃；作用在于提供器件制备所必须的平坦化支撑。

2)在第一掩模开槽及第一电热隔离材料层102A暴露的上表面上，淀积第一电极材料层；

3)腐蚀去除第一掩模开槽，剥离形成第一下电极104A；

4)在第一电热隔离材料层102A及第一下电极104A暴露的上表面，淀积第二电热隔离材料层102B；

其中，所淀积的第一电极材料薄膜的厚度，一定程度上决定了下电极与存储材料层的边缘接触面积。边缘接触面积越小，对应的器件的有效存储体积越小，相应的单个存储bit的功耗就越低。电热隔离层与下电极交替淀积，一方面可以保证各个下电极间的电热隔离，另一方面，也提高了存储密度，降低了单位bit上的工艺成本。

5)在第二电热隔离材料层102B上旋涂掩模层，并光刻形成第二掩模开槽；

6)在第二掩模开槽及第二电热隔离材料层102B暴露的上表面淀积第二电极材料层；

7)腐蚀去除第二掩模开槽，剥离形成第二下电极104B；

8)在第二电热隔离材料层102B及第二下电极104B暴露的上表面，淀积第三电热隔离材料层102C；

9)在第三电热隔离材料层102C上旋涂掩模层，并光刻形成第三掩模开槽；

10)在第三掩模开槽及第三电热隔离材料层102C暴露的上表面淀积第三电极材料层；

11)腐蚀去除第三掩模开槽，剥离形成第三下电极104C；

12)在第三电热隔离材料层102C及第三下电极104C暴露的上表面，淀积第四电热隔离材料层102D；

13)在第四电热隔离材料层102D上旋涂掩模层，并光刻形成第四掩模开槽；

14)在第四掩模开槽及第四电热隔离材料层102D暴露的上表面，依次淀积存储材料层及第四电极材料层；

15)腐蚀去除第四掩模开槽，剥离形成条形存储区105及垂直叠加在条形存储区105正上方的上电极106；

16)在第四电热隔离材料层102D及上电极106暴露的上表面，淀积第五电热隔离材料层102E；

17)在第五电热隔离材料层102E上旋涂掩模层，并光刻形成第五掩模开槽；

18)通过第五掩模开槽，在第五电热隔离材料层102E、第四电热隔离材料层102D、第三电热隔离材料层102C、第二电热隔离材料层102B上，各开孔至第一下电极104A、第二下电极104B和第三下电极104C的上表面；

19)在第五掩模开槽及第一下电极104A、第二下电极104B、第三下电极104C暴露的上表面，淀积第五电极材料层；

20)去除第五掩模开槽并剥离形成三个第一测试电极107；

21)在第五电热隔离材料层102E及三个第一测试电极107暴露的上表面上旋涂掩模层，并光刻形成第六掩模开槽；

22)通过第六掩模开槽，在第五电热隔离材料层102E开孔至上电极106的上表面；

23)在第六掩模开槽及上电极106暴露的上表面，淀积第六电极材料层；

24)去除第六掩模开槽并剥离形成三个第二测试电极108。

所述第一、第二、第三、第四和第五电热隔离材料层102A、102B、102C、102D和102E的材料可以为氮氧化合物、氮化物或氧化物，或以上其中多种的组合，作用在于提供器件工作的电热绝缘环境，可以相同也可以不相同。由于其功能相同，编号中仅从最后一位的字母顺序加以区分。其中，为了更好地实现电热绝缘特性，第一电热绝缘材料层102A优选地选用LPCVD方法生长的氮化硅或者热氧化方法生长的氧化硅。同时考虑到薄膜淀积工艺的温度兼容性，按照电机薄膜的顺序(第二102B、第三102C、第四102D和第五102E)，排在后面的薄膜的淀积温度不高于前序的薄膜的淀积温度；所述第一、二、三、四和五电热绝缘材料层102A、102B、102C、102D和102E，通过溅射法、蒸镀法、化学气相淀积法、激光辅助淀积法、原子层淀积法或热氧化法或金属有机物热分解法中的一种或者几种的组合进行制备。

所述掩模层、第一、二、三、四和五掩模开槽的材料是SU-8光刻胶、ZEP光刻胶、HSQ光刻胶、PMMA光刻胶、AZ系列光刻胶；通过旋涂法、光学光刻、激光直写、电子束曝光、离子束直写中的任意一种或几种方法的组合制备。

所述第一、二、三、四、五和六电极材料层、第一、二和三下电极104A、104B和104C、上电极106、三个第一测试电极107、三个第二测试电极的材料可以是钨、氮化钛、镍、铝、钛、金、银、铜、铂金属单质、及其氧化物中的一种或及其组合；通过旋涂法、化学气相淀积法、原子层沉积法、金属有机物热分解法中的一种或者几种制备。

条形存储区105的材料是GeSbTe系列合金，或者是由GeSbTe系列合金、TiO₂、Ta₂O₅、CeO₂、HfO_x、NiO、AlO_x、TiO_x、TaO_x组成的二层或三层叠层。通过溅射法、蒸镀法、化学气相淀积法、激光辅助淀积法、原子层淀积法、热氧化法或金属有机物热分解法中的一种制备。

图3示出了利用本发明提出的上述方法制备的存储器的立体结构示意图。为了能够突出核心的存储单元结构，其中第五电热隔离材料层102E没有在三维立体机构示意图中标出。

以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims

1.一种多位高集成度垂直结构存储器的制备方法，该方法包括：

步骤4：在第四电热隔离材料层上，旋涂掩模层并光刻形成第四掩模开槽；然后，在第四掩模开槽及第四电热隔离材料层暴露的上表面，依次淀积存储材料层及第四电极材料层，并去除第四掩模开槽，剥离形成条形存储区及垂直叠加在条形存储区正上方的上电极；其次，在第四电热隔离材料层及上电极暴露的上表面，淀积第五电热隔离材料层，下电极边缘与存储材料接触，可以控制有效存储体积；

2.根据权利要求1所述的多位高集成度垂直结构存储器的制备方法，其中衬底的材料为硅、氮化镓、蓝宝石、碳化硅或玻璃。

3.根据权利要求1所述的多位高集成度垂直结构存储器的制备方法，其中掩模层、第一、第二、第三、第四和第五掩模开槽的材料是SU-8光刻胶、ZEP光刻胶、HSQ光刻胶、PMMA光刻胶、AZ6130光刻胶、S9912光刻胶和L300光刻胶。

4.根据权利要求3所述的多位高集成度垂直结构存储器的制备方法，其中掩模层、第一、第二、第三、第四和第五掩模开槽是通过光学光刻、激光直写、电子束曝光和离子束直写中的任意一种或几种方法的组合制备。

5.根据权利要求1所述的多位高集成度垂直结构存储器的制备方法，其中第一、第二、第三、第四和第五电热隔离材料层的材料是氮氧化合物、氮化物或氧化物中的任意一种或几种的组合。

6.根据权利要求5所述的多位高集成度垂直结构存储器的制备方法，其中第一、第二、第三、第四和第五电热隔离材料层是通过溅射法、蒸镀法、化学气相淀积法、激光辅助淀积法、原子层淀积法、热氧化法或金属有机物热分解法中的一种制备。

7.根据权利要求1所述的多位高集成度垂直结构存储器的制备方法，其中第一、第二和第三下电极、上电极、第一测试电极和第二测试电极的材料是钨、氮化钛、镍、铝、钛、金、银、铜、铂金属单质、及其氧化物中的一种或几种的组合。

8.根据权利要求7所述的多位高集成度垂直结构存储器的制备方法，其中第一、第二和第三下电极、上电极、第一测试电极和第二测试电极是通过旋涂法、化学气相淀积法、原子层沉积法、金属有机物热分解法中的一种或者几种制备。

9.根据权利要求1所述的多位高集成度垂直结构存储器的制备方法，其中条形存储区的材料是GeSbTe系列合金，或者是由GeSbTe系列合金、TiO₂、Ta₂O₅、CeO₂、HfO_x、NiO、AlO_x组成的二层或三层叠层。

10.根据权利要求9所述的多位高集成度垂直结构存储器的制备方法，其中条形存储区通过溅射法、蒸镀法、化学气相淀积法、激光辅助淀积法、原子层淀积法、热氧化法或金属有机物热分解法中的一种或者几种制备。